JPH06101433B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH06101433B2
JPH06101433B2 JP60085831A JP8583185A JPH06101433B2 JP H06101433 B2 JPH06101433 B2 JP H06101433B2 JP 60085831 A JP60085831 A JP 60085831A JP 8583185 A JP8583185 A JP 8583185A JP H06101433 B2 JPH06101433 B2 JP H06101433B2
Authority
JP
Japan
Prior art keywords
layer
vapor phase
type
reaction chamber
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60085831A
Other languages
English (en)
Other versions
JPS61244023A (ja
Inventor
正明 仁道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60085831A priority Critical patent/JPH06101433B2/ja
Publication of JPS61244023A publication Critical patent/JPS61244023A/ja
Publication of JPH06101433B2 publication Critical patent/JPH06101433B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は気相成長により半導体素子を製造する方法に関
する。
＜従来技術＞ 気相成長法は量産性にすぐれた結晶成長法としてAlGaAs
系、InP系等の化合物半導体の結晶成長に用いられてい
る。その際、電流狭窄のために、第１の結晶成長で電流
ブロック層を形成し、選択エッチングで電流ブロック層
を貫通する溝を形成し、第２の気相成長で埋め込み成長
を行なうことが多い。
ここでは一例として従来のAlGaAs系の半導体レーザの製
造方法について述べる。第２図（ａ）〜（ｃ）はメタル
・オーガニック・ケミカルペーパー、デポジション法
（以下MOCVD法と略記する）を用いた半導体レーザの製
造方法を示す断面図である。まず、MOCVD法によりｎ型G
aAs基板10上にｎ型Al0.45Ga0.55As層11、Al0.15Ga0.85A
s活性層12、ｐ型Al0.45Ga0.55As層13、ｎ型GaAs電流ブ
ロック層14を順次形成し（第２図（ａ））、選択エッチ
ングによりｎ型GaAs層14を貫通する溝15を形成する（第
２図（ｂ））。次に第２のMOCVD法による結晶成長を行
なって、ｐ型Al0.45Ga0.55As層16、ｐ型GaAs層17を形成
する（第２図（ｃ））。
＜問題点＞ この製法では、気相成長を用いるため、量産性均一性に
すぐれているが酸化されやすいｐ型Al0.45Ga0.55As層13
が一且大気にさらされるため、Ｐ型Al0.45Ga0.55As層13
表面に酸化膜が形成された状態で第２の結晶成長を行う
ことになる。そのため、第２の気相成長で形成されるｐ
型Al0.45Ga0.55As層16、ｐ型GaAs層17には酸化膜に起因
する結晶転位が発生する。この結果、素子の電流−電圧
特性において、抵抗の増大等の異常が発生する。更に、
前記結晶転位は素子の劣化原因になっている。
＜問題点を解決する手段＞ 本発明は結晶転位を発生させることなく半導体素子が作
れる量産性にすぐれた製造方法を提供することを目的と
して、酸化されにくく、かつ温度上昇により酸化膜が容
易に蒸発・消失する半導体層を最上層に備えた積層構造
を形成する第１の気相成長工程と、前記最上層が貫通し
ない程度の溝を前記最上層に形成する選択エッチング工
程と、溝が最上層を貫通するように前記最上層全面をエ
ッチングする気相エッチング工程と、前記気相エッチン
グ工程後試料を大気にさらすことなく、該気相エッチン
グ工程を行った反応室と同じ反応室内において、または
該気相エッチング工程を行った反応室と無酸素雰囲気で
結合された異なる反応室内において、前記積層構造上に
さらに多層半導体層を形成する第２の気相成長工程とを
有する構成とした。
＜発明の作用・原理＞ 半導体素子の製造において電流狭窄等の目的から第１の
結晶成長−選択エッチング−第２の結晶成長（埋め込み
成長）という工程を行なうことが多いが、選択エッチン
グ終了後大気に露出している半導体層は大気中の酸素に
より酸化され、酸化膜を形成する。GaAsやInPにおいて
はこのような酸化膜は形成されにくく、温度上昇により
容易に蒸発するが、Alを多く含むAlXGa1-XAs層等におい
ては厚い酸化膜が形成され容易に蒸発しない。そこで、
第１の結晶成長において最終層をGaAsやInPのように酸
化されにくく、温度上昇により酸化層が容易に蒸発する
半導体層として、選択エッチングにおいては溝が前記最
終層を貫通しない深さとし、次に気相エッチングにより
前記最終層を、溝が前記最終層を貫通する深さになるま
で全面にエッチングし、こうして形成された半導体結晶
を大気にさらさないまま、前記気相エッチング工程を行
った反応室と同じ反応室内において、または前記気相エ
ッチング工程を行った反応室と無酸素雰囲気で係合され
た異なる反応室内において、第２の気相成長で埋め込み
層を形成する。このような製法を用いることにより結晶
転位の少ない埋め込み層を形成することができる。
＜発明の実施例＞ 本発明の実施例として、AlXGa1-XAs/GaAs系半導体レー
ザの製造方法について述べる。第１図は本発明に係る製
造方法を用いて半導体レーザを製造する場合の概略工程
図である。
はじめにMOCVD法を用いてｎ型GaAs基板１上にｎ型Al
0.45Ga0.55As層2,Al0.15Ga0.55As活性層３、ｐ型Al0.45
Ga0.55As層4,n型GaAs電流ブロック層５を形成する（第
１図（ａ））。
次MOCVD装置から取り出し、選択エッチングを行なって
溝６を形成する（第１図（ｂ））が、溝６の深さはｎ型
GaAs層５を貫通しない深さとする。エッチングマスクを
除去し、結晶を洗浄したのちMOCVD装置内に結晶を再び
導入し、結晶加熱を行ってｎ型GaAs層５表面の酸化層を
蒸発させた後、HClガス及びAsH3ガスを流してｎ型GaAs
層５のエツチングを行ない、ｎ型GaAs層５を貫通する溝
７を形成する（第１図（ｃ））。つづいて、前記気相エ
ッチングを行った反応室と同じ反応室においてMOCVD法
を用いてｐ型Al0.45Ga0.55As層8,p型GaAs層９を形成し
て埋め込み成長が完了する（第１図（ｄ））。
本発明の製造方法においては、ｎ型GaAs電流ブロック層
６の層厚を2-3μｍ程度に厚く設定しておくだけで、他
の層の層厚、ドーピング濃度は従来技術と全く同じでよ
い。また、本実施例では、気相エッチングを行った反応
室と同じ反応室においてMOCVD法を用いて第２の気相成
長を行う例を示したが、気相エッチングを行う反応室と
第２の気相成長を行う反応室は、２つの反応室が無酸素
雰囲気で結合されていれば異なっていてもよい。
本実施例の気相エッチング工程においては、始めに、気
相エッチングに先立つ結晶加熱によってｎ型GaAs電流ブ
ロック層５表面の酸化層が蒸発し、清浄な表面のｎ型Ga
As電流ブロック層５が得られる。Alを含まれないｎ型Ga
AS電流ブロック層５表面の酸化層は、結晶加熱によって
容易に蒸発する。この後、気相エッチングによってｎ型
GaAs電流ブロック層５をエッチングする為、清浄な表面
のｐ型Al0.45Ga0.55As層４が溝７の底部に露出する。更
に、気相エッチング工程に引き続いて、無酸素雰囲気で
第２の気相成長を行うため、ｐ型Al0.45Ga0.55As層４と
ｐ型Al0.45Ga0.55As層８の界面は酸化膜による結晶欠陥
のない良好な界面となる。この結果、良好な電流−電圧
特性を持ち、信頼性に優れた素子を得ることができる。
気相エッチングの結果、溝７以外の領域におけるｎ型Ga
As電流ブロック層５の層厚は減少するが、ｎ型GaAs電流
ブロック層５の層厚を2-3μｍと厚く設定しておけば、
気相エッチング後も１μｍ程度以上の厚さのｎ型GaAs電
流ブロック層５が保存され、素子の電流狭窄とレーザ光
横モード制御には何ら問題が生じない。ちなみに、ｎ型
GaAs電流ブロック層５の層厚は0.5μｍ程度以上であれ
ば層厚が異なっても素子の特性にはなんら影響しない。
以上の結果、本発明により、特性、信頼性に優れた半導
体レーザを量産性よく得ることができる。
＜発明の効果＞ 本発明の実施により、埋め込み成長直前の結晶表面は酸
化層がほとんどなく、酸化物に起因する埋め込み層の結
晶転位発生をなくすことができ、信頼性の高い素子を得
ることができる。さらに気相エッチングは制御性がよ
く、気相成長法は量産性にすぐれるため、本発明に係る
製造方法は量産性にすぐれている。
尚、本発明の実施例はMOCVD法を用いたAlGaAs系半導体
レーザの製法について述べたが、本発明が他の気相成長
法を用いた他の材料系の他の素子についても原理的に同
じであるため適用できることはいうまでもない。
【図面の簡単な説明】
第１図は本発明に係る製造方法を半導体レーザを製造す
る場合に適用した例の概略工程図、第２図は従来技術の
製造方法を用いて半導体レーザを製造する場合の概略工
程図を示す。 図において、 1,10……ｎ型GaAS基板、2,11……ｎ型Al0.45Ga0.55As
層、3,12……Al0.15Ga0.85As活性層、4,8,13,15……ｐ
型Al0.45Ga0.55As層、5,14……ｎ型GaAs層、6,7,15……
溝、9,17……ｐ型GaAs層、 をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】酸化されにくく、かつ温度上昇により酸化
    膜が容易に蒸発・消失する半導体層を最上層に備えた積
    層構造を形成する第１の気相成長工程と、前記最上層が
    貫通しない程度の溝を前記最上層に形成する選択エッチ
    ング工程と、溝が最上層を貫通するように前記最上層全
    面をエッチングする気相エッチング工程と、前記気相エ
    ッチング工程後、試料を大気にさらすことなく、該気相
    エッチング工程を行なった反応室内で、または該気相エ
    ッチング工程を行なった反応室と無酸素雰囲気で結合さ
    れた異なる反応室内で、前記積層構造上にさらに多層半
    導体層を形成する第２の気相成長工程とを有することを
    特徴とする半導体素子の製造方法。
JP60085831A 1985-04-22 1985-04-22 半導体素子の製造方法 Expired - Lifetime JPH06101433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60085831A JPH06101433B2 (ja) 1985-04-22 1985-04-22 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085831A JPH06101433B2 (ja) 1985-04-22 1985-04-22 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS61244023A JPS61244023A (ja) 1986-10-30
JPH06101433B2 true JPH06101433B2 (ja) 1994-12-12

Family

ID=13869794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085831A Expired - Lifetime JPH06101433B2 (ja) 1985-04-22 1985-04-22 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH06101433B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2008379C (en) * 1989-01-24 1993-08-31 Hajime Sakiyama Semiconductor lasers
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
US5386429A (en) * 1992-03-31 1995-01-31 Matsushita Electric Industrial Co., Ltd. Low operating current and low noise semiconductor laser device for optical disk memories

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066892A (ja) * 1983-09-22 1985-04-17 Toshiba Corp 半導体レ−ザ装置及びその製造方法
JPS61101088A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体レ−ザの製造方法

Also Published As

Publication number Publication date
JPS61244023A (ja) 1986-10-30

Similar Documents

Publication Publication Date Title
EP0390661B1 (fr) Procédé de modulation dirigée de la composition ou du dopage de semiconducteurs, notamment pour la réalisation de composants électroniques monolithiques de type planar, utilisation et produits correspondants
EP0380322B1 (en) Semi-conductor lasers
JPH04216693A (ja) 自己安定化半導体回折格子の製作方法
CA1077607A (en) Solid state light-emitting device and method of making the same
JPH06101433B2 (ja) 半導体素子の製造方法
JP4853008B2 (ja) 半導体光素子を作製する方法
JPH0620040B2 (ja) 半導体素子の製造方法
US5887011A (en) Semiconductor laser
JP3868407B2 (ja) 化合物半導体層の形成方法
JPH06120163A (ja) 半導体装置の電極形成方法
JPH0511677B2 (ja)
JPH06164057A (ja) 半導体レーザおよびその製造方法
JPS63252420A (ja) 化合物半導体結晶とその製造方法
JP3384700B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
JPH06333832A (ja) 化合物半導体薄膜の製造方法
JPS6142985A (ja) 半導体レ−ザおよびその製造方法
JP2592277B2 (ja) バイポーラ半導体装置の製造方法
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
JPH0218579B2 (ja)
JPH01316985A (ja) 半導体レーザの製造方法
JPH07105551B2 (ja) 半導体レーザの製造方法
JPH01112748A (ja) 半導体素子の製造方法
JPH06350188A (ja) 半導体レーザ素子
JPH01244689A (ja) 半導体レーザの製造方法
JPH0922894A (ja) 化合物半導体素子の製造方法