JPH06333832A - 化合物半導体薄膜の製造方法 - Google Patents
化合物半導体薄膜の製造方法Info
- Publication number
- JPH06333832A JPH06333832A JP11806693A JP11806693A JPH06333832A JP H06333832 A JPH06333832 A JP H06333832A JP 11806693 A JP11806693 A JP 11806693A JP 11806693 A JP11806693 A JP 11806693A JP H06333832 A JPH06333832 A JP H06333832A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode contact
- ingaas
- layer made
- growth temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体薄膜の製造方法に関し、ＭＯＶ
ＰＥ法のみを適用し、且つ、多種類のｎ型ドーパントを
用いることなく、高電子濃度のＩｎＧａＡｓ層を含む平
坦な半導体薄膜を成長させることを可能にしようとす
る。 【構成】 ＭＯＶＰＥ法を適用して、ＧａＡｓ基板２１
上にＧａＡｓバッファ層２２及びＡｌＧａＡｓバッファ
層２３及びＩｎ0.2 Ｇａ0.8 Ａｓ電子走行層２５及びｎ
−ＩｎＧａＰ電子供給層２７を例えば６５０〔℃〕の成
長温度で順に積層形成した後、引き続き、ＭＯＶＰＥ法
を適用し、ドーパント・ガスにジシランを用い、Ｉｎ組
成が０〜ｙ（ｙ＝０．５〜１．０）に変化するｎ+ −Ｉ
ｎＧａＡｓ組成傾斜電極コンタクト層２９並びにｎ+ −
Ｉｎ0.5 Ｇａ0.5 Ａｓ電極コンタクト層３０を前記６５
０〔℃〕よりも低くした例えば４８０〔℃〕の成長温度
で更に積層形成する。
ＰＥ法のみを適用し、且つ、多種類のｎ型ドーパントを
用いることなく、高電子濃度のＩｎＧａＡｓ層を含む平
坦な半導体薄膜を成長させることを可能にしようとす
る。 【構成】 ＭＯＶＰＥ法を適用して、ＧａＡｓ基板２１
上にＧａＡｓバッファ層２２及びＡｌＧａＡｓバッファ
層２３及びＩｎ0.2 Ｇａ0.8 Ａｓ電子走行層２５及びｎ
−ＩｎＧａＰ電子供給層２７を例えば６５０〔℃〕の成
長温度で順に積層形成した後、引き続き、ＭＯＶＰＥ法
を適用し、ドーパント・ガスにジシランを用い、Ｉｎ組
成が０〜ｙ（ｙ＝０．５〜１．０）に変化するｎ+ −Ｉ
ｎＧａＡｓ組成傾斜電極コンタクト層２９並びにｎ+ −
Ｉｎ0.5 Ｇａ0.5 Ａｓ電極コンタクト層３０を前記６５
０〔℃〕よりも低くした例えば４８０〔℃〕の成長温度
で更に積層形成する。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクト抵抗が低く
且つ信頼性が高いノン・アロイ・オーミック・コンタク
ト電極を形成するのに好適な高電子濃度ＩｎＧａＡｓ層
が含まれた化合物半導体薄膜を製造する方法に関する。
且つ信頼性が高いノン・アロイ・オーミック・コンタク
ト電極を形成するのに好適な高電子濃度ＩｎＧａＡｓ層
が含まれた化合物半導体薄膜を製造する方法に関する。
【０００２】一般に、高電子移動度トランジスタ（ｈｉ
ｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎ
ｓｉｓｔｏｒ：ＨＥＭＴ）などの化合物半導体装置を高
性能化する為には、低抵抗で、且つ、再現性及び信頼性
に優れたノン・アロイ・オーミック・コンタクト電極を
実現することが不可欠であって、その為には、電子濃度
が充分に高い、例えば８．０×１０18〔cm-3〕程度のＩ
ｎＧａＡｓ（Ｉｎ組成：０．５以上）を成長できるよう
にすることが必要である。
ｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎ
ｓｉｓｔｏｒ：ＨＥＭＴ）などの化合物半導体装置を高
性能化する為には、低抵抗で、且つ、再現性及び信頼性
に優れたノン・アロイ・オーミック・コンタクト電極を
実現することが不可欠であって、その為には、電子濃度
が充分に高い、例えば８．０×１０18〔cm-3〕程度のＩ
ｎＧａＡｓ（Ｉｎ組成：０．５以上）を成長できるよう
にすることが必要である。
【０００３】尚、化合物半導体装置に於いては、金属電
極をコンタクトさせた場合のエネルギ・バンド不連続を
小さくする必要があることから、オーミック・コンタク
ト層のエネルギ・バンド・ギャップは狭い方が良いの
で、その点からはＩｎＧａＡｓを用いることが好まし
い。
極をコンタクトさせた場合のエネルギ・バンド不連続を
小さくする必要があることから、オーミック・コンタク
ト層のエネルギ・バンド・ギャップは狭い方が良いの
で、その点からはＩｎＧａＡｓを用いることが好まし
い。
【０００４】
【従来の技術】一般に、Ｉｎ組成が０．５以上であるＩ
ｎＧａＡｓ層はＧａＡｓ基板と格子定数が大きく相違す
る。従って、良好な特性をもつＨＥＭＴを構成するのに
必要な半導体層を成長させる為の通常の温度で前記Ｉｎ
ＧａＡｓ層を成長させると表面ラフネスが大きくなる。
ｎＧａＡｓ層はＧａＡｓ基板と格子定数が大きく相違す
る。従って、良好な特性をもつＨＥＭＴを構成するのに
必要な半導体層を成長させる為の通常の温度で前記Ｉｎ
ＧａＡｓ層を成長させると表面ラフネスが大きくなる。
【０００５】通常、ＨＥＭＴの関する電極作成プロセス
に於いては、電極形成予定部分上を覆っている厚さ例え
ば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉＯ2 からなる絶
縁膜に厚さ例えば１〔μｍ〕のレジスト膜（例えばＡＺ
系レジスト：ヘキスト・ジャパン（株））からなるマス
クを形成し、前記絶縁膜のエッチングを行なって電極コ
ンタクト窓を形成する。
に於いては、電極形成予定部分上を覆っている厚さ例え
ば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉＯ2 からなる絶
縁膜に厚さ例えば１〔μｍ〕のレジスト膜（例えばＡＺ
系レジスト：ヘキスト・ジャパン（株））からなるマス
クを形成し、前記絶縁膜のエッチングを行なって電極コ
ンタクト窓を形成する。
【０００６】その際、フロン系ガスをエッチング・ガス
とするドライ・エッチングを行なうと、そのエッチング
は異方性となり、絶縁膜には側壁が略垂直な電極コンタ
クト窓を形成することができるので、集積度を向上させ
る場合には好都合である。
とするドライ・エッチングを行なうと、そのエッチング
は異方性となり、絶縁膜には側壁が略垂直な電極コンタ
クト窓を形成することができるので、集積度を向上させ
る場合には好都合である。
【０００７】前記したように、ドライ・エッチング法を
適用して絶縁膜に電極コンタクト窓を形成した場合、下
地の半導体層は、かなりの損傷を受けるので、コンタク
ト抵抗が増大することになる。
適用して絶縁膜に電極コンタクト窓を形成した場合、下
地の半導体層は、かなりの損傷を受けるので、コンタク
ト抵抗が増大することになる。
【０００８】また、前記のような損傷を避ける為、緩衝
フッ酸、即ち、フッ化アンモニウムとフッ酸との混合液
を用いてウエット・エッチングを行なった場合、異方性
がないことから、横方向への拡がりが大きくなってしま
う。
フッ酸、即ち、フッ化アンモニウムとフッ酸との混合液
を用いてウエット・エッチングを行なった場合、異方性
がないことから、横方向への拡がりが大きくなってしま
う。
【０００９】そこで、実際には、エッチングの当初で
は、例えば２５０〔ｎｍ〕程度をドライ・エッチングで
除去し、残りをウエット・エッチングで除去することが
行なわれている。
は、例えば２５０〔ｎｍ〕程度をドライ・エッチングで
除去し、残りをウエット・エッチングで除去することが
行なわれている。
【００１０】図５乃至図７は平坦な半導体層上に電極を
形成する従来の技術を解説するための工程要所に於ける
ウエハを表す要部切断側面図であり、以下、これ等の図
を参照しつつ説明する。
形成する従来の技術を解説するための工程要所に於ける
ウエハを表す要部切断側面図であり、以下、これ等の図
を参照しつつ説明する。
【００１１】図５参照 ５−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、表面が平坦である半導体層１上に在る厚
さが例えば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉＯ2 な
どからなる絶縁膜２に対して開口３Ａを有するレジスト
膜３を形成する。
ることに依り、表面が平坦である半導体層１上に在る厚
さが例えば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉＯ2 な
どからなる絶縁膜２に対して開口３Ａを有するレジスト
膜３を形成する。
【００１２】図６参照 ６−（１） 例えばエッチング・ガスとしてＣＣｌ2 Ｆ2 を用いた反
応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、レ
ジスト膜３をマスクとして絶縁膜２のエッチングを行な
って深さ例えば２５０〔ｎｍ〕の開口２Ａを形成する。
応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、レ
ジスト膜３をマスクとして絶縁膜２のエッチングを行な
って深さ例えば２５０〔ｎｍ〕の開口２Ａを形成する。
【００１３】図７参照 ７−（１） 例えばエッチャントを緩衝フッ酸とするウエット・エッ
チング法を適用することに依って、開口２Ａ内の絶縁膜
２を更にエッチングして開口２Ａの深さを５０〔ｎｍ〕
程度延伸して貫通させ、電極コンタクト層である半導体
層１の一部を表出させる。
チング法を適用することに依って、開口２Ａ内の絶縁膜
２を更にエッチングして開口２Ａの深さを５０〔ｎｍ〕
程度延伸して貫通させ、電極コンタクト層である半導体
層１の一部を表出させる。
【００１４】前記のようにすると、開口２Ａの横方向へ
の拡がりＷは５０〔ｎｍ〕で済み、同時に下地である半
導体層１への損傷も少なくすることができる。
の拡がりＷは５０〔ｎｍ〕で済み、同時に下地である半
導体層１への損傷も少なくすることができる。
【００１５】図８乃至図１０は表面ラフネスが大きい半
導体層上に電極を形成する従来の技術を解説するための
工程要所に於けるウエハを表す要部切断側面図であっ
て、以下、これ等の図を参照しつつ説明する。
導体層上に電極を形成する従来の技術を解説するための
工程要所に於けるウエハを表す要部切断側面図であっ
て、以下、これ等の図を参照しつつ説明する。
【００１６】図８参照 ８−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、表面ラフネスが大きい半導体層１１上に
在る厚さが例えば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉ
Ｏ2 などからなる絶縁膜１２に対して開口１３Ａを有す
るレジスト膜１３を形成する。尚、ｒは表面ラフネスの
大きさである。
ることに依り、表面ラフネスが大きい半導体層１１上に
在る厚さが例えば３００〔ｎｍ〕のＳｉＯＮ或いはＳｉ
Ｏ2 などからなる絶縁膜１２に対して開口１３Ａを有す
るレジスト膜１３を形成する。尚、ｒは表面ラフネスの
大きさである。
【００１７】図９参照 ９−（１） エッチング・ガスをＣＣｌ2 Ｆ2 とするＲＩＥ法を適用
することに依り、レジスト膜１３をマスクとして絶縁膜
１２のエッチングを行なって深さ例えば２５０〔ｎｍ〕
の開口１２Ａを形成する。尚、この加工を行なった後、
開口１２Ａ内に残る絶縁膜１２の厚さは５０〔ｎｍ〕〜
５０〔ｎｍ〕＋ｒの範囲で分布することになる。
することに依り、レジスト膜１３をマスクとして絶縁膜
１２のエッチングを行なって深さ例えば２５０〔ｎｍ〕
の開口１２Ａを形成する。尚、この加工を行なった後、
開口１２Ａ内に残る絶縁膜１２の厚さは５０〔ｎｍ〕〜
５０〔ｎｍ〕＋ｒの範囲で分布することになる。
【００１８】図１０参照 １０−（１） エッチャントを緩衝フッ酸とするウエット・エッチング
法を適用することに依って、開口１２Ａ内の絶縁膜１２
を更にエッチングして開口１２Ａの深さを延伸して貫通
させ、電極コンタクト層である半導体層１１の一部を表
出させるのであるが、そのエッチングは、前記した開口
１２Ａ内に残っている絶縁膜１２の厚さ分布を考慮し、
５０〔ｎｍ〕＋ｒに相当する分を行なうことが必要であ
る。
法を適用することに依って、開口１２Ａ内の絶縁膜１２
を更にエッチングして開口１２Ａの深さを延伸して貫通
させ、電極コンタクト層である半導体層１１の一部を表
出させるのであるが、そのエッチングは、前記した開口
１２Ａ内に残っている絶縁膜１２の厚さ分布を考慮し、
５０〔ｎｍ〕＋ｒに相当する分を行なうことが必要であ
る。
【００１９】
【発明が解決しようとする課題】前記のように二段階の
エッチングを行なった場合、開口２Ａの横方向への拡が
りＷは５０〔ｎｍ〕＋ｒになることが理解されよう。従
って、電極コンタクト層となる半導体層の表面ラフネス
は小さい方が好ましいのは明らかであるが、この点は、
それほど単純な問題ではなく、半導体装置の集積度を向
上させようとすると、かなり深刻な問題になるので、次
にそれを具体的に説明しよう。
エッチングを行なった場合、開口２Ａの横方向への拡が
りＷは５０〔ｎｍ〕＋ｒになることが理解されよう。従
って、電極コンタクト層となる半導体層の表面ラフネス
は小さい方が好ましいのは明らかであるが、この点は、
それほど単純な問題ではなく、半導体装置の集積度を向
上させようとすると、かなり深刻な問題になるので、次
にそれを具体的に説明しよう。
【００２０】さて、全てに共通する基準となり得るもの
ではないが、現在の技術水準では、マスク合わせのマー
ジンは量産レベルで０．１〔μｍ〕が妥当な限界であ
る。また、ソース（或いはドレイン）電極とゲート電極
との距離は設計ルールに定められるのであるが、その距
離は短いほど集積度及び素子特性が向上するので、どの
程度まで短くできるかが課題であり、本発明では０．２
５〔μｍ〕にすることを目標としている。
ではないが、現在の技術水準では、マスク合わせのマー
ジンは量産レベルで０．１〔μｍ〕が妥当な限界であ
る。また、ソース（或いはドレイン）電極とゲート電極
との距離は設計ルールに定められるのであるが、その距
離は短いほど集積度及び素子特性が向上するので、どの
程度まで短くできるかが課題であり、本発明では０．２
５〔μｍ〕にすることを目標としている。
【００２１】そこで、前記したように、平坦な半導体層
上に形成されるゲート電極の横方向への拡がりが５０
〔ｎｍ〕であるとした場合、マスク合わせのマージンが
０．１〔μｍ〕であることを前提とすると、表面ラフネ
スの大きさｒは５０〔ｎｍ〕以下にしないとソース（或
いはドレイン）電極とゲート電極とが短絡することにな
る。従って、表面ラフネスの大きさｒが５０〔ｎｍ〕以
下の電極コンタクト層であるＩｎＧａＡｓ層が必要にな
る。
上に形成されるゲート電極の横方向への拡がりが５０
〔ｎｍ〕であるとした場合、マスク合わせのマージンが
０．１〔μｍ〕であることを前提とすると、表面ラフネ
スの大きさｒは５０〔ｎｍ〕以下にしないとソース（或
いはドレイン）電極とゲート電極とが短絡することにな
る。従って、表面ラフネスの大きさｒが５０〔ｎｍ〕以
下の電極コンタクト層であるＩｎＧａＡｓ層が必要にな
る。
【００２２】一般に、半導体層をエピタキシャル成長さ
せる場合、格子定数が大きく異なっていても、成長温度
を低くすれば、得られる半導体層の表面モホロジは良好
であることが知られている。然しながら、表面ラフネス
の成長温度依存性を例えば原子間力顕微鏡などで精密に
測定した例はなく、表面ラフネスを例えば５０〔ｎｍ〕
以下にする為の温度範囲は不明である。
せる場合、格子定数が大きく異なっていても、成長温度
を低くすれば、得られる半導体層の表面モホロジは良好
であることが知られている。然しながら、表面ラフネス
の成長温度依存性を例えば原子間力顕微鏡などで精密に
測定した例はなく、表面ラフネスを例えば５０〔ｎｍ〕
以下にする為の温度範囲は不明である。
【００２３】また、有機金属気相成長（ｍｅｔａｌｏｒ
ｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘ
ｙ：ＭＯＶＰＥ）法に於いてｎ型ドーパントとして用い
られるモノシラン（ＳｉＨ4 ）やジシラン（Ｓｉ
2 Ｈ6 ）の分解効率は低温に於いては著しく小さくなる
ことから、これらのドーパントを用いて高電子濃度層を
成長させることは困難と考えられている。
ｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘ
ｙ：ＭＯＶＰＥ）法に於いてｎ型ドーパントとして用い
られるモノシラン（ＳｉＨ4 ）やジシラン（Ｓｉ
2 Ｈ6 ）の分解効率は低温に於いては著しく小さくなる
ことから、これらのドーパントを用いて高電子濃度層を
成長させることは困難と考えられている。
【００２４】前記したところから理解できるように、半
導体層を成長させるに際し、表面ラフネスを小さくしよ
うとすれば成長温度を低くすることが必要であり、ま
た、高電子濃度を得ようとすれば成長温度を高くするこ
とが必要となって、所謂、二律背反の状態である。
導体層を成長させるに際し、表面ラフネスを小さくしよ
うとすれば成長温度を低くすることが必要であり、ま
た、高電子濃度を得ようとすれば成長温度を高くするこ
とが必要となって、所謂、二律背反の状態である。
【００２５】従来、前記のような条件の範囲で最適化さ
れた成長温度範囲が存在するか否かも明らかでなく、し
かも、その成長温度範囲はＩｎＧａＡｓ層の組成や層厚
に強く依存することが予想される為、状況は更に混沌と
している。
れた成長温度範囲が存在するか否かも明らかでなく、し
かも、その成長温度範囲はＩｎＧａＡｓ層の組成や層厚
に強く依存することが予想される為、状況は更に混沌と
している。
【００２６】従って、ノン・アロイ・オーミック・コン
タクト電極を形成する為の電極コンタクト層として、Ｍ
ＯＶＰＥ法を適用すると共にドーパントとしてＳｉ2 Ｈ
6 を用いてＩｎＧａＡｓ層をエピタキシャル成長させた
成功例は存在しない。
タクト電極を形成する為の電極コンタクト層として、Ｍ
ＯＶＰＥ法を適用すると共にドーパントとしてＳｉ2 Ｈ
6 を用いてＩｎＧａＡｓ層をエピタキシャル成長させた
成功例は存在しない。
【００２７】低温でも高電子濃度が得られるドーパント
としてＳｉのアルキル化物やＳｎのアルキル化物を用い
る方法（要すれば、野田 他 「特開平３−２８０４１
９号公報」参照）が知られている。然しながら、例えば
良好な特性を有するＨＥＭＴを得るには、電子供給層で
あるｎ型半導体層を成長させる際のドーパントとして
は、Ｓｉのアルキル化合物やＳｎのアルキル化物を用い
るよりも、Ｓｉ2 Ｈ6 を用いる方が特性が良くなるの
で、それ等を併せ用いることにすると、ｎ型ドーパント
の種類が複数になる旨の問題が生ずる。
としてＳｉのアルキル化物やＳｎのアルキル化物を用い
る方法（要すれば、野田 他 「特開平３−２８０４１
９号公報」参照）が知られている。然しながら、例えば
良好な特性を有するＨＥＭＴを得るには、電子供給層で
あるｎ型半導体層を成長させる際のドーパントとして
は、Ｓｉのアルキル化合物やＳｎのアルキル化物を用い
るよりも、Ｓｉ2 Ｈ6 を用いる方が特性が良くなるの
で、それ等を併せ用いることにすると、ｎ型ドーパント
の種類が複数になる旨の問題が生ずる。
【００２８】また、分子線エピタキシャル成長（ｍｏｌ
ｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法
を適用すると、低温でも高電子濃度が得られはするが、
ＭＢＥ法では量産性の面でＭＯＶＰＥ法に遙に劣るばか
りでなく、電子供給層がＩｎＧａＰで構成された特性良
好なＨＥＭＴは製造できない旨の問題もある。この問題
に対処するには、ＭＯＶＰＥ法とＭＢＥ法とを併用しな
ければならず、実用性に乏しい。
ｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法
を適用すると、低温でも高電子濃度が得られはするが、
ＭＢＥ法では量産性の面でＭＯＶＰＥ法に遙に劣るばか
りでなく、電子供給層がＩｎＧａＰで構成された特性良
好なＨＥＭＴは製造できない旨の問題もある。この問題
に対処するには、ＭＯＶＰＥ法とＭＢＥ法とを併用しな
ければならず、実用性に乏しい。
【００２９】前記したところから明らかなように、ＭＯ
ＶＰＥ法を適用することに依り、電子濃度が８．０×１
０18〔cm-3〕以上で且つ表面ラフネスが例えば５０〔ｎ
ｍ〕以下である平坦なＩｎＧａＡｓ層を実現させた例は
なく、そのような半導体層を成長させ得る条件が存在す
るか否かも不明である。
ＶＰＥ法を適用することに依り、電子濃度が８．０×１
０18〔cm-3〕以上で且つ表面ラフネスが例えば５０〔ｎ
ｍ〕以下である平坦なＩｎＧａＡｓ層を実現させた例は
なく、そのような半導体層を成長させ得る条件が存在す
るか否かも不明である。
【００３０】ところで、前記したように、半導体層の表
面ラフネスが大きくなるのは、基板との格子不整合に起
因するので、それを緩和する為、 （Ａ） 格子定数が徐々に変化するバッファ層を用いる
（要すれば、「特開平３−４６２４１号公報」或いは
「特開平３−１２５４３６号公報」、などを参照）。 （Ｂ） バッファ層を用いた上で、熱サイクルをかける
（要すれば、「清水、日本結晶成長学会誌、１３ ２５
３（１９８６）」、を参照）。 などの技術が知られている。
面ラフネスが大きくなるのは、基板との格子不整合に起
因するので、それを緩和する為、 （Ａ） 格子定数が徐々に変化するバッファ層を用いる
（要すれば、「特開平３−４６２４１号公報」或いは
「特開平３−１２５４３６号公報」、などを参照）。 （Ｂ） バッファ層を用いた上で、熱サイクルをかける
（要すれば、「清水、日本結晶成長学会誌、１３ ２５
３（１９８６）」、を参照）。 などの技術が知られている。
【００３１】然しながら、前記（Ａ）及び（Ｂ）に見ら
れるバッファ層の厚さは０．５〔μｍ〕〜３〔μｍ〕も
あり、また、高キャリヤ濃度も必要としないのに対し、
本発明が対象とするノン・アロイ・オーミック・コンタ
クト層としてのＩｎＧａＡｓ層の厚さは５０〔ｎｍ〕〜
１００〔ｎｍ〕であり、しかも、１×１０19〔cm-3〕程
度の高キャリヤ濃度が要求され、そして、ノン・アロイ
・オーミック・コンタクト層としてのＩｎＧａＡｓ層の
下には、ＨＥＭＴ構造が作り込まれていることから、熱
サイクルを加えることで特性が劣化する虞がある。
れるバッファ層の厚さは０．５〔μｍ〕〜３〔μｍ〕も
あり、また、高キャリヤ濃度も必要としないのに対し、
本発明が対象とするノン・アロイ・オーミック・コンタ
クト層としてのＩｎＧａＡｓ層の厚さは５０〔ｎｍ〕〜
１００〔ｎｍ〕であり、しかも、１×１０19〔cm-3〕程
度の高キャリヤ濃度が要求され、そして、ノン・アロイ
・オーミック・コンタクト層としてのＩｎＧａＡｓ層の
下には、ＨＥＭＴ構造が作り込まれていることから、熱
サイクルを加えることで特性が劣化する虞がある。
【００３２】従って、前記（Ａ）及び（Ｂ）のような従
来の技術はＩｎＧａＡｓからなるノン・アロイ・オーミ
ック・コンタクト層には適用することができない。
来の技術はＩｎＧａＡｓからなるノン・アロイ・オーミ
ック・コンタクト層には適用することができない。
【００３３】本発明は、ＭＯＶＰＥ法のみを適用し、且
つ、多種類のｎ型ドーパントを用いることなく、高電子
濃度のＩｎＧａＡｓ層を含む平坦な半導体薄膜を成長さ
せることを可能にしようとする。
つ、多種類のｎ型ドーパントを用いることなく、高電子
濃度のＩｎＧａＡｓ層を含む平坦な半導体薄膜を成長さ
せることを可能にしようとする。
【００３４】
【課題を解決するための手段】本発明に依る化合物半導
体薄膜の製造方法に於いては、（１）主成分をＧａＡｓ
とする基板（例えばＧａＡｓ基板２１）上に有機金属気
相成長法を適用してＧａＡｓからなるバッファ層（例え
ばＧａＡｓバッファ層２２）及びＡｌＧａＡｓからなる
バッファ層（例えばＡｌＧａＡｓバッファ層２３）及び
Ｉｎ組成が０〜０．２５の範囲で選択されるＩｎＧａＡ
ｓからなる電子走行層（例えばＩｎ0.2 Ｇａ0.8 Ａｓ電
子走行層２５）及びｎ−ＩｎＧａＰからなる電子供給層
（例えばｎ−ＩｎＧａＰ電子供給層２７）を順に積層形
成した後、引き続き、有機金属気相成長法を適用してド
ーパント・ガスにジシランを用い且つ前記各半導体層の
成長温度（例えば６５０〔℃〕）に比較して低い成長温
度（例えば４８０〔℃〕）でＩｎ組成が０〜ｙ（ｙ＝
０．５〜１．０）に変化するｎ−ＩｎＧａＡｓからなる
組成傾斜電極コンタクト層（例えばｎ+ −ＩｎＧａＡｓ
組成傾斜電極コンタクト層２９）並びにｎ−Ｉｎ1-y Ｇ
ａy Ａｓ（ｙ＝０．５〜１．０）からなる電極コンタク
ト層（例えばｎ+ −Ｉｎ0.5 Ｇａ0.5 Ａｓ電極コンタク
ト層３０）を更に積層形成することを特徴とするか、或
いは、
体薄膜の製造方法に於いては、（１）主成分をＧａＡｓ
とする基板（例えばＧａＡｓ基板２１）上に有機金属気
相成長法を適用してＧａＡｓからなるバッファ層（例え
ばＧａＡｓバッファ層２２）及びＡｌＧａＡｓからなる
バッファ層（例えばＡｌＧａＡｓバッファ層２３）及び
Ｉｎ組成が０〜０．２５の範囲で選択されるＩｎＧａＡ
ｓからなる電子走行層（例えばＩｎ0.2 Ｇａ0.8 Ａｓ電
子走行層２５）及びｎ−ＩｎＧａＰからなる電子供給層
（例えばｎ−ＩｎＧａＰ電子供給層２７）を順に積層形
成した後、引き続き、有機金属気相成長法を適用してド
ーパント・ガスにジシランを用い且つ前記各半導体層の
成長温度（例えば６５０〔℃〕）に比較して低い成長温
度（例えば４８０〔℃〕）でＩｎ組成が０〜ｙ（ｙ＝
０．５〜１．０）に変化するｎ−ＩｎＧａＡｓからなる
組成傾斜電極コンタクト層（例えばｎ+ −ＩｎＧａＡｓ
組成傾斜電極コンタクト層２９）並びにｎ−Ｉｎ1-y Ｇ
ａy Ａｓ（ｙ＝０．５〜１．０）からなる電極コンタク
ト層（例えばｎ+ −Ｉｎ0.5 Ｇａ0.5 Ａｓ電極コンタク
ト層３０）を更に積層形成することを特徴とするか、或
いは、
【００３５】（２）前記（１）に於いて、ｎ−ＡｌＧａ
Ａｓからなる電子供給層（例えばｎ−ＡｌＧａＡｓ電子
供給層２７）を積層形成する工程が含まれてなることを
特徴とするか、或いは、
Ａｓからなる電子供給層（例えばｎ−ＡｌＧａＡｓ電子
供給層２７）を積層形成する工程が含まれてなることを
特徴とするか、或いは、
【００３６】（３）主成分をＩｎＰとする基板（例えば
ＩｎＰ基板３１）上に有機金属気相成長法を適用してＩ
ｎＰからなるバッファ層（例えばＩｎＰバッファ層３
２）及びＩｎＡｌＡｓからなるバッファ層（例えばＩｎ
ＡｌＡｓバッファ層３３）及びＩｎＧａＡｓからなる電
子走行層（例えばＩｎＧａＡｓ電子走行層３４）及びｎ
−ＩｎＡｌＡｓからなる電子供給層（例えばｎ−ＩｎＡ
ｌＡｓ電子供給層３６）を順に積層形成した後、引き続
き、有機金属気相成長法を適用してドーパント・ガスに
ジシランを用い且つ前記各半導体層の成長温度（例えば
成長温度６５０〔℃〕）に比較して低い成長温度（例え
ば成長温度４８０〔℃〕）でＩｎ組成が０．５〜１．０
に変化するｎ−ＩｎＧａＡｓからなる組成傾斜電極コン
タクト層（例えばｎ+ −ＩｎＧａＡｓ組成傾斜電極コン
タクト層３９）並びにｎ−ＩｎＡｓからなる電極コンタ
クト層（例えばｎ+ −ＩｎＡｓ電極コンタクト層４０）
を更に積層形成することを特徴とする。
ＩｎＰ基板３１）上に有機金属気相成長法を適用してＩ
ｎＰからなるバッファ層（例えばＩｎＰバッファ層３
２）及びＩｎＡｌＡｓからなるバッファ層（例えばＩｎ
ＡｌＡｓバッファ層３３）及びＩｎＧａＡｓからなる電
子走行層（例えばＩｎＧａＡｓ電子走行層３４）及びｎ
−ＩｎＡｌＡｓからなる電子供給層（例えばｎ−ＩｎＡ
ｌＡｓ電子供給層３６）を順に積層形成した後、引き続
き、有機金属気相成長法を適用してドーパント・ガスに
ジシランを用い且つ前記各半導体層の成長温度（例えば
成長温度６５０〔℃〕）に比較して低い成長温度（例え
ば成長温度４８０〔℃〕）でＩｎ組成が０．５〜１．０
に変化するｎ−ＩｎＧａＡｓからなる組成傾斜電極コン
タクト層（例えばｎ+ −ＩｎＧａＡｓ組成傾斜電極コン
タクト層３９）並びにｎ−ＩｎＡｓからなる電極コンタ
クト層（例えばｎ+ −ＩｎＡｓ電極コンタクト層４０）
を更に積層形成することを特徴とする。
【００３７】本発明に於いて、良好なノン・アロイ・オ
ーミック・コンタクト電極を形成するには、具体的に
は、ｎ−ＩｎＧａＡｓからなる傾斜組成電極コンタクト
層及びｎ−Ｉｎ1-y Ｇａy Ａｓからなる電極コンタクト
層の電子濃度は８．０×１０18〔cm-3〕以上にすること
が望ましく、その要求から、それ等半導体層の成長温度
の具体的な下限値を定めることができ、また、ノン・ア
ロイ・オーミック・コンタクト電極を形成するプロセス
面からすると、それ等半導体層の表面ラフネスは５０
〔ｎｍ〕以下にすることが望ましいから、その要求か
ら、それ等半導体層の成長温度の具体的な上限値を定め
ることができる。
ーミック・コンタクト電極を形成するには、具体的に
は、ｎ−ＩｎＧａＡｓからなる傾斜組成電極コンタクト
層及びｎ−Ｉｎ1-y Ｇａy Ａｓからなる電極コンタクト
層の電子濃度は８．０×１０18〔cm-3〕以上にすること
が望ましく、その要求から、それ等半導体層の成長温度
の具体的な下限値を定めることができ、また、ノン・ア
ロイ・オーミック・コンタクト電極を形成するプロセス
面からすると、それ等半導体層の表面ラフネスは５０
〔ｎｍ〕以下にすることが望ましいから、その要求か
ら、それ等半導体層の成長温度の具体的な上限値を定め
ることができる。
【００３８】即ち、ＧａＡｓ基板を用い、且つ、ｎ−Ｉ
ｎＧａＡｓ組成傾斜電極コンタクト層に於けるＩｎ組成
が０からｙに変化し、そして、０．５≦ｙ＜０．７、で
ある場合には、成長温度を４５０〔℃〕〜５１０〔℃〕
にすると良く、また、０．７≦ｙ＜１．０である場合に
は、成長温度を４６０〔℃〕〜４８０〔℃〕にすると良
い。
ｎＧａＡｓ組成傾斜電極コンタクト層に於けるＩｎ組成
が０からｙに変化し、そして、０．５≦ｙ＜０．７、で
ある場合には、成長温度を４５０〔℃〕〜５１０〔℃〕
にすると良く、また、０．７≦ｙ＜１．０である場合に
は、成長温度を４６０〔℃〕〜４８０〔℃〕にすると良
い。
【００３９】また、ＩｎＰ基板を用い、そして、ｎ−Ｉ
ｎＧａＡｓ組成傾斜電極コンタクト層に於けるＩｎ組成
が０．５から１．０に変化する場合には、成長温度を４
５０〔℃〕〜５１０〔℃〕にすると良い。
ｎＧａＡｓ組成傾斜電極コンタクト層に於けるＩｎ組成
が０．５から１．０に変化する場合には、成長温度を４
５０〔℃〕〜５１０〔℃〕にすると良い。
【００４０】本発明の有効性を実験に依って確認する
為、前記ｎ−ＩｎＧａＡｓ組成傾斜電極コンタクト層並
びに前記ｎ−Ｉｎ1-x Ｇａx Ａｓ電極コンタクト層をそ
れぞれ５０〔ｎｍ〕ずつ積層形成した際の表面ラフネス
並びに電子濃度の成長温度依存性を調べた。尚、成長温
度の誤差は±１０〔℃〕であり、そして、表面ラフネス
は原子間顕微鏡で求め、また、電子濃度はホール効果測
定で求めた。
為、前記ｎ−ＩｎＧａＡｓ組成傾斜電極コンタクト層並
びに前記ｎ−Ｉｎ1-x Ｇａx Ａｓ電極コンタクト層をそ
れぞれ５０〔ｎｍ〕ずつ積層形成した際の表面ラフネス
並びに電子濃度の成長温度依存性を調べた。尚、成長温
度の誤差は±１０〔℃〕であり、そして、表面ラフネス
は原子間顕微鏡で求め、また、電子濃度はホール効果測
定で求めた。
【００４１】図３はｙ＝０．５の場合の表面ラフネス並
びに電子濃度の成長温度依存性を表す線図であり、横軸
には成長温度を、また、右縦軸には表面ラフネスを、更
にまた、左縦軸には電子濃度をそれぞれ採ってある。
びに電子濃度の成長温度依存性を表す線図であり、横軸
には成長温度を、また、右縦軸には表面ラフネスを、更
にまた、左縦軸には電子濃度をそれぞれ採ってある。
【００４２】図に依ると、電子濃度に依る成長温度の制
限は４５０〔℃〕以上、表面ラフネスに依る成長温度の
制限は５１０〔℃〕以下であることが明瞭に看取され
る。従って、ｙ＝０．５のとき、４５０〔℃〕〜５１０
〔℃〕の温度範囲で成長を行なえば、電子濃度が８．０
×１０18〔cm-3〕以上であって、且つ、表面ラフネスが
５０〔ｎｍ〕以下であるｎ−ＩｎＧａＡｓ層を成長させ
ることができる。
限は４５０〔℃〕以上、表面ラフネスに依る成長温度の
制限は５１０〔℃〕以下であることが明瞭に看取され
る。従って、ｙ＝０．５のとき、４５０〔℃〕〜５１０
〔℃〕の温度範囲で成長を行なえば、電子濃度が８．０
×１０18〔cm-3〕以上であって、且つ、表面ラフネスが
５０〔ｎｍ〕以下であるｎ−ＩｎＧａＡｓ層を成長させ
ることができる。
【００４３】図４はｙ＝０．８の場合の表面ラフネス並
びに電子濃度の成長温度依存性を表す線図であり、横軸
には成長温度を、また、右縦軸には表面ラフネスを、更
にまた、左縦軸には電子濃度をそれぞれ採ってある。
びに電子濃度の成長温度依存性を表す線図であり、横軸
には成長温度を、また、右縦軸には表面ラフネスを、更
にまた、左縦軸には電子濃度をそれぞれ採ってある。
【００４４】図に依ると、電子濃度に依る成長温度の制
限は４６０〔℃〕以上、表面ラフネスに依る成長温度の
制限は４８０〔℃〕以下であることが明瞭に看取され
る。従って、ｙ＝０．８のとき、４６０〔℃〕〜４８０
〔℃〕の温度範囲で成長を行なえば、電子濃度が８．０
×１０18〔cm-3〕以上であって、且つ、表面ラフネスが
５０〔ｎｍ〕以下であるｎ−ＩｎＧａＡｓ層を成長させ
ることができる。
限は４６０〔℃〕以上、表面ラフネスに依る成長温度の
制限は４８０〔℃〕以下であることが明瞭に看取され
る。従って、ｙ＝０．８のとき、４６０〔℃〕〜４８０
〔℃〕の温度範囲で成長を行なえば、電子濃度が８．０
×１０18〔cm-3〕以上であって、且つ、表面ラフネスが
５０〔ｎｍ〕以下であるｎ−ＩｎＧａＡｓ層を成長させ
ることができる。
【００４５】
【作用】本発明の手段を採ることに依り、高電子濃度を
得る為にドーパントとしてジシランを用いても、表面ラ
フネスが小さく、平坦性が高いｎ−ＩｎＧａＡｓ組成傾
斜電極コンタクト層及びｎ−Ｉｎy Ｇａ1-y Ａｓ電極コ
ンタクト層を得ることができるので、電極コンタクト窓
を形成する際、表面ラフネスの影響を排除する為のオー
バ・エッチングの量を零或いは極めて少なくすることが
可能となり、ソース（或いはドレイン）電極及びゲート
電極間の距離を短くしても、電極間の短絡は発生しない
ように抑止できるので、化合物半導体装置の高性能化及
び高集積化に有効である。
得る為にドーパントとしてジシランを用いても、表面ラ
フネスが小さく、平坦性が高いｎ−ＩｎＧａＡｓ組成傾
斜電極コンタクト層及びｎ−Ｉｎy Ｇａ1-y Ａｓ電極コ
ンタクト層を得ることができるので、電極コンタクト窓
を形成する際、表面ラフネスの影響を排除する為のオー
バ・エッチングの量を零或いは極めて少なくすることが
可能となり、ソース（或いはドレイン）電極及びゲート
電極間の距離を短くしても、電極間の短絡は発生しない
ように抑止できるので、化合物半導体装置の高性能化及
び高集積化に有効である。
【００４６】
【実施例】図１は本発明に於ける第一実施例を解説する
為のウエハを表す要部切断側面図であり、ここでウエハ
とは、基板のみならず、その上に積層形成され、或い
は、加工された半導体層をも含むものであり、以下の実
施例に於いても同様である。
為のウエハを表す要部切断側面図であり、ここでウエハ
とは、基板のみならず、その上に積層形成され、或い
は、加工された半導体層をも含むものであり、以下の実
施例に於いても同様である。
【００４７】（１） ＭＯＶＰＥ法を適用することに依
り、成長温度を６５０〔℃〕とし、基板２１上にバッフ
ァ層２２、バッファ層２３、電子走行層２４、電子走行
層２５、スペーサ層２６、電子供給層２７、キャップ層
２８を成長する。
り、成長温度を６５０〔℃〕とし、基板２１上にバッフ
ァ層２２、バッファ層２３、電子走行層２４、電子走行
層２５、スペーサ層２６、電子供給層２７、キャップ層
２８を成長する。
【００４８】ここで、基板及び前記成長させた各半導体
層に関する主要なデータを例示すると次の通りである。
層に関する主要なデータを例示すると次の通りである。
【００４９】 基板２１について 材料：ＧａＡｓ バッファ層２２について 材料：ＧａＡｓ 厚さ：１０〔ｎｍ〕乃至２００〔ｎｍ〕の範囲で選択
【００５０】 バッファ層２３について 材料：ＡｌＧａＡｓ 厚さ：３００〔ｎｍ〕 電子走行層２４について 材料：ＧａＡｓ 厚さ：５０〔ｎｍ〕乃至２００〔ｎｍ〕の範囲で選択
【００５１】 電子走行層２５について 材料：Ｉｎ0.2 Ｇａ0.8 Ａｓ 厚さ：１０〔ｎｍ〕乃至１５〔ｎｍ〕の範囲で選択 スペーサ層２６ 材料：ＡｌＧａＡｓ或いはＩｎＧａＰ 厚さ：０〔ｎｍ〕乃至５〔ｎｍ〕の範囲で選択
【００５２】 電子供給層２７について 材料：ｎ−ＡｌＧａＡｓ或いはｎ−ＩｎＧａＰ 電子濃度：１．５×１０18〔cm-3〕 厚さ：３０〔ｎｍ〕乃至５０〔ｎｍ〕の範囲で選択 キャップ層２８について 材料：ｎ−ＧａＡｓ 電子濃度：１．５×１０18〔cm-3〕 厚さ：５０〔ｎｍ〕
【００５３】（２） 引き続きＭＯＶＰＥ法を適用し、
成長温度を４８０〔℃〕として組成傾斜電極コンタクト
層２９、電極コンタクト層３０を形成する。
成長温度を４８０〔℃〕として組成傾斜電極コンタクト
層２９、電極コンタクト層３０を形成する。
【００５４】ここで成長させた各半導体層に関する主要
なデータを例示すると次の通りである。
なデータを例示すると次の通りである。
【００５５】 組成傾斜電極コンタクト層２９につい
て 材料：ｎ+ −ＩｎＧａＡｓ Ｉｎ組成：０→０．５（キャップ層２８側→電極コンタ
クト層３０側） 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
て 材料：ｎ+ −ＩｎＧａＡｓ Ｉｎ組成：０→０．５（キャップ層２８側→電極コンタ
クト層３０側） 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
【００５６】 電極コンタクト層３０について 材料：ｎ+ −Ｉｎ0.5 Ｇａ0.5 Ａｓ 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
【００５７】第一実施例に若干の改変を加えた例を本発
明に於ける第二実施例として説明する。
明に於ける第二実施例として説明する。
【００５８】第一実施例との相違点は、組成傾斜電極コ
ンタクト層２９及び電極コンタクト層３０の成長温度が
４７０〔℃〕であること、また、 組成傾斜電極コンタクト層２９について Ｉｎ組成：０→０．８（キャップ層２８側→電極コンタ
クト層３０側） 電子濃度：８．０×１０18〔cm-3〕 電極コンタクト層３０について 材料：材料：ｎ+ −Ｉｎ0.8 Ｇａ0.2 Ａｓ 電子濃度：８．０×１０18〔cm-3〕 であること、にある。
ンタクト層２９及び電極コンタクト層３０の成長温度が
４７０〔℃〕であること、また、 組成傾斜電極コンタクト層２９について Ｉｎ組成：０→０．８（キャップ層２８側→電極コンタ
クト層３０側） 電子濃度：８．０×１０18〔cm-3〕 電極コンタクト層３０について 材料：材料：ｎ+ −Ｉｎ0.8 Ｇａ0.2 Ａｓ 電子濃度：８．０×１０18〔cm-3〕 であること、にある。
【００５９】前記したところから明らかであるが、第一
実施例並びに第二実施例においては共にＧａＡｓ基板を
用いたのであるが、次に、ＩｎＰ基板を用いた実施例に
ついて説明しよう。
実施例並びに第二実施例においては共にＧａＡｓ基板を
用いたのであるが、次に、ＩｎＰ基板を用いた実施例に
ついて説明しよう。
【００６０】図２は本発明に於ける第三実施例を解説す
る為のウエハを表す要部切断側面図である。
る為のウエハを表す要部切断側面図である。
【００６１】（１） ＭＯＶＰＥ法を適用することに依
り、成長温度を６５０〔℃〕とし、基板３１上にバッフ
ァ層３２、バッファ層３３、電子走行層３４、スペーサ
層３５、電子供給層３６、キャップ層３７、キャップ層
３８を成長する。
り、成長温度を６５０〔℃〕とし、基板３１上にバッフ
ァ層３２、バッファ層３３、電子走行層３４、スペーサ
層３５、電子供給層３６、キャップ層３７、キャップ層
３８を成長する。
【００６２】ここで、基板及び前記成長させた各半導体
層に関する主要なデータを例示すると次の通りである。
層に関する主要なデータを例示すると次の通りである。
【００６３】 基板３１について 材料：ＩｎＰ バッファ層３２について 材料：ＩｎＰ 厚さ：１０〔ｎｍ〕乃至２００〔ｎｍ〕の範囲で選択
【００６４】 バッファ層３３について 材料：ＩｎＡｌＡｓ 厚さ：３００〔ｎｍ〕 電子走行層３４について 材料：ＩｎＧａＡｓ 厚さ：２５〔ｎｍ〕
【００６５】 スペーサ層３５ 材料：ＩｎＡｌＡｓ 厚さ：０〔ｎｍ〕乃至５〔ｎｍ〕の範囲で選択 電子供給層３６について 材料：ｎ−ＩｎＡｌＡｓ 電子濃度：２．０×１０18〔cm-3〕 厚さ：３０〔ｎｍ〕
【００６６】 キャップ層３７について 材料：ｉ−ＩｎＡｌＡｓ 厚さ：１５〔ｎｍ〕 キャップ層３８について 材料：ｎ−ＩｎＧａＡｓ 電子濃度：２．０×１０18〔cm-3〕 厚さ：１０〔ｎｍ〕乃至５０〔ｎｍ〕の範囲で選択
【００６７】（２） 引き続きＭＯＶＰＥ法を適用し、
成長温度を４８０〔℃〕として組成傾斜電極コンタクト
層３９、電極コンタクト層４０を形成する。
成長温度を４８０〔℃〕として組成傾斜電極コンタクト
層３９、電極コンタクト層４０を形成する。
【００６８】ここで成長させた各半導体層に関する主要
なデータを例示すると次の通りである。
なデータを例示すると次の通りである。
【００６９】 組成傾斜電極コンタクト層３９につい
て 材料：ｎ+ −ＩｎＧａＡｓ Ｉｎ組成：０．５→１．０（キャップ層３８側→電極コ
ンタクト層４０側） 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
て 材料：ｎ+ −ＩｎＧａＡｓ Ｉｎ組成：０．５→１．０（キャップ層３８側→電極コ
ンタクト層４０側） 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
【００７０】 電極コンタクト層４０について 材料：ｎ+ −ＩｎＡｓ 電子濃度：１．２×１０19〔cm-3〕 厚さ：５０〔ｎｍ〕
【００７１】前記説明した何れの実施例に於いても、表
面ラフネスが５０〔ｎｍ〕以下の平坦な半導体薄膜を得
ることができたので、それ等のウエハを用いてＨＥＭＴ
を作成し、所期の目的を達成できるか否かについて実験
を行なった。
面ラフネスが５０〔ｎｍ〕以下の平坦な半導体薄膜を得
ることができたので、それ等のウエハを用いてＨＥＭＴ
を作成し、所期の目的を達成できるか否かについて実験
を行なった。
【００７２】（１） 第一実施例に於いて説明したウエ
ハに化学気相堆積（ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、
厚さ３００〔ｎｍ〕のＳｉＯＮからなる絶縁膜を形成す
る。
ハに化学気相堆積（ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、
厚さ３００〔ｎｍ〕のＳｉＯＮからなる絶縁膜を形成す
る。
【００７３】（２） リソグラフィ技術に於けるレジス
ト・プロセス及びエッチング・ガスをＣＣｌ2 Ｆ2 とす
るＲＩＥ法を適用することに依り、前記絶縁膜のうち、
電極形成予定部分の厚さ２５０〔ｎｍ〕だけをエッチン
グし、続いて、エッチャントを緩衝フッ酸とするウエッ
ト・エッチング法を適用することに依り、電極形成予定
部分に残っている厚さ１００〔ｎｍ〕（最大）の絶縁膜
をエッチングして電極コンタクト窓を形成する。
ト・プロセス及びエッチング・ガスをＣＣｌ2 Ｆ2 とす
るＲＩＥ法を適用することに依り、前記絶縁膜のうち、
電極形成予定部分の厚さ２５０〔ｎｍ〕だけをエッチン
グし、続いて、エッチャントを緩衝フッ酸とするウエッ
ト・エッチング法を適用することに依り、電極形成予定
部分に残っている厚さ１００〔ｎｍ〕（最大）の絶縁膜
をエッチングして電極コンタクト窓を形成する。
【００７４】（３） リソグラフィ技術に於けるレジス
ト・プロセス、真空蒸着法、レジスト膜を溶解除去する
ことに依るリフト・オフ法を適用することに依り、ゲー
ト電極、ソース電極、ドレイン電極を形成する。
ト・プロセス、真空蒸着法、レジスト膜を溶解除去する
ことに依るリフト・オフ法を適用することに依り、ゲー
ト電極、ソース電極、ドレイン電極を形成する。
【００７５】前記のようにして得られたＨＥＭＴでは、
ゲート電極とソース電極或いはドレイン電極との間隔は
０．２５〔μｍ〕としたが、各電極間の短絡は発生せ
ず、正常に動作させることができた。
ゲート電極とソース電極或いはドレイン電極との間隔は
０．２５〔μｍ〕としたが、各電極間の短絡は発生せ
ず、正常に動作させることができた。
【００７６】前記のような結果が得られた理由は、半導
体層が平坦であることから、電極コンタクト窓を形成す
るに際し、表面ラフネスの大きさｒを考慮したオーバ・
エッチングの量が零或いは極めて少なくなったことに起
因している。因に、マスクの位置合わせマージンとして
は、前記した通り、０．１〔μｍ〕が必要である。
体層が平坦であることから、電極コンタクト窓を形成す
るに際し、表面ラフネスの大きさｒを考慮したオーバ・
エッチングの量が零或いは極めて少なくなったことに起
因している。因に、マスクの位置合わせマージンとして
は、前記した通り、０．１〔μｍ〕が必要である。
【００７７】本発明と比較の為、表面ラフネスの大きさ
ｒが１２０〔ｎｍ〕である半導体薄膜を用い、前記と同
様にしてＨＥＭＴを作成した。
ｒが１２０〔ｎｍ〕である半導体薄膜を用い、前記と同
様にしてＨＥＭＴを作成した。
【００７８】電極コンタクト窓を完成させる際のウエッ
ト・エッチングでは、表面ラフネスの大きさｒを考慮し
て１２０〔ｎｍ〕のオーバ・エッチングを行なったとこ
ろ、ゲート電極とソース電極或いはドレイン電極との間
が短絡しているものが発生した。また、オーバ・エッチ
ングを５０〔ｎｍ〕にして作成した場合、前記のような
短絡は発生しなかったが、ＳｉＯＮからなる絶縁膜を完
全にエッチングすることができず、ソース電極及びドレ
イン電極のコンタクト抵抗が高くて正常な動作をするこ
とができなかった。
ト・エッチングでは、表面ラフネスの大きさｒを考慮し
て１２０〔ｎｍ〕のオーバ・エッチングを行なったとこ
ろ、ゲート電極とソース電極或いはドレイン電極との間
が短絡しているものが発生した。また、オーバ・エッチ
ングを５０〔ｎｍ〕にして作成した場合、前記のような
短絡は発生しなかったが、ＳｉＯＮからなる絶縁膜を完
全にエッチングすることができず、ソース電極及びドレ
イン電極のコンタクト抵抗が高くて正常な動作をするこ
とができなかった。
【００７９】
【発明の効果】本発明に依る化合物半導体薄膜の製造方
法に於いては、有機金属気相成長法を適用し、基板上に
ドーパント・ガスにジシランを用い且つ前記各半導体層
の成長温度に比較して低い成長温度でＩｎ組成が０〜ｙ
（ｙ＝０．５〜１．０）に変化するｎ−ＩｎＧａＡｓか
らなる組成傾斜電極コンタクト層とｎ−Ｉｎ1-y Ｇａy
Ａｓ（ｙ＝０．５〜１．０）からなる電極コンタクト層
を積層形成するようにしている。
法に於いては、有機金属気相成長法を適用し、基板上に
ドーパント・ガスにジシランを用い且つ前記各半導体層
の成長温度に比較して低い成長温度でＩｎ組成が０〜ｙ
（ｙ＝０．５〜１．０）に変化するｎ−ＩｎＧａＡｓか
らなる組成傾斜電極コンタクト層とｎ−Ｉｎ1-y Ｇａy
Ａｓ（ｙ＝０．５〜１．０）からなる電極コンタクト層
を積層形成するようにしている。
【００８０】前記構成を採ることに依り、高電子濃度を
得る為にドーパントとしてジシランを用いても、表面ラ
フネスが小さく、平坦性が高いｎ−ＩｎＧａＡｓ組成傾
斜電極コンタクト層及びｎ−Ｉｎy Ｇａ1-y Ａｓ電極コ
ンタクト層を得ることができるので、電極コンタクト窓
を形成する際、表面ラフネスの影響を排除する為のオー
バ・エッチングの量は零或いは極めて少なくすることが
可能であり、ソース（或いはドレイン）電極及びゲート
電極間の距離を短くしても、電極間の短絡は発生しない
ように抑止できるので、化合物半導体装置の高性能化及
び高集積化に有効である。
得る為にドーパントとしてジシランを用いても、表面ラ
フネスが小さく、平坦性が高いｎ−ＩｎＧａＡｓ組成傾
斜電極コンタクト層及びｎ−Ｉｎy Ｇａ1-y Ａｓ電極コ
ンタクト層を得ることができるので、電極コンタクト窓
を形成する際、表面ラフネスの影響を排除する為のオー
バ・エッチングの量は零或いは極めて少なくすることが
可能であり、ソース（或いはドレイン）電極及びゲート
電極間の距離を短くしても、電極間の短絡は発生しない
ように抑止できるので、化合物半導体装置の高性能化及
び高集積化に有効である。
【図１】本発明に於ける第一実施例を解説する為のウエ
ハを表す要部切断側面図である。
ハを表す要部切断側面図である。
【図２】本発明に於ける第三実施例を解説する為のウエ
ハを表す要部切断側面図である。
ハを表す要部切断側面図である。
【図３】ｙ＝０．５の場合の表面ラフネス並びに電子濃
度の成長温度依存性を表す線図である。
度の成長温度依存性を表す線図である。
【図４】ｙ＝０．８の場合の表面ラフネス並びに電子濃
度の成長温度依存性を表す線図である。
度の成長温度依存性を表す線図である。
【図５】平坦な半導体層上に電極を形成する従来の技術
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
【図６】平坦な半導体層上に電極を形成する従来の技術
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
【図７】平坦な半導体層上に電極を形成する従来の技術
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
を解説するための工程要所に於けるウエハを表す要部切
断側面図である。
【図８】表面ラフネスが大きい半導体層上に電極を形成
する従来の技術を解説するための工程要所に於けるウエ
ハを表す要部切断側面図である。
する従来の技術を解説するための工程要所に於けるウエ
ハを表す要部切断側面図である。
【図９】表面ラフネスが大きい半導体層上に電極を形成
する従来の技術を解説するための工程要所に於けるウエ
ハを表す要部切断側面図である。
する従来の技術を解説するための工程要所に於けるウエ
ハを表す要部切断側面図である。
【図１０】表面ラフネスが大きい半導体層上に電極を形
成する従来の技術を解説するための工程要所に於けるウ
エハを表す要部切断側面図である。
成する従来の技術を解説するための工程要所に於けるウ
エハを表す要部切断側面図である。
２１ 基板 ２２ バッファ層 ２３ バッファ層 ２４ 電子走行層 ２５ 電子走行層 ２６ スペーサ層 ２７ 電子供給層 ２８ キャップ層 ２９ ｎ+ −ＩｎＧａＡｓ組成傾斜電極コンタクト層 ３０ ｎ+ −Ｉｎ0.5 Ｇａ0.5 Ａｓ電極コンタクト層
Claims (3)
- 【請求項１】主成分をＧａＡｓとする基板上に有機金属
気相成長法を適用してＧａＡｓからなるバッファ層及び
ＡｌＧａＡｓからなるバッファ層及びＩｎ組成が０〜
０．２５の範囲で選択されるＩｎＧａＡｓからなる電子
走行層及びｎ−ＩｎＧａＰからなる電子供給層を順に積
層形成した後、 引き続き、有機金属気相成長法を適用してドーパント・
ガスにジシランを用い且つ前記各半導体層の成長温度に
比較して低い成長温度でＩｎ組成が０〜ｙ（ｙ＝０．５
〜１．０）に変化するｎ−ＩｎＧａＡｓからなる組成傾
斜電極コンタクト層並びにｎ−Ｉｎ1-y Ｇａy Ａｓ（ｙ
＝０．５〜１．０）からなる電極コンタクト層を更に積
層形成することを特徴とする半導体薄膜の製造方法。 - 【請求項２】ｎ−ＡｌＧａＡｓからなる電子供給層を積
層形成する工程が含まれてなることを特徴とする請求項
１記載の半導体薄膜の製造方法。 - 【請求項３】主成分をＩｎＰとする基板上に有機金属気
相成長法を適用してＩｎＰからなるバッファ層及びＩｎ
ＡｌＡｓからなるバッファ層及びＩｎＧａＡｓからなる
電子走行層及びｎ−ＩｎＡｌＡｓからなる電子供給層を
順に積層形成した後、 引き続き、有機金属気相成長法を適用してドーパント・
ガスにジシランを用い且つ前記各半導体層の成長温度に
比較して低い成長温度でＩｎ組成が０．５〜１．０に変
化するｎ−ＩｎＧａＡｓからなる組成傾斜電極コンタク
ト層並びにｎ−ＩｎＡｓからなる電極コンタクト層を更
に積層形成することを特徴とする半導体薄膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11806693A JP3172958B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11806693A JP3172958B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333832A true JPH06333832A (ja) | 1994-12-02 |
| JP3172958B2 JP3172958B2 (ja) | 2001-06-04 |
Family
ID=14727169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11806693A Expired - Lifetime JP3172958B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172958B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358736A (en) * | 1999-09-28 | 2001-08-01 | Showa Denko Kk | High electron mobility transistors |
| US6462361B1 (en) | 1995-12-27 | 2002-10-08 | Showa Denko K.K. | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| JP2012518906A (ja) * | 2009-02-20 | 2012-08-16 | インテル・コーポレーション | 電界効果トランジスタの量子井戸に設けられる変調ドーピングハロー、それを用いて製造された装置、および、その利用方法 |
| CN112803240A (zh) * | 2021-01-15 | 2021-05-14 | 陕西科技大学 | 一种InGaAs/AlGaAs阱垒外延层结构的优化方法及其应用 |
-
1993
- 1993-05-20 JP JP11806693A patent/JP3172958B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462361B1 (en) | 1995-12-27 | 2002-10-08 | Showa Denko K.K. | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| GB2358736A (en) * | 1999-09-28 | 2001-08-01 | Showa Denko Kk | High electron mobility transistors |
| GB2358736B (en) * | 1999-09-28 | 2004-06-23 | Showa Denko Kk | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| US6841435B2 (en) | 1999-09-28 | 2005-01-11 | Showa Denko K.K. | Method for fabricating a GaInP epitaxial stacking structure |
| JP2012518906A (ja) * | 2009-02-20 | 2012-08-16 | インテル・コーポレーション | 電界効果トランジスタの量子井戸に設けられる変調ドーピングハロー、それを用いて製造された装置、および、その利用方法 |
| CN112803240A (zh) * | 2021-01-15 | 2021-05-14 | 陕西科技大学 | 一种InGaAs/AlGaAs阱垒外延层结构的优化方法及其应用 |
| CN112803240B (zh) * | 2021-01-15 | 2022-06-21 | 陕西科技大学 | 一种InGaAs/AlGaAs阱垒外延层结构的优化方法及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3172958B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229153B1 (en) | High peak current density resonant tunneling diode | |
| EP0397148B1 (en) | Heterostructure device and production method thereof | |
| US20090302351A1 (en) | Bipolar transistor and manufacturing method of the same | |
| US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP2002057142A (ja) | 化合物半導体装置の製造方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3670130B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| US11764058B2 (en) | Three-color 3D DRAM stack and methods of making | |
| US20240304703A1 (en) | Method of fabricating least defective non-planar bipolar heterostructure transistors | |
| JP2694260B2 (ja) | 半導体素子 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2624167B2 (ja) | 量子細線・箱作製方法 | |
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| KR20220083618A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| CN114141622A (zh) | 一种gaafet氮化镓场效应晶体管的制备方法 | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| KR20220083619A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP3064514B2 (ja) | 半導体装置の製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JPH0278232A (ja) | 半導体装置及びその製造方法 | |
| JP2897107B2 (ja) | 結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |