JP2694260B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2694260B2 JP2694260B2 JP3045991A JP4599191A JP2694260B2 JP 2694260 B2 JP2694260 B2 JP 2694260B2 JP 3045991 A JP3045991 A JP 3045991A JP 4599191 A JP4599191 A JP 4599191A JP 2694260 B2 JP2694260 B2 JP 2694260B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type inp
- contact
- inp layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩｎＰを用いた半導体素
子に利用する。特に、金属電極と半導体層との接触抵抗
の低減に関する。本発明は、特に受光素子で利用するに
適する。
子に利用する。特に、金属電極と半導体層との接触抵抗
の低減に関する。本発明は、特に受光素子で利用するに
適する。
【０００２】
【従来の技術】受光素子の遮断周波数を大きくするに
は、容量の低減のために素子の微細化が必要である。し
かし、素子を微細化すると、オーミックの電極面積も小
さくなり、金属と半導体層との接触抵抗が大きくなる。
その結果、素子の直流抵抗が大きくなり、ＣＲ時定数も
大きくなって、遮断周波数は大きくならない。
は、容量の低減のために素子の微細化が必要である。し
かし、素子を微細化すると、オーミックの電極面積も小
さくなり、金属と半導体層との接触抵抗が大きくなる。
その結果、素子の直流抵抗が大きくなり、ＣＲ時定数も
大きくなって、遮断周波数は大きくならない。
【０００３】このような課題を解決するため従来から、
ｐｎ接合の横方向から受光する素子や、基板側から受光
する素子が提案されている。横方向から受光する素子に
ついては、例えば、ボワーズ他、エレクトロニクス・レ
ターズ第22巻第905 頁、1986年 (J.E.Bowers et al., E
lectron.Lett. 22 9051986) に示されている。また、基
板側から受光する素子については、例えば、マキウチ
他、エレクトロニクス・レターズ第24巻第109 頁、1988
年 (M.Makiuchi et al., Electron.Lett. 24 1091988)
に示されている。
ｐｎ接合の横方向から受光する素子や、基板側から受光
する素子が提案されている。横方向から受光する素子に
ついては、例えば、ボワーズ他、エレクトロニクス・レ
ターズ第22巻第905 頁、1986年 (J.E.Bowers et al., E
lectron.Lett. 22 9051986) に示されている。また、基
板側から受光する素子については、例えば、マキウチ
他、エレクトロニクス・レターズ第24巻第109 頁、1988
年 (M.Makiuchi et al., Electron.Lett. 24 1091988)
に示されている。
【０００４】
【発明が解決しようとする課題】しかし、横方向から受
光する素子では、ｐｎ接合領域に実際に入射する光はわ
ずかであり、入射損が大きい欠点があった。また、基板
側から受光する素子では、基板を加工してマイクロレン
ズを形成する必要があるなど、製造工程が複雑となる欠
点があった。
光する素子では、ｐｎ接合領域に実際に入射する光はわ
ずかであり、入射損が大きい欠点があった。また、基板
側から受光する素子では、基板を加工してマイクロレン
ズを形成する必要があるなど、製造工程が複雑となる欠
点があった。
【０００５】本発明は、以上の課題を解決し、電極面積
が小さくても接触抵抗が小さい半導体素子を提供するこ
とを目的とする。
が小さくても接触抵抗が小さい半導体素子を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体素子は、
ｐ型ＩｎＰ層と金属電極との間に、このｐ型ＩｎＰ層か
ら金属電極に向かって混晶比ｘがほぼ0.47から０まで段
階的に変化するｐ型のＧａx Ｉｎ1-x Ａｓコンタクト層
を備えたことを特徴とする。コンタクト層は、それぞれ
が臨界膜厚程度の厚さで形成された混晶比ｘの異なる複
数の層を含むことが望ましい。
ｐ型ＩｎＰ層と金属電極との間に、このｐ型ＩｎＰ層か
ら金属電極に向かって混晶比ｘがほぼ0.47から０まで段
階的に変化するｐ型のＧａx Ｉｎ1-x Ａｓコンタクト層
を備えたことを特徴とする。コンタクト層は、それぞれ
が臨界膜厚程度の厚さで形成された混晶比ｘの異なる複
数の層を含むことが望ましい。
【０００７】
【作用】混晶比ｘが0.47のＧａx Ｉｎ1-x Ａｓは、その
格子定数がＩｎＰの格子定数と実質的に等しく、ＩｎＰ
上へのエピタキシャル成長が可能である。このような層
をｐ型ＩｎＰ層上に成長させた後、混晶比ｘを段階的に
小さくして、エネルギバンドギャップのより小さなＩｎ
Ａｓ、すなわち混晶比ｘ＝０になるように成長させる。
混晶比ｘを小さくすれば格子定数も変化するが、各層の
膜厚を臨界膜厚程度にしておけば、転位の発生を防ぐこ
とができる。このようにして成長させたＩｎＡｓ層に金
属電極を接続する。ＩｎＡｓ層と金属電極との接続によ
り、接触比抵抗を低く抑えることができ、表面キャリア
濃度を高めることができる。
格子定数がＩｎＰの格子定数と実質的に等しく、ＩｎＰ
上へのエピタキシャル成長が可能である。このような層
をｐ型ＩｎＰ層上に成長させた後、混晶比ｘを段階的に
小さくして、エネルギバンドギャップのより小さなＩｎ
Ａｓ、すなわち混晶比ｘ＝０になるように成長させる。
混晶比ｘを小さくすれば格子定数も変化するが、各層の
膜厚を臨界膜厚程度にしておけば、転位の発生を防ぐこ
とができる。このようにして成長させたＩｎＡｓ層に金
属電極を接続する。ＩｎＡｓ層と金属電極との接続によ
り、接触比抵抗を低く抑えることができ、表面キャリア
濃度を高めることができる。
【０００８】
【実施例】図１は本発明第一実施例の半導体素子を示す
断面図である。以下の説明において「上」とは、基板に
対する結晶成長の方向をいう。
断面図である。以下の説明において「上」とは、基板に
対する結晶成長の方向をいう。
【０００９】この半導体素子は、基板１上に形成された
ｐ+ 型ＩｎＰ層２と、このｐ+ 型ＩｎＰ層２に電気的に
接続される金属電極４とを備える。金属電極４として
は、ｐ側の電極として従来から用いられている材料、例
えばＡｕＺｎ／Ａｕを用いる。ここで本実施例の特徴と
するところは、ｐ+ 型ＩｎＰ層２と金属電極４との間
に、ｐ+ 型ＩｎＰ層２から金属電極４に向かって混晶比
ｘがほぼ0.47から０まで段階的に変化するｐ型のＧａx
Ｉｎ1-x Ａｓコンタクト層３を備える。このコンタクト
層３は、ｐ+ 型Ｇａ0.47Ｉｎ0.53Ａｓ層31とｐ+ 型Ｇａ
x Ｉｎ1-x Ａｓ層32（ｘ＝0.47→０）とにより構成され
る。
ｐ+ 型ＩｎＰ層２と、このｐ+ 型ＩｎＰ層２に電気的に
接続される金属電極４とを備える。金属電極４として
は、ｐ側の電極として従来から用いられている材料、例
えばＡｕＺｎ／Ａｕを用いる。ここで本実施例の特徴と
するところは、ｐ+ 型ＩｎＰ層２と金属電極４との間
に、ｐ+ 型ＩｎＰ層２から金属電極４に向かって混晶比
ｘがほぼ0.47から０まで段階的に変化するｐ型のＧａx
Ｉｎ1-x Ａｓコンタクト層３を備える。このコンタクト
層３は、ｐ+ 型Ｇａ0.47Ｉｎ0.53Ａｓ層31とｐ+ 型Ｇａ
x Ｉｎ1-x Ａｓ層32（ｘ＝0.47→０）とにより構成され
る。
【００１０】コンタクト層３をｐ型にする方法として
は、ｐ型不純物をドーピングしながら結晶成長させる方
法や、イオン注入、拡散法などの従来からの方法を用い
ることができる。
は、ｐ型不純物をドーピングしながら結晶成長させる方
法や、イオン注入、拡散法などの従来からの方法を用い
ることができる。
【００１１】コンタクト層３は、それぞれ臨界膜厚程度
の厚さで形成された混晶比ｘの異なる複数の層を含む。
混晶比ｘを小さくすると、それに伴ってＧａx Ｉｎ1-x
Ａｓのバンドギャップエネルギが小さくなる。具体的に
は、混晶比ｘ＝0.47のときのバンドギャップエネルギに
は0.72evであるのに対し、混晶比ｘ＝０のＩｎＡｓでは
0.35eVである。このようにバンドギャップエネルギの小
さな層を本来金属と接触させたい半導体層の上に成長さ
せることにより、接触抵抗を低減できる。
の厚さで形成された混晶比ｘの異なる複数の層を含む。
混晶比ｘを小さくすると、それに伴ってＧａx Ｉｎ1-x
Ａｓのバンドギャップエネルギが小さくなる。具体的に
は、混晶比ｘ＝0.47のときのバンドギャップエネルギに
は0.72evであるのに対し、混晶比ｘ＝０のＩｎＡｓでは
0.35eVである。このようにバンドギャップエネルギの小
さな層を本来金属と接触させたい半導体層の上に成長さ
せることにより、接触抵抗を低減できる。
【００１２】コンタクト層３の効果を調べるため、比較
例１：半絶縁性ＩｎＰ基板上にｐ+ 型ＩｎＰ層を成長さ
せたもの、比較例２：半絶縁性ＩｎＰ基板上にｐ+ 型Ｉ
ｎＰ層を成長させ、さらに、ｐ+ 型Ｇａ0.47Ｉｎ0.53Ａ
ｓ層を成長させたもの、実施例：半絶縁性ＩｎＰ基板上
にｐ+ 型ＩｎＰ層を成長させ、さらに混晶比ｘが0.47か
ら０に段階的に変化するｐ型Ｇａx Ｉｎ1-x Ａｓ層を成
長させたもののそれぞれについて、ＡｕＺｎ／Ａｕとの
接触比抵抗と、表面キャリア濃度とを測定した。接触比
抵抗については、トランスミッションライン法により行
った。その結果は、 接触比抵抗（Ω・cm2 ） 表面キャリア濃度（cm-3） 比較例１ 2.0×10-4 3.7×1018 比較例２ 1.5×10-5 ３×1019 実施例 1.5×10-6 ３×1019 であった。すなわち、接触比抵抗を大幅に低減でき、コ
ンタクト層がない場合に比較して表面キャリア濃度を一
桁程度高めることができた。
例１：半絶縁性ＩｎＰ基板上にｐ+ 型ＩｎＰ層を成長さ
せたもの、比較例２：半絶縁性ＩｎＰ基板上にｐ+ 型Ｉ
ｎＰ層を成長させ、さらに、ｐ+ 型Ｇａ0.47Ｉｎ0.53Ａ
ｓ層を成長させたもの、実施例：半絶縁性ＩｎＰ基板上
にｐ+ 型ＩｎＰ層を成長させ、さらに混晶比ｘが0.47か
ら０に段階的に変化するｐ型Ｇａx Ｉｎ1-x Ａｓ層を成
長させたもののそれぞれについて、ＡｕＺｎ／Ａｕとの
接触比抵抗と、表面キャリア濃度とを測定した。接触比
抵抗については、トランスミッションライン法により行
った。その結果は、 接触比抵抗（Ω・cm2 ） 表面キャリア濃度（cm-3） 比較例１ 2.0×10-4 3.7×1018 比較例２ 1.5×10-5 ３×1019 実施例 1.5×10-6 ３×1019 であった。すなわち、接触比抵抗を大幅に低減でき、コ
ンタクト層がない場合に比較して表面キャリア濃度を一
桁程度高めることができた。
【００１３】接触比抵抗が低下するのは、表面キャリア
濃度が一桁程度高くなることに加えて、表面層のエネル
ギーバンドギャップが1/3 以下になるので、コンタクト
層と金属電極との接合部でトンネル電流が大きくなるた
めと考えられる。
濃度が一桁程度高くなることに加えて、表面層のエネル
ギーバンドギャップが1/3 以下になるので、コンタクト
層と金属電極との接合部でトンネル電流が大きくなるた
めと考えられる。
【００１４】図２は本発明の第二実施例を示す断面図で
あり、図３ないし図10はその製造方法を示す。この実施
例は本発明をＰＩＮ型の受光素子に実施したものであ
る。
あり、図３ないし図10はその製造方法を示す。この実施
例は本発明をＰＩＮ型の受光素子に実施したものであ
る。
【００１５】この受光素子は、半絶縁性ＩｎＰ基板10上
にｎ+ 型ＩｎＰ層11、ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層1
2、ｎ- 型ＩｎＰ層13およびｐ+ 型ＩｎＰ層14がエピタ
キシャルに積層され、ｐ+ 型ＩｎＰ層14の側から光が入
射する構造をもつ。ｎ+ 型ＩｎＰ層11にはＡｕＳｎ／Ａ
ｕ電極18が接続され、ｐ+ 型ＩｎＰ層14にはｐ型Ｇａx
Ｉｎ1-x Ａｓコンタクト層15を介してＡｕＺｎ／Ａｕ電
極19が接続される。
にｎ+ 型ＩｎＰ層11、ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層1
2、ｎ- 型ＩｎＰ層13およびｐ+ 型ＩｎＰ層14がエピタ
キシャルに積層され、ｐ+ 型ＩｎＰ層14の側から光が入
射する構造をもつ。ｎ+ 型ＩｎＰ層11にはＡｕＳｎ／Ａ
ｕ電極18が接続され、ｐ+ 型ＩｎＰ層14にはｐ型Ｇａx
Ｉｎ1-x Ａｓコンタクト層15を介してＡｕＺｎ／Ａｕ電
極19が接続される。
【００１６】この受光素子の詳細な構造について、その
製造方法により説明する。
製造方法により説明する。
【００１７】この受光素子を製造するには、まず、図３
に示すように、半絶縁性ＩｎＰ基板10上にｎ+ 型ＩｎＰ
層11、ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層12、ｎ- 型ＩｎＰ
層13およびｐ+ 型ＩｎＰ層14をエピタキシャルに成長さ
せ、さらに、コンタクト層15を成長させる。コンタクト
層15の上にはＳｉＯ2 膜16を堆積させる。
に示すように、半絶縁性ＩｎＰ基板10上にｎ+ 型ＩｎＰ
層11、ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層12、ｎ- 型ＩｎＰ
層13およびｐ+ 型ＩｎＰ層14をエピタキシャルに成長さ
せ、さらに、コンタクト層15を成長させる。コンタクト
層15の上にはＳｉＯ2 膜16を堆積させる。
【００１８】コンタクト層15については、最初にＩｎＰ
と格子定数が実質的に等しいＧａxＩｎ1-x Ａｓ（ｘ＝
0.47) をエピタキシャル成長させ、その後に、混晶比ｘ
を段階的に小さくして、ｘ＝０のＩｎＡｓまで成長させ
る。組成を変化させるとき、転位が生じないように、各
層の膜厚を臨界膜厚程度にする。また、コンタクト層15
をｐ型にするには、ｐ型不純物をドーピングしながら結
晶成長させてもよく、イオン注入や拡散法を用いてもよ
い。
と格子定数が実質的に等しいＧａxＩｎ1-x Ａｓ（ｘ＝
0.47) をエピタキシャル成長させ、その後に、混晶比ｘ
を段階的に小さくして、ｘ＝０のＩｎＡｓまで成長させ
る。組成を変化させるとき、転位が生じないように、各
層の膜厚を臨界膜厚程度にする。また、コンタクト層15
をｐ型にするには、ｐ型不純物をドーピングしながら結
晶成長させてもよく、イオン注入や拡散法を用いてもよ
い。
【００１９】ｎ+ 型ＩｎＰ層11ないしコンタクト層15の
結晶成長は、例えば成長圧力76Torrの減圧ＭＯＶＰＥに
より、 成長温度 (℃) ドーパント 膜厚 (μm) ｎ+ 型ＩｎＰ層11 500 Ｓ 0.5 ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層12 600 なし 0.3 ｎ- 型ＩｎＰ層13 600 なし 0.2 ｐ+ 型ＩｎＰ層14 600 Ｚｎ 0.1 コンタクト層15 Ｇａ0.47Ｉｎ0.53Ａｓ 600 Ｚｎ 0.03 Ｇａx Ｉｎ1-x Ａｓ 470 Ｚｎ 0.06 x=0.47からx=0 まで９段階 各膜厚は約７nm の条件で行う。
結晶成長は、例えば成長圧力76Torrの減圧ＭＯＶＰＥに
より、 成長温度 (℃) ドーパント 膜厚 (μm) ｎ+ 型ＩｎＰ層11 500 Ｓ 0.5 ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層12 600 なし 0.3 ｎ- 型ＩｎＰ層13 600 なし 0.2 ｐ+ 型ＩｎＰ層14 600 Ｚｎ 0.1 コンタクト層15 Ｇａ0.47Ｉｎ0.53Ａｓ 600 Ｚｎ 0.03 Ｇａx Ｉｎ1-x Ａｓ 470 Ｚｎ 0.06 x=0.47からx=0 まで９段階 各膜厚は約７nm の条件で行う。
【００２０】このようにして得られたエピタキシャル基
板に対して、図４、図５に示すように、二段階のメサエ
ッチングを行う。図４に示した第一段階のメサエッチン
グでは、半絶縁性ＩｎＰ基板10が露出するまでエッチン
グを行い、ｎ+ 型ＩｎＰ層11からＳｉＯ2 膜16までの層
を含むメサを形成する。図５に示した第二段階のメサエ
ッチングでは、ｎ+ 型ＩｎＰ層11を露出させ、ｎ- 型Ｇ
ａ0.47Ｉｎ0.53Ａｓ層12からＳｉＯ2 膜16までの層を含
むメサを形成する。エッチング剤としては、３ＨＣｌ＋
Ｈ3 ＰＯ3 および５Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏを用
いる。
板に対して、図４、図５に示すように、二段階のメサエ
ッチングを行う。図４に示した第一段階のメサエッチン
グでは、半絶縁性ＩｎＰ基板10が露出するまでエッチン
グを行い、ｎ+ 型ＩｎＰ層11からＳｉＯ2 膜16までの層
を含むメサを形成する。図５に示した第二段階のメサエ
ッチングでは、ｎ+ 型ＩｎＰ層11を露出させ、ｎ- 型Ｇ
ａ0.47Ｉｎ0.53Ａｓ層12からＳｉＯ2 膜16までの層を含
むメサを形成する。エッチング剤としては、３ＨＣｌ＋
Ｈ3 ＰＯ3 および５Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏを用
いる。
【００２１】二段のメサが形成された後、図６に示すよ
うに、プラズマ化学気相成長（ｐ−ＣＶＤ）法により全
面にＳｉＯ2 膜17を堆積させる。続いて、図７に示すよ
うに、ＳｉＯ2 膜17のうちｎ+ 型ＩｎＰ層11の上面に形
成された部分に窓を開け、ＡｕＳｎ／Ａｕ電極18を蒸着
する。また、図８に示すように、コンタクト層15の上の
ＳｉＯ2 膜16および17に窓を開け、ＡｕＺｎ／Ａｕ電極
19を蒸着する。
うに、プラズマ化学気相成長（ｐ−ＣＶＤ）法により全
面にＳｉＯ2 膜17を堆積させる。続いて、図７に示すよ
うに、ＳｉＯ2 膜17のうちｎ+ 型ＩｎＰ層11の上面に形
成された部分に窓を開け、ＡｕＳｎ／Ａｕ電極18を蒸着
する。また、図８に示すように、コンタクト層15の上の
ＳｉＯ2 膜16および17に窓を開け、ＡｕＺｎ／Ａｕ電極
19を蒸着する。
【００２２】電極を蒸着した後、図９、図10に示すよう
に、電極部分を残して素子の表面にポリイミド20を塗布
し、このポリイミド20の上に、それぞれＡｕＳｎ／Ａｕ
電極18、ＡｕＺｎ／Ａｕ電極19に接続されるＣｒＡｕパ
ッド21、22を形成する。
に、電極部分を残して素子の表面にポリイミド20を塗布
し、このポリイミド20の上に、それぞれＡｕＳｎ／Ａｕ
電極18、ＡｕＺｎ／Ａｕ電極19に接続されるＣｒＡｕパ
ッド21、22を形成する。
【００２３】以上の実施例では、本発明を受光素子に実
施した例を示したが、ＩｎＰ系の素子であれば、半導体
レーザやトランジスタの場合にも本発明を同様に実施で
き、接触抵抗を低減できる。
施した例を示したが、ＩｎＰ系の素子であれば、半導体
レーザやトランジスタの場合にも本発明を同様に実施で
き、接触抵抗を低減できる。
【００２４】
【発明の効果】以上説明したように、本発明の半導体素
子は、ｐ型ＩｎＰ層と金属電極との間に、混晶比ｘが0.
47から０まで段階的に変化するｐ型のＧａx Ｉｎ1-x Ａ
ｓコンタクト層を設けることにより、ｐ型ＩｎＰ層と金
属電極との直接接続の場合に比べて接触抵抗を約二桁低
減できる。したがって、素子を微細化してもＣＲ時定数
の増加を抑えることができ、遮断周波数を大きくできる
効果がある。本発明は、特に受光素子の入射側の構造に
利用して特に効果がある。
子は、ｐ型ＩｎＰ層と金属電極との間に、混晶比ｘが0.
47から０まで段階的に変化するｐ型のＧａx Ｉｎ1-x Ａ
ｓコンタクト層を設けることにより、ｐ型ＩｎＰ層と金
属電極との直接接続の場合に比べて接触抵抗を約二桁低
減できる。したがって、素子を微細化してもＣＲ時定数
の増加を抑えることができ、遮断周波数を大きくできる
効果がある。本発明は、特に受光素子の入射側の構造に
利用して特に効果がある。
【図１】 本発明第一実施例の半導体素子を示す断面
図。
図。
【図２】 本発明の第二実施例を示す断面図。
【図３】 第二実施例の製造方法を示す図であり、結晶
成長工程を示す図。
成長工程を示す図。
【図４】 第二実施例の製造方法を示す図であり、第一
段階のメサエッチング工程を示す図。
段階のメサエッチング工程を示す図。
【図５】 第二実施例の製造方法を示す図であり、第二
段階のメサエッチングを示す図。
段階のメサエッチングを示す図。
【図６】 第二実施例の製造方法を示す図であり、ｐ−
ＣＶＤによるＳｉＯ2膜形成工程を示す図。
ＣＶＤによるＳｉＯ2膜形成工程を示す図。
【図７】 第二実施例の製造方法を示す図であり、ｎ+
電極蒸着工程を示す図。
電極蒸着工程を示す図。
【図８】 第二実施例の製造方法を示す図であり、ｐ+
電極蒸着工程を示す図。
電極蒸着工程を示す図。
【図９】 第二実施例の製造方法を示す図であり、ポリ
イミド塗布工程を示す図。
イミド塗布工程を示す図。
【図10】 第二実施例の製造方法を示す図であり、電極
パッド形成工程を示す図。
パッド形成工程を示す図。
１ 基板 ２ ｐ+ 型ＩｎＰ層 ３ コンタクト層 31 ｐ+ 型Ｇａ0.47Ｉｎ0.53Ａｓ層 32 ｐ+ 型Ｇａx Ｉｎ1-x Ａｓ層 ４ 金属電極 10 半絶縁性ＩｎＰ基板 11 ｎ+ 型ＩｎＰ層 12 ｎ- 型Ｇａ0.47Ｉｎ0.53Ａｓ層 13 ｎ- 型ＩｎＰ層 14 ｐ+ 型ＩｎＰ層 15 コンタクト層 16、17 ＳｉＯ2 膜 18 ＡｕＳｎ／Ａｕ電極 19 ＡｕＺｎ／Ａｕ電極 20 ポリイミド 21、22 ＣｒＡｕパッド
Claims (3)
- 【請求項１】 ｐ型ＩｎＰ層と、このｐ型ＩｎＰ層に電
気的に接続される金属電極と、前記ｐ型ＩｎＰ層と前記
金属電極との間に設けられこれらの間の接触抵抗を削減
するコンタクト層とを備えた半導体素子において、 前記コンタクト層は、前記ｐ型ＩｎＰ層から前記金属電
極に向かって混晶比ｘがほぼ0.47から０まで段階的に変
化するｐ型のＧａx Ｉｎ1-x Ａｓにより形成されたこと
を特徴とする半導体素子。 - 【請求項２】 コンタクト層は、それぞれが臨界膜厚程
度の厚さで形成された混晶比ｘの異なる複数の層を含む
請求項１記載の半導体素子。 - 【請求項３】 前記半導体素子は受光素子であり、前記
ｐ型ＩｎＰ層はその受光素子の光入射側の層である請求
項１または２記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045991A JP2694260B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045991A JP2694260B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715026A JPH0715026A (ja) | 1995-01-17 |
| JP2694260B2 true JP2694260B2 (ja) | 1997-12-24 |
Family
ID=12734603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045991A Expired - Fee Related JP2694260B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2694260B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3298436B2 (ja) * | 1996-12-26 | 2002-07-02 | 松下電器産業株式会社 | 半導体装置 |
| JP5195463B2 (ja) * | 2009-01-27 | 2013-05-08 | 日本電気株式会社 | 半導体受光素子およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262566A (ja) * | 1985-09-12 | 1987-03-19 | Fujitsu Ltd | 光半導体装置 |
| JPH02199825A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 電極の製造方法 |
-
1991
- 1991-02-19 JP JP3045991A patent/JP2694260B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715026A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| KR930009595B1 (ko) | 반도체집적회로장치의 제조방법 | |
| JPH03293780A (ja) | 半導体受光素子 | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JPS62122183A (ja) | 半導体装置 | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| US6784064B2 (en) | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor | |
| Takenaka et al. | Diffusion layers formed in Si substrates during the epitaxial growth of BP and application to devices | |
| JP2694260B2 (ja) | 半導体素子 | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61226973A (ja) | アバランシエホトダイオ−ド | |
| JPH0793428B2 (ja) | 半導体装置及びその製造方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPH08264558A (ja) | 化合物半導体装置とその製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| JP2592929B2 (ja) | 光電子集積回路の製造方法 | |
| JPH0577173B2 (ja) | ||
| JP2798927B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JPS60227477A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |