JPH08264558A - 化合物半導体装置とその製造方法 - Google Patents

化合物半導体装置とその製造方法

Info

Publication number
JPH08264558A
JPH08264558A JP6761595A JP6761595A JPH08264558A JP H08264558 A JPH08264558 A JP H08264558A JP 6761595 A JP6761595 A JP 6761595A JP 6761595 A JP6761595 A JP 6761595A JP H08264558 A JPH08264558 A JP H08264558A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
junction
semiconductor device
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6761595A
Other languages
English (en)
Other versions
JP2815820B2 (ja
Inventor
Hajime Onishi
一 大西
Manabu Hirai
学 平井
Kazuhisa Fujita
藤田  和久
Toshihide Watanabe
敏英 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Optical and Radio Communications Research Laboratories
Original Assignee
ATR Optical and Radio Communications Research Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Optical and Radio Communications Research Laboratories filed Critical ATR Optical and Radio Communications Research Laboratories
Priority to JP6761595A priority Critical patent/JP2815820B2/ja
Publication of JPH08264558A publication Critical patent/JPH08264558A/ja
Application granted granted Critical
Publication of JP2815820B2 publication Critical patent/JP2815820B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 従来例に比較して急峻なp−n接合特性を得
ることができる化合物半導体装置とその製造方法を提供
する。 【構成】 斜面部が形成されるように段差を形成した半
絶縁性化合物半導体基板上に、結晶成長法によって上記
段差近傍にファセット部が形成されるように、活性層と
なる化合物半導体層を形成し、上記段差によって形成さ
れる上記活性層の平坦部とファセット部を含む斜面部と
の間において伝導型の違いで横方向p−n接合を形成し
た。また、好ましくは、上記活性層となる化合物半導体
層を、上記横方向のp−n接合においてトンネル効果を
出現するように形成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、横方向のp−n接合を
有する化合物半導体装置とその製造方法に関する。
【0002】
【従来の技術】従来、導電性半導体基板上に、種々のド
ーパンドを用いてGaAs、AlGaAs、Si又はG
eを例えば分子線エピタキシャル法などの結晶成長法に
より、その結晶の成長方向、すなわち半導体基板に対し
て垂直方向(縦方向)にp−n接合を形成して、いわゆ
るエサキダイオードと呼ばれるトンネルダイオードを作
製している。トンネルダイオードでは、実際制御できる
トンネル電流を大きくすることが重要である。当該トン
ネル電流は、一般にトンネル確率とキャリア供給関数と
の積で与えられる。従来の高濃度ドープされたn型とp
型のバルク材料同士の接合では、ポテンシャルエネルギ
ーが急峻に変化し、空乏層幅は電子がトンネルできる程
度の厚さ(例えば100Å未満)にまで薄くなるため、
トンネル確率は大きくなる。
【0003】しかしながら、バルク材料であるため、電
子又は正孔のキャリアの状態密度関数からみて、単位エ
ネルギー当たりの状態数は低く、高濃度ドープされた伝
導帯から価電子帯へのトンネルに寄与できる電子数(す
なわち供給関数)は少なく、トンネル電流密度は小さ
い。従って、大電流増幅を行うことができず、大電力を
得ることができないという問題点があった。また、電子
及び正孔のエネルギーに対する状態数の分布が比較的広
いため負の微分抵抗は小さく、これによって、数十ピコ
秒以下の高速のスイッチング特性を得ることができない
という問題点があった。さらに、従来のトンネルダイオ
ードは電流を流す向きが縦方向のデバイスであるため、
横方向(水平方向)の電流を駆動させるデバイスであ
る、MOS、MESFET、HEMT等の高周波デバイ
スと、同一の半絶縁性半導体基板上で形成することがで
きないという問題点があった。
【0004】以上の問題点を解決するために、大電流増
幅を行い高出力を得ることができるとともに、従来に比
較してより高速のスイッチング特性を得ることができ、
しかも半絶縁性半導体基板上で形成することができるト
ンネル効果型半導体装置(以下、第1の従来例とい
う。)が、特開平06−069520号公報において開
示されている。この第1の従来例においては、平坦部間
に斜面部が形成されるように段差を形成した半絶縁性化
合物半導体基板上に、結晶成長法によって電子の状態密
度が増大するように、活性層となるプレーナドープ層、
変調ドーピング層、多重量子井戸層、又は半導体超格子
型井戸層として両性不純物をドープした化合物半導体層
を形成し、その上に化合物半導体にてなるコンタクト層
と電極とを形成することによって、上記段差によって形
成される上記活性層の平坦部と斜面部との間に於いて伝
導型の違いで横方向p−n接合を形成しかつ上記横方向
のp−n接合においてトンネル効果を出現させることを
特徴としている。
【0005】
【発明が解決しようとする課題】しかしながら、第1の
従来例においては、GaAs層の平担部と斜面部を用い
てp−n接合を形成しているが、急峻なp−n接合の電
気特性を得ることができないという問題点があった。
【0006】また、文献1「T.Takamori et al.,“Elec
trical properties of lateral npnjunction using MBE
grown Si-GaAs on patterned substrate",8th Intern
ational Conference on Molecular Beam Epitaxy,A6-1
5,1994年8月」(以下、第2の従来例という。)
の図6においては、GaAs層の斜面部を用いてp−n
接合を形成しているが、p−n接合の間にn-層が形成
されており、急峻なp−n接合特性を得ることができな
いという問題点があった。
【0007】本発明の目的は以上の問題点を解決し、従
来例に比較して急峻なp−n接合特性を得ることができ
る化合物半導体装置とその製造方向を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明に係る請求項1記
載の化合物半導体装置は、半絶縁性化合物半導体基板上
に、平担部と斜面部との間にファセット部を有する化合
物半導体層を活性層となるように形成し、上記活性層の
平担部と、ファセット部を含む斜面部との間において伝
導型の違いで横方向p−n接合を形成したことを特徴と
する。
【0009】また、請求項2記載のトンネル効果型化合
物半導体装置は、請求項1記載の化合物半導体装置にお
いて、上記活性層となる化合物半導体層を、上記横方向
のp−n接合においてトンネル効果を出現するように形
成したことを特徴とする。
【0010】さらに、本発明に係る請求項3記載の化合
物半導体装置の製造方法は、半絶縁性化合物半導体基板
上において斜面部が形成されるように段差を形成するこ
とと、上記半導体基板上に、結晶成長法によって上記段
差の平担部と斜面部との間にファセット部が形成される
ように、活性層となる化合物半導体層を形成すること
と、上記段差によって形成される上記活性層の平担部
と、ファセット部を含む斜面部との間において伝導型の
違いで横方向p−n接合を形成することと、上記活性層
となる化合物半導体層上に電極を形成することとを含む
ことを特徴とする。
【0011】またさらに、請求項4記載のトンネル効果
型化合物半導体装置の製造方法は、請求項3記載の化合
物半導体装置の製造方法において、上記活性層となる化
合物半導体層を形成するときに、上記横方向のp−n接
合においてトンネル効果を出現するように形成したこと
を特徴とする。
【0012】
【作用】請求項1記載の化合物半導体装置においては、
半絶縁性化合物半導体基板上に、平担部と斜面部との間
にファセット部を有する化合物半導体層を活性層となる
ように形成し、上記活性層の平担部と、ファセット部を
含む斜面部との間において伝導型の違いで横方向p−n
接合を形成した。これにより、従来例に比較して急峻な
p−n接合特性を実現できる。
【0013】また、請求項2記載のトンネル効果型化合
物半導体装置においては、請求項1記載の化合物半導体
装置において、上記活性層となる化合物半導体層を、上
記横方向のp−n接合においてトンネル効果を出現する
ように形成した。これにより、従来例に比較して急峻な
p−n接合特性とトンネル効果を実現できる。
【0014】さらに、請求項3記載の化合物半導体装置
の製造方法においては、半絶縁性化合物半導体基板上に
おいて斜面部が形成されるように段差を形成し、上記半
導体基板上に、結晶成長法によって上記段差の平担部と
斜面部との間にファセット部が形成されるように、活性
層となる化合物半導体層を形成する。次いで、上記段差
によって形成される上記活性層の平担部と、ファセット
部を含む斜面部との間において伝導型の違いで横方向p
−n接合を形成し、上記活性層となる化合物半導体層上
に電極を形成する。これにより、従来例に比較して急峻
なp−n接合特性を実現できる。
【0015】またさらに、請求項4記載のトンネル効果
型化合物半導体装置の製造方法においては、請求項3記
載の化合物半導体装置の製造方法において、上記活性層
となる化合物半導体層を形成するときに、上記横方向の
p−n接合においてトンネル効果を出現するように形成
した。これにより、従来例に比較して急峻なp−n接合
特性とトンネル効果を実現できる。
【0016】
【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。 <第1の実施例>図1は、本発明に係る第1の実施例で
ある横方向p−n接合型トンネルトランジスタの構造を
示す縦断面図であり、図2の(a)及び(b)は第1の
実施例のトンネルトランジスタの製造工程を示す縦断面
図である。
【0017】この第1の実施例のトンネルトランジスタ
は、図2(a)に示すように、半絶縁性GaAs化合物
半導体基板(以下、半導体基板という。)10において
面方位(311)A面の平担部10aに対して所定の傾
斜角θ(90°>θ≧5°)で傾斜する斜面部10bを
段差加工により形成して、その半導体基板10上に分子
線エピタキシャル法により、図2(b)に示すように、
平担部10aと斜面部10bとの境界近傍にファセット
部15aを形成するように不純物濃度が好ましくは1×
1014cm-3未満の高純度のGaAs化合物半導体バッ
ファ層(以下、GaAsバッファ層という。)9を成長
形成した後、GaAs化合物半導体層(以下、GaAs
層という。)11に両性不純物であるSiをドープし
て、平担部10a上にp型GaAs層11pを形成する
一方、斜面部10b上にファセット部15bを含むn型
GaAs層11nを形成し、平担部10aに対向する面
方位(311)A面を有するp型GaAs層11p上に
p型オーミック電極13を形成し、斜面部10に対向す
る斜面を有するn型GaAs層11n及びファセット部
15b上にn型オーミック電極14を形成し、平担部と
ファセット部とのp−n接合の境界にゲート電極16を
形成することにより、横方向p−n接合型トンネルトラ
ンジスタを構成したことを特徴とする。
【0018】図2(a)に示すように、半導体基板10
の上面である(311)A面の平担部10aに対して傾
斜角θ(90°>θ≧5°)を有する斜面部10bが形
成されるようにウェットエッチング法によって段差加工
を行う。次いで、段差を有する半導体基板10上に、分
子線エピタキシャル法により、基板温度540°C及び
V/III比2で、平担部10aと斜面部10bとの境
界近傍に例えば面方位(411)Aを有するファセット
部15aが形成されるように厚さ5000Åを有するG
aAsバッファ層9を成長形成する。そして、GaAs
層11にSiにてなる両性不純物を好ましくは不純物濃
度1×1019cm-3以上でドープすることにより平担部
10a上にp型GaAs層11pを形成する一方、斜面
部10b上にファセット部15bを含むn型GaAs層
11nを形成する。ここで、p型GaAs層11p及び
n型GaAs層11nが当該トランジスタにおける活性
層となる。
【0019】最後に、フォトリソグラフィー法と真空蒸
着法を用いて、平担部10aに対向する面方位(31
1)A面を有するp型GaAs層11p上にMn/Au
にてなるp型オーミック電極13を形成し、斜面部10
bに対向する斜面を有するn型GaAs層11n上とフ
ァセット部15b上にn型オーミック電極14を形成
し、p型GaAs層11pとn型GaAs層11nとの
間のp−n接合の境界上にゲート電極16を形成するこ
とにより、図1の横方向p−n接合型トンネルトランジ
スタを得る。そして、直流電圧源52をオーミック電極
13,14間に接続して順方向電圧を印加するととも
に、別の直流電圧源51をゲート電極16とn型オーミ
ック電極14との間に接続することによって、p型オー
ミック電極13に対して逆方向電圧を印加しかつ、n型
オーミック電極14に対して順方向電圧を印加する。以
上のように構成されたトランジスタにおいて、p型Ga
As層11pとn型GaAs層11nとの間で横方向p
−n接合が形成される。
【0020】図3は、図1に示す第1の実施例の半導体
装置と同様の構造を有し、図1の構造からゲート電極を
除去してなるp−n接合型ダイオードにおけるバイアス
電圧に対する電流密度を示すグラフである。図3から明
らかなように、明確に負性微分抵抗特性が現れているこ
とがわかる。そして、温度を変化したが、逆方向電流に
変化がないので、バンド間トンネル現象に基づく特性で
あると断定できる。室温において、ピークバレイ比は
4.0であり、ピーク電流密度は0.79A/cm2
ある。図3と図4との比較から(111)A面の段差基
板上の横方向トンネルダイオードと比較して1桁以上の
大きな電流密度を得ることができる。これにより、従来
例に比較して大きな負の微分抵抗を得ることができるの
で、高速のスイッチング特性を得ることができる。
【0021】<第1の実施例の変形例>第1の実施例に
おいては、半導体基板10の上面である(311)A面
の平担部10aに対して傾斜角θ(90°>θ≧5°)
を有する斜面部10bが形成されるようにウェットエッ
チング法によって段差加工を行った後に、段差を有する
半導体基板10上に、分子線エピタキシャル法にGaA
sバッファ層9とGaAs層11を成長形成している
が、本発明はこれに限らず、半導体基板10の上面であ
る(111)A面の平担部10aに対して傾斜角θ(9
0°>θ≧33°)を有する斜面部10bが形成される
ようにウェットエッチング法によって段差加工を行った
後に、段差を有する半導体基板10上に、分子線エピタ
キシャル法にGaAsバッファ層9とGaAs層11を
成長形成してもよい。以下、これを第1の実施例の変形
例という。
【0022】この変形例では、面方位(111)A面の
平担部10aに対して面方位(511)A面(ここで、
斜面角θ=約39°)が斜面部10bとなるように段差
加工し、分子線エピタキシャル法により、基板温度54
0°C及びV/III比5で、かつSiの不純物濃度
1.5×1019cm-3で6000Åの厚さを有するSi
ドープGaAs層11をファセット部15bが形成する
ように成長形成した。この成長条件のもとで、(11
1)A面はp型となる。また、ファセット部と斜面部と
はn型となる。(111)A面上には、リフトオフ法に
よりMn/Auにてなるp型オーミック電極13を形成
する一方、斜面上にAuGe/Ni/Auにてなるn型
オーミック電極14をリフトオフ法により形成し、合金
した後、以下の電流−電圧特性を測定した。また、ファ
セット部15を形成しない条件の半導体装置についても
電流−電圧特性を測定した。
【0023】図4は、第1の実施例の変形例の半導体装
置における逆バイアス電圧に対する電流密度を示すグラ
フである。図4から、ファセット部15を形成した場合
のみ、ピークバレイ比が4:1であって、9.8mA/
cm2のピーク電流密度を有する負性微分抵抗特性を得
ることができることがわかる。この半導体装置について
温度を変更して測定した結果、逆方向電流に温度依存性
が見られないことなから、この負性微分抵抗特性はバン
ド間のトンネル電流に基づくものであると断定できる。
ファセット部15を形成しない条件の半導体装置では、
負性微分抵抗特性が得られないことから、このファセッ
ト部15が急峻な横方向p−n接合の形成に寄与してい
ると考えられる。
【0024】以上の実施例においては、GaAs層11
に不純物をドープすることによってトンネル効果を出現
させているが、本発明はこれに限らず、トンネル効果を
有しない急峻なp−n接合特性を有する半導体素子を構
成してもよい。
【0025】<第2の実施例>図3は、本発明に係る第
2の実施例である変調ドープ構造を有する横方向p−n
接合型トンネルトランジスタの構造を示す縦断面図であ
る。
【0026】この第2の実施例の変調ドープ構造型トン
ネルトランジスタは、平坦部110a,110b間に斜
面部110cが形成されるように段差を形成した半絶縁
性GaAs基板110上に、不純物濃度が1014cm-3
未満の高純度のGaAsにてなるキャリア蓄積層111
a,111b,111cを形成し、次いで、ドープされ
ないAl0.3Ga0.7Asにてなるスペーサ層117a,
117b,117cを形成し、さらに、Siをドープし
たAl0.3Ga0.7Asにてなるキャリア供給層112
a,112b,112cをファセット部200が形成さ
れるように形成した後、GaAsコンタクト層113
a,113b,113cを成長し、その斜面部113c
及び下部平坦部113bにわたりn型オーミック電極1
16を形成し、その平坦部113aにはp型オーミック
電極115を形成し、そして、キャリア供給層112
a,112c間に位置するp−n接合上面にゲート電極
114を形成することを特徴としている。これによっ
て、当該段差において横方向のp−n接合を形成しかつ
当該p−n接合においてトンネル効果を出現させる。
【0027】図3に示すように、半絶縁性のGaAs基
板110の上面である(111)A面に対して傾斜角θ
(90°>θ≧33°)を有する斜面110cが形成さ
れるようにウェットエッチング法によって段差加工を行
い、これによって当該斜面部110cの両側に面方位
(111)Aを有する平坦部110a,110bが形成
される。ここで、例えば、斜面110cが面方位(31
1)A面を有するとき、傾斜角θ=約30°であり、斜
面110cが面方位(411)A面を有するとき、傾斜
角θ=約35°であり、斜面110cが面方位(51
1)A面を有するとき、傾斜角θ=約39°である。次
いで、段差を有するGaAs基板110に、分子線エピ
タキシャル法により不純物濃度が1014cm-3未満の高
純度のGaAsにてなるキャリア蓄積層111a,11
1b,111cを、キャリア蓄積層111a,111c
間の境界近傍にファセット部200が形成されるよう
に、厚さ5000Åだけ成長させる。次いで、分子線エ
ピタキシャル法によりドープされないAl0.3Ga0.7
sにてなるスペーサ層117a,117b,117c
を、スペーサ層117a,117c間の境界近傍にファ
セット部200が形成されるように、厚さ60Åだけ成
長させる。そして分子線エピタキシャル法によりSiを
3×1018cm-3以上1×1019cm-3未満のドープ量
でドープしたAl0.3Ga0.7Asを用いて厚さ1000
Åのキャリア供給層112a,112b,112cを、
供給層112a,112c間の境界近傍にファセット部
200が形成されるように成長形成する。最後に、分子
線エピタキシャル法によりSiを5×1018cm-3以上
1×1019cm-3未満のドープ量でドープしたGaAs
を用いて厚さ200Åのコンタクト層113a,113
b,113cを成長させた。以上のように形成されたキ
ャリア蓄積層111a,111b,111cと、スペー
サ層117a,117b,117cと、キャリア供給層
112a,112b,112cとでいわゆる変調ドープ
層を構成している。
【0028】最後に、フォトリソグラフィー法と真空蒸
着法を用いて、p型GaAsコンタクト層の平坦部11
3a上に、Mn/Auにてなるp型オーミック電極11
5を形成するとともに、n型GaAsコンタクト層の斜
面113c上から下部平坦面113bにかけてAuGe
/Ni/Auにてなるn型オーミック電極116を形成
して電極の合金化を行った。次いで、オーミック電極1
15,116間のコンタクト層113a,113cの一
部をウエットエッチングで除去し、キャリア供給層11
2a,112c間に位置するp−n接合上にAu/Ti
からなるゲート電極114をフォトリソグラフィーと真
空蒸着法で形成し、図5のトランジスタのデバイスを得
た。そして、直流電圧源152をオーミック電極11
5,116間に接続して順方向電圧を印加するととも
に、別の直流電圧源151をゲート電極114とn型オ
ーミック電極116との間に接続することによって、p
型オーミック電極115に対して逆方向電圧を印加しか
つ、n型オーミック電極116に対して順方向電圧を印
加する。
【0029】以上のように構成されたトランジスタにお
いて、Siドーパントを面方位(111)Aの平坦部で
はアクセプタになりかつ、ファセット部200を含む斜
面部ではドナーとなる成長条件で行うと、平坦部のスペ
ーサ層117aとキャリア蓄積層111aとの界面には
正孔ガスが蓄積する一方、斜面部のスペーサ層117c
とキャリア蓄積層111cとの間の界面には、電子ガス
が蓄積する。これによって、変調ドープ層内のスペーサ
層の平坦部117aと斜面部117cの間で横方向p−
n接合が形成される。
【0030】当該トランジスタにおいては、キャリア供
給層112a乃至112cにおいてSiをドープ量3×
1018cm-3以上の極めて高いでドープ量でドープしか
つ結晶成長温度を低くすることでp−n接合界面のエネ
ルギーレベルを急峻に変化させることができ、これによ
って、トンネル効果を得ることができる。
【0031】一般に、トンネル電流はトンネル確率関数
と、キャリアの供給関数すなわち単位エネルギー当たり
の電子の状態密度の積で表される。トンネル確率は、実
効的なバンドギャップや、電界、有効質量に依存し、電
子の状態密度関数は量子井戸構造により決められる。こ
のため、これらの物理量を変化させることでトンネル電
流を変化させることができる。本実施例のトランジスタ
においては、p−n接合上部に形成したゲート電極11
4に印加する直流電圧を変化して電界を制御する電界制
御法を用いて、上記変調ドープ層内の量子構造を当該電
界により歪ませ、量子準位の位置を変化させる。それに
よって、キャリアの供給関数が変化し、トンネル電流が
変化する。すなわち、トンネル効果によってp−n接合
を流れるトンネル電流をゲート電極114に印加する電
圧で変調することができる。
【0032】本実施例のトンネルトランジスタは、第1
の実施例と同様に、大電流増幅を行うことができて大電
力が得られるとともに、従来例に比較して大きな負の微
分抵抗を得ることができるので、高速のスイッチング特
性を得ることができる。
【0033】以上の第2の実施例においては、キャリア
蓄積層111a,111b,111cと、スペーサ層1
17a,117b,117cと、キャリア供給層112
a,112b,112cを形成しているが、本発明はこ
れに代えて、GaAs層、Al0.4Ga0.6As層、多重
量子井戸層又は半導体超格子型井戸層、Al0.4Ga0.6
As障壁層を用いて横方向のp−n接合を有するトラン
ジスタ又はダイオードを形成してもよい。
【0034】以上説明したように、平坦部とファセット
部の伝導型が異なることにより横方向p−n接合が形成
されるが、成長中に自然発生的に形成されるファセット
部を用いることにより、段差基板形成時のエッチングに
よって発生する平坦部と斜面部の境界部のだれを回復
し、急峻な接合が得られるようになる。この結果、電気
特性的にも急峻な横方向p−n接合が形成され、横方向
p−n接合を有するトンネル型ダイオード又はトランジ
スタなどの半導体装置の製造において、電気的特性の再
現性及び均一性を向上させるとともに、デバイス特性の
向上を得ることができる。具体的には、大電流増幅を行
うことができて大電力が得られるとともに、従来例に比
較して大きな負の微分抵抗を得ることができるので、高
速のスイッチング特性を得ることができる。
【0035】以上の実施例においては、p−n接合型ト
ランジスタについて説明しているが、本発明はこれに限
らず、ゲート電極16,114を形成しないで、p−n
接合型ダイオードを形成してもよい。
【0036】以上の実施例において、GaAs層及びA
lGaAs層を分子線エピタキシャル法で成長させてい
るが、本発明はこれに限らず、有機金属化学的気相成長
法又は液相成長法などのその他の結晶成長法で形成して
もよい。
【0037】
【発明の効果】以上詳述したように本発明に係る請求項
1記載の化合物半導体装置によれば、半絶縁性化合物半
導体基板上に、平担部と斜面部との間にファセット部を
有する化合物半導体層を活性層となるように形成し、上
記活性層の平担部と、ファセット部を含む斜面部との間
において伝導型の違いで横方向p−n接合を形成した。
これにより、大電流増幅を行うことができて大電力が得
られるとともに、従来例に比較して大きな負の微分抵抗
を得ることができるので、高速のスイッチング特性を得
ることができる。
【0038】また、請求項2記載のトンネル効果型化合
物半導体装置においては、請求項1記載の化合物半導体
装置において、上記活性層となる化合物半導体層を、上
記横方向のp−n接合においてトンネル効果を出現する
ように形成した。これにより、大電流増幅を行うことが
できて大電力が得られるとともに、従来例に比較して大
きな負の微分抵抗を得ることができるので、高速のスイ
ッチング特性を得ることができる。また、トンネル効果
を実現できる。
【0039】さらに、請求項3記載の化合物半導体装置
の製造方法においては、半絶縁性化合物半導体基板上に
おいて斜面部が形成されるように段差を形成し、上記半
導体基板上に、結晶成長法によって上記段差の平担部と
斜面部との間にファセット部が形成されるように、活性
層となる化合物半導体層を形成し、上記段差によって形
成される上記活性層の平担部と、ファセット部を含む斜
面部との間において伝導型の違いで横方向p−n接合を
形成し、上記活性層となる化合物半導体層上に電極を形
成する。これにより、大電流増幅を行うことができて大
電力が得られるとともに、従来例に比較して大きな負の
微分抵抗を得ることができるので、高速のスイッチング
特性を得ることができる。
【0040】またさらに、請求項4記載のトンネル効果
型化合物半導体装置の製造方法においては、請求項3記
載の化合物半導体装置の製造方法において、上記活性層
となる化合物半導体層を形成するときに、上記横方向の
p−n接合においてトンネル効果を出現するように形成
した。これにより、大電流増幅を行うことができて大電
力が得られるとともに、従来例に比較して大きな負の微
分抵抗を得ることができるので、高速のスイッチング特
性を得ることができる。また、トンネル効果を実現でき
る。さらに、従来に比較して良好な再現性や均一性を得
ることができる。
【図面の簡単な説明】
【図1】 本発明に係る第1の実施例である半導体装置
の縦断面図である。
【図2】 (a)及び(b)は、図1の半導体装置の製
造工程を示す縦断面図である。
【図3】 図1に示す第1の実施例の半導体装置と同様
の構造を有するp−n接合型ダイオードにおけるバイア
ス電圧に対する電流密度を示すグラフである。
【図4】 第1の実施例の変形例の半導体装置における
バイアス電圧に対する電流密度を示すグラフである。
【図5】 本発明に係る第2の実施例である半導体装置
の縦断面図である。
【符号の説明】
9…GaAsバッファ層、 10…半絶縁性GaAs半導体基板、 10a…GaAs半導体基板の平坦部、 10b…GaAs半導体基板の斜面部、 11…GaAs層、 11p…p型GaAs層、 11n…n型GaAs層、 13…p型オーミック電極、 14…n型オーミック電極、 15,15a,15b…ファセット部、 16…ゲート電極、 51,52…直流電圧源、 110…半絶縁性GaAs半導体基板、 110a,110b…GaAs半導体基板の平坦部、 110c…GaAs半導体基板の斜面部、 111a,111b,111c…キャリア蓄積層、 117a,117b,117c…スペーサ層、 113a,113b,113c…コンタクト層、 114…ゲート電極、 115…p型オーミック電極、 116…n型オーミック電極、 151,152…直流電圧源、 200…ファセット部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平井 学 京都府相楽郡精華町大字乾谷小字三平谷5 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 藤田 和久 京都府相楽郡精華町大字乾谷小字三平谷5 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 渡辺 敏英 京都府相楽郡精華町大字乾谷小字三平谷5 番地 株式会社エイ・ティ・アール光電波 通信研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半絶縁性化合物半導体基板上に、平担部
    と斜面部との間にファセット部を有する化合物半導体層
    を活性層となるように形成し、上記活性層の平担部と、
    ファセット部を含む斜面部との間において伝導型の違い
    で横方向p−n接合を形成したことを特徴とする化合物
    半導体装置。
  2. 【請求項2】 請求項1記載の化合物半導体装置におい
    て、上記活性層となる化合物半導体層を、上記横方向の
    p−n接合においてトンネル効果を出現するように形成
    したことを特徴とするトンネル効果型化合物半導体装
    置。
  3. 【請求項3】 半絶縁性化合物半導体基板上において斜
    面部が形成されるように段差を形成することと、 上記半導体基板上に、結晶成長法によって上記段差の平
    担部と斜面部との間にファセット部が形成されるよう
    に、活性層となる化合物半導体層を形成することと、 上記段差によって形成される上記活性層の平担部と、フ
    ァセット部を含む斜面部との間において伝導型の違いで
    横方向p−n接合を形成することと、 上記活性層となる化合物半導体層上に電極を形成するこ
    ととを含むことを特徴とする化合物半導体装置の製造方
    法。
  4. 【請求項4】 請求項3記載の化合物半導体装置の製造
    方法において、上記活性層となる化合物半導体層を形成
    するときに、上記横方向のp−n接合においてトンネル
    効果を出現するように形成したことを特徴とするトンネ
    ル効果型化合物半導体装置の製造方法。
JP6761595A 1995-03-27 1995-03-27 化合物半導体装置とその製造方法 Expired - Lifetime JP2815820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6761595A JP2815820B2 (ja) 1995-03-27 1995-03-27 化合物半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6761595A JP2815820B2 (ja) 1995-03-27 1995-03-27 化合物半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH08264558A true JPH08264558A (ja) 1996-10-11
JP2815820B2 JP2815820B2 (ja) 1998-10-27

Family

ID=13350053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6761595A Expired - Lifetime JP2815820B2 (ja) 1995-03-27 1995-03-27 化合物半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2815820B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311151A (ja) * 2004-04-23 2005-11-04 Japan Science & Technology Agency 格子整合トンネルダイオードの製造方法および格子整合トンネルダイオード
US7326965B2 (en) 2005-03-18 2008-02-05 Seiko Epson Corporation Surface-emitting type device and its manufacturing method
US7521721B2 (en) 2005-03-18 2009-04-21 Seiko Epson Corporation Surface-emitting type device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311151A (ja) * 2004-04-23 2005-11-04 Japan Science & Technology Agency 格子整合トンネルダイオードの製造方法および格子整合トンネルダイオード
US7326965B2 (en) 2005-03-18 2008-02-05 Seiko Epson Corporation Surface-emitting type device and its manufacturing method
US7521721B2 (en) 2005-03-18 2009-04-21 Seiko Epson Corporation Surface-emitting type device and its manufacturing method

Also Published As

Publication number Publication date
JP2815820B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
US5430310A (en) Field effect transistor
US5783845A (en) Semiconductor device and its manufacture utilizing crystal orientation dependence of impurity concentration
US5495115A (en) Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same
EP0619613B1 (en) A heterojunction bipolar transistor
JP3177951B2 (ja) 電界効果トランジスタおよびその製造方法
JP2604377B2 (ja) 共振トンネル装置
JP2001085674A (ja) 電子部材とその製造方法
EP0602671B1 (en) Heterojunction field effect transistor having an improved transistor characteristic
JP2815820B2 (ja) 化合物半導体装置とその製造方法
JP3447438B2 (ja) 電界効果トランジスタ
JP3421306B2 (ja) 化合物半導体装置
JP2701583B2 (ja) トンネルトランジスタ及びその製造方法
JPH0658972B2 (ja) ラテラルp−i−nヘテロ接合デバイス及びその形成方法
JPS62256477A (ja) 半導体装置
US5773842A (en) Resonant-tunnelling hot electron transistor
JP2765607B2 (ja) トンネル効果型半導体装置
EP0697741A1 (en) Resonant tunneling devices
JP2643890B2 (ja) トンネルトランジスタ
JPH0684959A (ja) 高電子移動度電界効果半導体装置
JPS6012773A (ja) 半導体素子の製造方法
JP4714959B2 (ja) 半導体装置とその製造方法
JPH07263708A (ja) トンネルトランジスタ
US5436469A (en) Band minima transistor
JP2541280B2 (ja) 半導体装置
JP2557613B2 (ja) ヘテロ接合バイポーラトランジスタ