JPH0658972B2 - ラテラルp−i−nヘテロ接合デバイス及びその形成方法 - Google Patents

ラテラルp−i−nヘテロ接合デバイス及びその形成方法

Info

Publication number
JPH0658972B2
JPH0658972B2 JP4141842A JP14184292A JPH0658972B2 JP H0658972 B2 JPH0658972 B2 JP H0658972B2 JP 4141842 A JP4141842 A JP 4141842A JP 14184292 A JP14184292 A JP 14184292A JP H0658972 B2 JPH0658972 B2 JP H0658972B2
Authority
JP
Japan
Prior art keywords
layer
contact
forming
heterojunction
intrinsic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4141842A
Other languages
English (en)
Other versions
JPH05160427A (ja
Inventor
エイチ バロウーズ ジェレミー
サムソン ミルシュテイン マーク
アルバート ティシュラー マイケル
ティワリ サンディップ
ロレンツ ライト スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05160427A publication Critical patent/JPH05160427A/ja
Publication of JPH0658972B2 publication Critical patent/JPH0658972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般的に、第 III−V
族のラテラル(横方向)注入ヘテロ構造デバイスに係
る。更に詳細には、本発明は、ドープされ自己整合され
た傾斜コンタクト拡散領域を有するラテラルp−i−n
光検出器に係るものである。これらの領域は反対の導電
型を有し、上方の2層によって形成された階段ヘテロ接
合を貫通する。また、本発明はその製造方法にも関す
る。
【0002】
【従来の技術】多数及び少数キャリヤのラテラル注入ヘ
テロ構造デバイスでは、階段ヘテロ接合が維持された領
域と、組成が傾斜された領域とを有することが望まれ
る。これが有用なデバイスの例としては、光検出器やレ
ーザ等の光学デバイスと、金属−半導体電界効果トラン
ジスタ、ヘテロ構造の金属−半導体電界効果トランジス
タ及びヘテロ構造の電界効果トランジスタ等の電子デバ
イスとが挙げられる。このようなデバイスにおいて、キ
ャリヤがデバイス表面へ到達するのを妨げて漏れ電流を
低減することが所望される領域では、階段ヘテロ接合が
必要である。傾斜領域は、キャリヤの注入又は収集の何
れかが生じる必要のあるところ(一般には、ドープされ
たコンタクト拡散領域と対応される)で所望される。ド
ープされたコンタクト拡散領域で傾斜領域が所望される
のは、傾斜拡散領域によってキャリヤが効率よく収集又
は注入されるため、デバイスの速度を高めるからであ
る。このようなヘテロ構造デバイスに傾斜コンタクト拡
散領域を製造するために、拡散領域はタイプIの第 III
−V族化合物半導体ヘテロ接合を貫通しなければならな
い。このヘテロ接合において、バンドギャップがより高
い第 III−V族化合物半導体は、バンドギャップがより
低い第 III−V族化合物半導体の対応する伝導帯及び価
電子帯よりも、高い伝導帯及び低い価電子帯を有する。
高キャリヤ寿命、小型サイズ及び高品質オーミックコン
タクト等、このようなデバイスの必要条件のため、イオ
ン注入法は、第 III−V族ヘテロ構造デバイスにコンタ
クト領域を形成するためには適切でない。更に、イオン
注入の後にアニーリングを行なう方法では、ヘテロ構造
の傾斜は得られない。
【0003】第 III−V族化合物半導体に拡散領域を形
成するために使用可能な種々のオーミックコンタクトが
開発されている。例えば、米国特許第4、593、30
7号は、n型ガリウム・ヒ素へのモリブデン・ゲルマニ
ウム・コンタクトの形成に関するものである。米国特許
第4、540、446号は、ゲルマニウム薄膜内へn型
ドーパントをイオン注入した後、加熱工程でドーパント
をガリウム・ヒ素基板へ拡散させることによって形成さ
れたn型コンタクト拡散領域を示している。Tiwari, S.
らにる「ゲルマニウム化物被覆層を有するN−GaAs
へのオーミックコンタクト(Ohmic Contacts to N-GaAs
with Germanide Overlayers)」という表題の文献(Te
ch. Dig. of IEDM, 115 (1983年12月))は、拡散ドー
パント不純物としてゲルマニウムを使用し、コンタクト
金属としてモリブデン・ゲルマニウムを使用する、n−
GaAsへのオーミックコンタクトを示している。
【0004】米国特許第4、843、033号は、小さ
いバンドギャプの半導体材料層(GaAs)がそれより
大きいバンドギャップの半導体材料層(AlGaAs)
の上に形成された第 III−V族のヘテロ接合へ、亜鉛を
拡散させるための方法に関するものである。コンタクト
及びドーパント源としては、亜鉛タングステン・シリサ
イド(ZnWSi2 )が使用される。高速の熱アニール
の間に、亜鉛は、ドープされたGaAsの2層を介して
拡散し、AlGaAsのnドープ層と接触する。広いバ
ンドギャップ材料のAlGaAsは、狭いバンドギャッ
プ材料のGaAsの下側にあるので、キャリヤは表面で
自由に結合する。
【0005】
【発明が解決しようとする課題】従って、高いバンドギ
ャップの第 III−V族化合物半導体層が低いバンドギャ
ップの第 III−V化合物半導体層を被覆することによっ
て形成されたヘテロ接合を貫通する傾斜コンタクト拡散
領域を有するラテラル注入第 III−V族ヘテロ構造、及
びこのようなヘテロ構造を製造するための方法を開発す
る必要がある。
【0006】
【課題を解決するための手段及び作用】本発明は、自己
整合された傾斜拡散領域を有するラテラル注入第 III−
V族ヘテロ構造、及びその製造方法に関するものであ
る。本発明の方法は、第 III−V族半導体化合物のドー
プされていない真性層(intrinsic layer )を第 III−
V族化合物基板の上に形成することを含む。次に、真性
層の上に、真性層よりも広いバンドギャップエネルギを
有する第 III−V族半導体化合物の上部層が形成され
る。上部層及び真性層は、階段状のタイプIのヘテロ接
合を形成する。両層は、分子線エピタキシ(MBE)又
は金属−有機物化学蒸着法(MOCVD)のような周知
のエピタキシャル技術によって形成することができる。
次に、3層の第III−V族ヘテロ構造の上に、窒化物層
が付着される。窒化物層は、第1のコンタクト領域を形
成するために、従来の技法によってパターン形成され
る。次に、第1の導電型のドーパントを含む第1のコン
タクト材料が、第1のコンタクト領域に付着される。そ
して、第2のコンタクト領域が、第1のコンタクト領域
を形成するのに使用されたのと同じ従来の技法によって
形成される。第2の導電型のドーパントを含む第2のコ
ンタクト材料が、第2のコンタクト領域に付着される。
次に、構造体を高速で熱アニール処理する。この処理の
間に、両方のドーパントは、上部層内へ同時に拡散し真
性層を貫通して、反対の導電型を有するドープされた傾
斜拡散領域を形成する。
【0007】より低いバンドギャップの真性層の頂部に
より広いバンドギャップの上部層を使用することによっ
て、電子及び正孔双方の再結合が低減し、より大きい固
有電圧(built-in voltage)が得られる。これによっ
て、漏れ電流が小さくなる。拡散領域におけるヘテロ界
面の組成混合は、電子及び正孔が効率よく収集されるの
を可能にする。その結果、デバイスの応答が速くなり、
低バイアス条件でのバンド幅が大きくなり、大きいダイ
ナミックレンジで応答性が高くなり、従って、時間的応
答及び低周波数利得における長時定数テールが低減され
る。拡散の使用は、キャリヤ寿命を大きく維持するだけ
でなく、製造プロセスおける簡単化に対応する自己整合
構造をも考慮するものである。
【0008】
【実施例】本発明によると、ラテラルp−i−n光検出
器は、自己整合の傾斜コンタクト拡散プロセスを用いて
形成される。図面を参照すると、図1〜図3は、本発明
のp−i−n光検出器の製造の種々のステップと関連し
て記載されている。本発明の方法はp−i−n光検出器
の形成と関連して説明されるが、本発明の特徴が、階段
ヘテロ界面が維持された領域とヘテロ界面が傾斜された
領域とを有することが所望される他のラテラル注入ヘテ
ロ構造体へも適用できることは理解されるべきである。
このようなラテラル注入ヘテロ構造体の例としては、レ
ーザ等の光学デバイスや、電界効果トランジスタ等の電
子デバイスがある。また、マスキング層に所望のパター
ンを形成するために行われるフォトレジスト材料の塗
布、露光及び現像に関する種々の従来プロセスは、ここ
では特に説明しないが当該技術においては周知のもので
あることも、当業者によって理解されるべきである。ま
た、本発明は、反応性イオンエッチングやプラズマエッ
チング等の公知のエッチング技法の使用も考えている。
更に、分子線エピタキシ(MBE)、金属有機物化学蒸
着(MOCVD)及びプラズマ強化CVD(PECV
D)等の付着技法の使用も考慮している。これらの付着
技法も当該技術においては公知のものであり、ここでは
特に説明しない。
【0009】さて図面に戻ると、図1には、本発明の方
法を適用することのできる第 III−V族ヘテロ構造体1
0の断面図が示されている。第1の第III−V族化合物
半導体である半絶縁基板12が示されている。第2の第
III−V族半導体であるドープされていない真性層14
は、基板12と、第3の第 III−V族半導体化合物であ
るドープされていない上部層との間に挟まれている。層
14及び16は、MBE又はMOCVDの何れか、もし
くは他の公知のエピタキシャル技術によって成長させる
ことができる。真性層14の厚さは1〜3μmの範囲で
あり、上部層16の厚さは200〜500オングストロ
ームの範囲である。本発明の1つの実施例では、基板1
2、真性層14及び上部層16は、それぞれ、GaA
s、GaAs及びGa0.7 Al0.3 Asから成る。本発
明の他の実施例では、基板12、真性層14及び上部層
16は、それぞれ、InP、Ga0.48In0.52As及び
Al 0.53In0.47Asから成る。
【0010】図2に示されるように、次のステップで
は、プラズマ強化化学蒸着法(PECVD)又は他の適
切な技法によって、上部層16の上に窒化物層18を付
着させる。層18は、一般的に、500〜2000オン
グストロームの範囲の厚さを有する。層18として適切
な窒化物は窒化シリコンである。
【0011】次に、従来のフォトリソグラフィによるパ
ターニング及びマスキング技法を使用して、コンタクト
ライン20を画定する。そして、反応性イオンエッチン
グ(RIE)によって窒化物層18をエッチングして、
コンタクトライン20を形成する。次にスパッタリング
又は他の適切な技法によって、コンタクトライン20に
第1のコンタクト材料22を付着させる。その後、ライ
ン20を画定するために使用されたパターン化フォトレ
ジストを取り除く。付着されたコンタクト材料22の厚
さは、500〜2500オングストロームの範囲であ
る。第1のコンタクト材料には、第1の導電型のドーパ
ントとコンタクト金属とが含まれる。
【0012】本発明の方法に従う次のステップでは、従
来のフォトリソグラフィによるパターニング及びマスキ
ング技法を使用して、コンタクトライン26を画定す
る。先ずRIEによって窒化物18をエッチングして、
コンタクトライン26を形成する。次に、スパッタリン
グ又は他の適切な技法によって、コンタクトライン26
に第2のコンタクト材料28を付着させる。そして、ラ
イン26を画定するために使用されたパターン化フォト
レジストを取り除く。付着されたコンタクト材料28の
厚さは、500〜2500オングストロームの範囲であ
る。第2のコンタクト材料には、第2の導電型のドーパ
ントと金属とが含まれる。
【0013】本発明の上記実施例の何れかで使用するの
に適するコンタクト材料には、MoGe2 と、亜鉛濃度
が1%と5%の間であるZnドープされたタングステン
(W(Zn))とが含まれる。W(Zn)はp型コンタ
クト及びp型拡散領域を形成するために使用され、Mo
Ge2 はn型コンタクト及びn型拡散領域を形成するた
めに使用される。タングステン亜鉛シリサイド(WZn
Si2 )もまた、適切なコンタクト材料である。
【0014】次に、構造体を高速で熱アニール処理し
て、第1及び第2のコンタクト薄膜からドーパントの幾
らかをそれぞれ同時に拡散させ、ヘテロ接合32を貫通
させて、それぞれ、拡散領域34及び36を形成する。
拡散領域は、前記ドーパントで高濃度にドープされ、そ
れぞれ反対の導電型を有する。第1及び第2のコンタク
ト材料としてW(Zn)及びMoGe2 を使用すると、
p+拡散領域34及びn+拡散領域36がそれぞれ得ら
れる。窒化物層18は、アニーリングの間、拡散マスク
として使用される。高速の熱アニールは、650℃〜7
50℃の範囲の温度において、1〜300秒の範囲の時
間内で実行されなければならない。アニーリングは、7
00℃で30秒間実行されるのが好ましい。
【0015】Zn及びGeの拡散は第 III族の格子位置
(lattice sites )を必要とするので、拡散領域34及
び36において、上部層16と真性層14との第 III−
V族化合物半導体の組成混合が生じる。この結果、拡散
領域34及び36では階段ヘテロ接合32が取り除かれ
る。それ故、拡散領域34及び36は傾斜される。従っ
て、拡散領域34及び36における層16と層14との
層区別は不適切であり、単に、階段ヘテロ界面があった
ところを示すために、点線を使用している。
【0016】拡散領域34及び36がヘテロ接合32を
貫通することを保証するために、拡散領域34及び36
の厚さは、上部層16の厚さの2倍であるのが好まし
い。層16の厚さは一般的に300〜500オングスト
ロームなので、拡散領域34及び36の厚さは、600
〜1000オングストロームの範囲である。傾斜拡散領
域34と36の間の間隔は、「フィンガー(fingers
)」とも呼ばれ、典型的には0.5〜10μmの範囲
である。拡散領域34及び36のドーピング濃度は、1
18〜1019 cm -3の範囲、又はそれより大きいのが一
般的である。
【0017】図4を参照すると、図3の光検出器の層1
4及び16のエネルギバンド図が、拡散領域34と36
の間の領域において示されている。第2の第 III−V族
化合物半導体のバンド配列は、対応するバンドギャップ
だけ間隔が隔てられた伝導帯エッジ38と価電子帯エッ
ジ40とから成る。第3の第 III−V族化合物半導体の
バンド配列は、対応するバンドギャップだけ間隔が隔て
られた伝導帯エッジ42と価電子帯エッジ44とから成
る。第3の第 III−V族化合物半導体のバンドギャップ
エネルギは、第2の第 III−V化合物半導体のバンドギ
ャップエネルギよりも大きい。更に、これらの2つの層
の間のバンドアライメントは、タイプIのアライメント
である。即ち、図4に示されるように、バンドギャップ
が小さい方の材料のバンドエッジ38及び40は、バン
ドギャップが大きい方の材料のバンドエッジ42及び4
4の中に入っている。
【0018】図5は、p型ドーパントでドープされた傾
斜拡散領域34のエネルギバンド図を示している。領域
34は高濃度にpドープされているので、この層の正孔
の高い伝導性によって、価電子帯46が事実上平坦であ
ることが保証される。拡散領域34での組成の混合のた
め、伝導帯48は傾斜のある変化をしている。傾斜され
た拡散領域34は、p型拡散領域34よって正孔が効率
よく収集されるのを可能にする。
【0019】同様に、図6は、n型ドーパントでドープ
された傾斜拡散領域36のエネルギバンド図を示す。領
域36は高濃度にnドープされているので、この層の高
い電子伝導性によって、伝導帯50が事実上平坦である
ことが保証される。n型拡散領域36は傾斜されている
ので、価電子帯52は傾斜のある変化をする。傾斜され
た拡散領域36は、n型拡散領域36によって電子が効
率よく収集されるのを可能にする。
【0020】図3のラテラルp−i−n光検出器は、図
7〜図10で分析されている。分析した光検出器は、半
絶縁InP基板と、Ga0.48In0.52As真性層と、A
0. 53In0.47As上部層とを含むものである。p型コ
ンタクト及び傾斜拡散領域としてはW(Zn)を使用
し、n型コンタクト及び傾斜拡散領域としてはMoGe
2 を使用した。
【0021】図7は、Ga0.48In0.52As光検出器の
電流対電圧特性を示している。図7からわかるように、
Ga0.48In0.52As光検出器は、逆漏れ電流が低い。
逆漏れ電流が低いのは、バンドギャップが小さい第 III
−V族半導体の上に広いバンドギャップの第 III−V族
半導体を使用して、キャリヤが表面で再結合するのを妨
げているためである。
【0022】図8は、3V〜6Vバイアスに対して31
ps〜35psの間の範囲のFWHMを有する、Ga
0.48In0.52As光検出器の時間的応答を示すグラフで
ある。抽出されたバンド幅(BW)は、18.0GHz
を越えていた。拡散領域における組成混合のために長時
定数テールが短いことは、この図面から容易に理解する
ことができる。
【0023】図9は、Ga0.48In0.52As光検出器の
バイアス依存のグラフである。バイアスの関数としての
直接的なバンド幅測定は、2つの異なるフィンガー間
隔、2μmと4μmについて実行した。電力レベルは1
00μWで一定に保持した。この図面は、低バイアス条
件において、光検出器を広いバンド幅に渡って動作でき
ることを示している。これは、拡散領域における階段ヘ
テロ接合の組成の混合と、p−i−p構造体のより大き
い組み込み電界との結果である。
【0024】図10は、2つの異なるバイアス電圧につ
いて、Ga0.48In0.52As光検出器の応答性を光強度
の関数として、ワット当りのアンペア数(A/W)で示
すグラフである。傾斜された拡散領域は、図10に示さ
れるように、大きいダイナミックレンジの応答性をもた
らす。特に、入力電力が−35dBmW〜0dBmWの
範囲では、応答性は変化しない。
【0025】
【発明の効果】要約すると、本発明の結果、傾斜拡散領
域のために電子及び正孔が効率よく収集されるラテラル
p−i−n光検出器が得られる。これによって、応答が
速くなり、時間的応答における長時定数が低減され、低
バイアス条件でのバンド幅が大きくなり、大きいダイナ
ミックレンジにわたって応答性が高くなる。更に、より
高いバンドギャプの第 III−V族化合物半導体をより低
いバンドギャップの第 III−V族化合物半導体の上に配
置させて使用することによって、キャリヤへの有効な障
壁として働くことによってキャリヤの再結合が妨げら
れ、固有電圧をより大きくする。この結果、漏れ電流が
小さくなる。本発明の光検出器における輸送は、マイク
ロ秒より長い寿命を有するバルク効果によって支配され
る。Ga0.48In0.52As光検出器では、18GHzよ
り大きいバンド幅が得られた。3V〜5Vの範囲のバイ
アス電圧では、バンド幅は5GHzよりも十分大きい。
これらの電圧は、デジタル回路の電源電圧と一致する。
更に、本発明によって形成される光検出器は、ヘテロ構
造ベースのFETテクノロジーと矛盾のない材料構造を
利用するので、成長を余分なものとする。
【図面の簡単な説明】
【図1】本発明の方法に従う、本発明の第 III−V族ラ
テラルp−i−nヘテロ接合構造の製造を開示する断面
図である。
【図2】本発明の方法に従う、本発明の第 III−V族ラ
テラルp−i−nヘテロ接合構造の製造を開示する断面
図であり、図1に連続する段階を示す。
【図3】本発明の方法に従う、本発明の第 III−V族ラ
テラルp−i−nヘテロ接合構造の製造を開示する断面
図であり、図2に連続する段階を示す。
【図4】拡散が生じていない領域における図3の構造の
エネルギバンド図である。
【図5】p型ドーパントでドープされた図3の拡散領域
のエネルギバンド図である。
【図6】n型ドーパントでドープされた図3の拡散領域
のエネルギバンド図である。
【図7】基板、真性層及び上部層が、それぞれ、In
P、Ga0.48In0.52As及びAl0.53In0.47Asか
ら成る図3の光検出器の電流対電圧特性を示すグラフで
ある。
【図8】図7のGa0.48In0.52As光検出器の時間的
応答を示すグラフである。
【図9】図7のGa0.48In0.52As光検出器のバイア
ス依存性を示すグラフである。
【図10】2種の印加電圧において、図7のGa0.48
0.52As光検出器の応答性を示すグラフである。
【符号の説明】
10 第 III−V族のヘテロ構造体 12 基板 14 真性層 16 上部層 18 窒化物層 20、26 コンタクトライン 22、28 コンタクト材料 32 ヘテロ接合 34 p+拡散領域 36 n+拡散領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク サムソン ミルシュテイン アメリカ合衆国10562、ニューヨーク州オ ッシニング、ウォルデン ロード 38アン ドアハーフ、アパートメント シー−1− 3 (72)発明者 マイケル アルバート ティシュラー アメリカ合衆国10520、ニューヨーク州ク ロトン−オン−ハドソン、スィーニック ドライヴ、アンバーランズ、アパートメン ト 22エイチ (72)発明者 サンディップ ティワリ アメリカ合衆国10562、ニューヨーク州オ ッシニング、パインズブリッジ ロード 791 (72)発明者 スティーヴン ロレンツ ライト アメリカ合衆国10566、ニューヨーク州ピ ークスキル、サウス ヒル ロード、ボッ クス 218、アールディー 1

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1の第 III−V族化合物半導体材料の
    基板と、 前記基板上に形成され、第1のバンドギャップエネルギ
    を有する第2の第 III−V族化合物半導体材料のドープ
    されていない真性層と、 前記真性層上に形成され、前記第1のバンドギャップエ
    ネルギよりも大きい第2のバンドギャップエネルギを有
    する第3の第 III−V族化合物半導体材料のドープされ
    ていない上部層であって、前記真性層とヘテロ接合を形
    成する上部層と、 前記上部層の表面に間隔が隔てられた関係で配置された
    第1及び第2のコンタクト材料と、 前記第1のコンタクト材料の下側表面から延出する第1
    の導電型でドープされた第1の傾斜コンタクト拡散領域
    であって、その一部は前記ヘテロ接合を貫通して前記真
    性層内へ延出する第1の傾斜コンタクト拡散領域と、 前記第2のコンタクト材料の下側表面から延出する第2
    の導電型でドープされた第2の傾斜コンタクト拡散領域
    であって、その一部は前記ヘテロ接合を貫通して前記真
    性層内へ延出する第2の傾斜コンタクト拡散領域と、 を含むラテラルp−i−nヘテロ接合デバイス。
  2. 【請求項2】 前記基板は、GaAs及びInPのうち
    の1つである請求項1記載のラテラルp−i−nヘテロ
    接合デバイス。
  3. 【請求項3】 前記第1のコンタクト材料は、W(Z
    n)及びZnWSi2から成るグループから選択され、
    前記第2のコンタクト材料はMoGe2 である請求項1
    記載のラテラルp−i−nヘテロ接合デバイス。
  4. 【請求項4】 自己整合された傾斜コンタクト拡散のラ
    テラルp−i−nヘテロ接合デバイスを形成するための
    方法であって、 第1の第 III−V族化合物半導体材料の基板を提供し、
    前記基板の上に、第1のバンドギャップエネルギを有す
    る第2の第 III−V族化合物半導体材料の真性層を形成
    するステップと、 前記真性層の上に、前記第1のバンドギャップエネルギ
    よりも大きい第2のバンドギャップエネルギを有する第
    3の第 III−V族化合物半導体の上部層を形成するステ
    ップであって、前記上部層は前記真性層とヘテロ接合を
    形成するステップと、 前記上部層の上に、間隔が隔てられた関係で第1及び第
    2のコンタクト材料を付着させるステップであって、前
    記第1のコンタクト材料は第1の導電型のドーパントを
    有し、前記第2のコンタクト材料は第2の導電型のドー
    パントを有するステップと、 前記ドーパントのいくらかを前記真性層内へ同時に拡散
    させ、前記ヘテロ接合を貫通させることによって、第1
    及び第2の傾斜コンタクト拡散領域を形成するステップ
    であって、前記第1及び第2の傾斜コンタクト拡散領域
    は前記第1及び第2の導電型でそれぞれドープされてい
    るステップと、 を含むラテラルp−i−nヘテロ接合デバイスの形成方
    法。
  5. 【請求項5】 第1及び第2のコンタクト材料を付着さ
    せる前記ステップは、前記上部層の上に窒化物層を付着
    させて、前記窒化物層に、前記間隔が隔てられた関係で
    第1及び第2のコンタクト領域を形成することを含む請
    求項4記載のラテラルp−i−nヘテロ接合デバイスの
    形成方法。
  6. 【請求項6】 前記真性層及び前記上部層はMBE又は
    MOCVDによって形成され、前記窒化物層はPECV
    Dによって付着され、前記第1及び第2のコンタクト材
    料はスパッタリングによって付着される請求項4記載の
    ラテラルp−i−nヘテロ接合デバイスの形成方法。
  7. 【請求項7】 前記第1及び第2の傾斜コンタクト拡散
    領域は、650℃乃至750℃の範囲の温度で、1秒乃
    至300秒間、高速で熱アニールを行うことよって形成
    される請求項4記載のラテラルp−i−nヘテロ接合デ
    バイスの形成方法。
  8. 【請求項8】 前記基板はGaAsであり、前記真性層
    はGaAsであり、前記上部層はGa0.7 Al0.3 As
    である請求項4記載のラテラルp−i−nヘテロ接合デ
    バイスの形成方法。
  9. 【請求項9】 前記基板はInPであり、前記真性層は
    Ga0.48In0.52Asであり、前記上部層はAl0.53
    0.47Asである請求項4記載のラテラルp−i−nヘ
    テロ接合デバイスの形成方法。
  10. 【請求項10】 前記第1のコンタクト材料は、W(Z
    n)及びZnWSi 2 から成るグループから選択され、
    前記第2のコンタクト材料はMoGe2 である請求項4
    記載のラテラルp−i−nヘテロ接合デバイスの形成方
    法。
JP4141842A 1991-07-03 1992-06-03 ラテラルp−i−nヘテロ接合デバイス及びその形成方法 Expired - Fee Related JPH0658972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US725589 1991-07-03
US07/725,589 US5162891A (en) 1991-07-03 1991-07-03 Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same

Publications (2)

Publication Number Publication Date
JPH05160427A JPH05160427A (ja) 1993-06-25
JPH0658972B2 true JPH0658972B2 (ja) 1994-08-03

Family

ID=24915168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4141842A Expired - Fee Related JPH0658972B2 (ja) 1991-07-03 1992-06-03 ラテラルp−i−nヘテロ接合デバイス及びその形成方法

Country Status (2)

Country Link
US (1) US5162891A (ja)
JP (1) JPH0658972B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365477A (en) * 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
US5391882A (en) * 1993-06-11 1995-02-21 Santa Barbara Research Center Semiconductor gamma ray detector including compositionally graded, leakage current blocking potential barrier layers and method of fabricating the detector
US5422902A (en) * 1993-07-02 1995-06-06 Philips Electronics North America Corporation BeTe-ZnSe graded band gap ohmic contact to p-type ZnSe semiconductors
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
WO2011040273A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 半導体装置およびその製造方法、ならびに半導体装置を備えた表示装置
US8649811B2 (en) * 2010-07-13 2014-02-11 Shiquan Wu Embryo frequency leakage for personalized wireless communication system
WO2018092025A1 (en) * 2016-11-16 2018-05-24 King Abdullah University Of Science And Technology Lateral heterojunctions between a first layer and a second layer of transition metal dichalcogenide

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593307A (en) * 1983-06-30 1986-06-03 International Business Machines Corporation High temperature stable ohmic contact to gallium arsenide
US4540446A (en) * 1983-09-19 1985-09-10 Oki Electric Industry Co., Ltd. Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough
US4843033A (en) * 1985-09-27 1989-06-27 Texas Instruments Incorporated Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source
CA1321660C (en) * 1985-11-05 1993-08-24 Hideo Yamagishi Amorphous-containing semiconductor device with high resistivity interlayer or with highly doped interlayer
US5027187A (en) * 1990-03-22 1991-06-25 Harris Corporation Polycrystalline silicon ohmic contacts to group III-arsenide compound semiconductors

Also Published As

Publication number Publication date
US5162891A (en) 1992-11-10
JPH05160427A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
US6218677B1 (en) III-V nitride resonant tunneling
US4111725A (en) Selective lift-off technique for fabricating gaas fets
US6229153B1 (en) High peak current density resonant tunneling diode
US5495115A (en) Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same
JP2500063B2 (ja) 電界効果トランジスタ
EP0207968B1 (en) Hot electron unipolar transistor
US4847665A (en) Monolithic integration of optoelectronic and electronic devices
US5942771A (en) Semiconductor photodetector
US5949096A (en) Field effect transistor with stabilized threshold voltage
US4346394A (en) Gallium arsenide burrus FET structure for optical detection
US4745446A (en) Photodetector and amplifier integration
JPH01146390A (ja) 半導体デバイス
US5162891A (en) Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same
US5158896A (en) Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions
US4839714A (en) High-gain photodetectors made from NIPI mesas with selective lateral contacts
US4791072A (en) Method for making a complementary device containing MODFET
US5024967A (en) Doping procedures for semiconductor devices
US5104823A (en) Monolithic integration of optoelectronic and electronic devices
US4416053A (en) Method of fabricating gallium arsenide burris FET structure for optical detection
US7009224B2 (en) Metamorphic long wavelength high-speed photodiode
US6876012B2 (en) Hetero-bipolar transistor
JP3421306B2 (ja) 化合物半導体装置
US4505765A (en) Manufacturing method for a planar photodiode with hetero-structure
US5115294A (en) Optoelectronic integrated circuit
Tiwari et al. Lateral Ga/sub 0.47/In/sub 0.53/As and GaAs pin photodetectors by self-aligned diffusion

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees