JPH07263708A - トンネルトランジスタ - Google Patents
トンネルトランジスタInfo
- Publication number
- JPH07263708A JPH07263708A JP5347094A JP5347094A JPH07263708A JP H07263708 A JPH07263708 A JP H07263708A JP 5347094 A JP5347094 A JP 5347094A JP 5347094 A JP5347094 A JP 5347094A JP H07263708 A JPH07263708 A JP H07263708A
- Authority
- JP
- Japan
- Prior art keywords
- region
- atomic layer
- source region
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 大きな電流密度が得られ、高速動作可能なト
ンネルトランジスタを提供する。 【構成】 低キャリア濃度の基板１上に第１の導電型を
有するソース領域２と、ソース領域とは異なる導電型を
有し縮退した半導体からなるドレイン領域３と、ソース
領域と同一導電型を形成するイオン化不純物を１原子層
程度に含みソース領域およびドレイン領域を接続して設
けられた原子層ドーピング領域４と、原子層ドーピング
領域の上に設けられた絶縁層およびその上のゲート電極
６と、ソース領域およびドレイン領域に設けられたソー
ス電極７およびドレイン電極８からなる。原子層ドーピ
ング領域には高濃度のイオン化不純物が存在するため、
ドレイン領域との間のトンネル接合が非常に狭くなり、
大きなトンネル電流が流れる。
ンネルトランジスタを提供する。 【構成】 低キャリア濃度の基板１上に第１の導電型を
有するソース領域２と、ソース領域とは異なる導電型を
有し縮退した半導体からなるドレイン領域３と、ソース
領域と同一導電型を形成するイオン化不純物を１原子層
程度に含みソース領域およびドレイン領域を接続して設
けられた原子層ドーピング領域４と、原子層ドーピング
領域の上に設けられた絶縁層およびその上のゲート電極
６と、ソース領域およびドレイン領域に設けられたソー
ス電極７およびドレイン電極８からなる。原子層ドーピ
ング領域には高濃度のイオン化不純物が存在するため、
ドレイン領域との間のトンネル接合が非常に狭くなり、
大きなトンネル電流が流れる。
Description
【０００１】
【産業上の利用分野】本発明は、大きな電流密度が得ら
れ、高速動作可能なトンネルトランジスタの構造に関す
るものであり、超高集積回路の基本素子として利用す
る。
れ、高速動作可能なトンネルトランジスタの構造に関す
るものであり、超高集積回路の基本素子として利用す
る。
【０００２】
【従来の技術】高性能な集積回路を実現するためには、
高性能・多機能のトランジスタが必要である。高性能の
電界効果トランジスタを実現する目的では、不純物を１
原子層程度にドープしたチャネルを用いる構造が提案さ
れている。このデバイスについては例えば、特開平２−
２９９２７３号公報「電界効果トランジスタ」に記載さ
れている。これは、原子層ドーピング領域から発生する
キャリアがその周りの不純物のない領域を走行するた
め、移動度が高くなり高性能化が図れるというものであ
る。しかし、原子層ドーピングした領域のキャリア濃度
が非常に高く、そこでの移動度は非常に低いことから、
特性の向上はあまり大きくない。
高性能・多機能のトランジスタが必要である。高性能の
電界効果トランジスタを実現する目的では、不純物を１
原子層程度にドープしたチャネルを用いる構造が提案さ
れている。このデバイスについては例えば、特開平２−
２９９２７３号公報「電界効果トランジスタ」に記載さ
れている。これは、原子層ドーピング領域から発生する
キャリアがその周りの不純物のない領域を走行するた
め、移動度が高くなり高性能化が図れるというものであ
る。しかし、原子層ドーピングした領域のキャリア濃度
が非常に高く、そこでの移動度は非常に低いことから、
特性の向上はあまり大きくない。
【０００３】多機能が実現できるものとしては、半導体
表面におけるｐ+ −ｎ+ 接合でのトンネル現象を利用
し、通常のＳｉ ＭＯＳＦＥＴやＧａＡｓ ＭＥＳＦＥ
Ｔとは動作原理の異なるトンネルトランジスタが提案さ
れている。このデバイスについては例えば、特開昭５８
−９６７６６号公報「半導体装置」や特開平５−４１５
２０号公報「半導体装置」に記載されている。このトラ
ンジスタは、ＭＯＳＦＥＴの微細化の極限で問題となっ
てくるトンネル効果を積極的に利用したものであり、微
細化に適する構造と共に負性抵抗特性の利用により多機
能動作ができ、集積回路の高密度化が可能になる。
表面におけるｐ+ −ｎ+ 接合でのトンネル現象を利用
し、通常のＳｉ ＭＯＳＦＥＴやＧａＡｓ ＭＥＳＦＥ
Ｔとは動作原理の異なるトンネルトランジスタが提案さ
れている。このデバイスについては例えば、特開昭５８
−９６７６６号公報「半導体装置」や特開平５−４１５
２０号公報「半導体装置」に記載されている。このトラ
ンジスタは、ＭＯＳＦＥＴの微細化の極限で問題となっ
てくるトンネル効果を積極的に利用したものであり、微
細化に適する構造と共に負性抵抗特性の利用により多機
能動作ができ、集積回路の高密度化が可能になる。
【０００４】図３は、従来のトンネルトランジスタの模
式断面図である。１は基板、２は一導電型を有する半導
体からなるソース領域、３はソース領域と異なる導電型
を有し縮退した半導体からなるドレイン領域、５は禁止
帯幅が広い材料からなる絶縁層、６は絶縁層上のゲート
電極、７はソース領域２とオーミック接合を形成するソ
ース電極、８はドレイン領域とオーミック接合を形成す
るドレイン電極である。
式断面図である。１は基板、２は一導電型を有する半導
体からなるソース領域、３はソース領域と異なる導電型
を有し縮退した半導体からなるドレイン領域、５は禁止
帯幅が広い材料からなる絶縁層、６は絶縁層上のゲート
電極、７はソース領域２とオーミック接合を形成するソ
ース電極、８はドレイン領域とオーミック接合を形成す
るドレイン電極である。
【０００５】図４は従来のトンネルトランジスタのチャ
ネル層形成時のバンド図であり、９は基板表面に作られ
る伝導帯のポテンシャル、１０はこのポテンシャルによ
り作られる電子の基底準位、１１は電子の濃度分布に対
応する電子の波動関数である。
ネル層形成時のバンド図であり、９は基板表面に作られ
る伝導帯のポテンシャル、１０はこのポテンシャルによ
り作られる電子の基底準位、１１は電子の濃度分布に対
応する電子の波動関数である。
【０００６】この従来のトンネルトランジスタの動作に
ついて、基板１にｉ−ＧａＡｓ、ソース領域２にｎ+ −
ＧａＡｓ、ドレイン領域３にｐ+ −ＧａＡｓ、絶縁層５
にｉ−Ａｌ0.5 Ｇａ0.5 Ａｓ、ゲート電極６にＡｌ、ソ
ース電極７およびドレイン電極８にＡｕを用いた場合を
例に説明する。
ついて、基板１にｉ−ＧａＡｓ、ソース領域２にｎ+ −
ＧａＡｓ、ドレイン領域３にｐ+ −ＧａＡｓ、絶縁層５
にｉ−Ａｌ0.5 Ｇａ0.5 Ａｓ、ゲート電極６にＡｌ、ソ
ース電極７およびドレイン電極８にＡｕを用いた場合を
例に説明する。
【０００７】ソース電極７をアース電位とし、ゲート電
極６には電圧を印加せず、ドレイン電極８に正の電圧を
印加すると、ソース領域（ｎ+ −ＧａＡｓ）２とドレイ
ン領域（ｐ+ −ＧａＡｓ）３との間は基板１を介して順
方向バイアスになる。このバイアス方向は逆方向バイア
スに比べドレイン電流が流れ易いが、キャリアの拡散電
流が顕著とならない電圧以下（ＧａＡｓで０．７Ｖ以
下）にしておけば、ほとんど電流は流れない。さて、ゲ
ート電極６に大きな正の電圧を印加すると、ソース・ド
レイン間の基板表面のポテンシャルが下げられて図４に
示すような三角形状のポテンシャル井戸が形成され、１
０12ｃｍ-2程度の電子が蓄積したチャネル層が形成され
る。その結果、このチャネル層は電子濃度が大きいため
縮退した半導体となり、等価的なｎ+ −ＧａＡｓとな
る。このため、ソース領域（ｎ+ −ＧａＡｓ）２とチャ
ネル層は完全な導通状態となる。一方、チャネル層とド
レイン領域（ｐ+ −ＧａＡｓ）３との間は、江崎ダイオ
ード（トンネルダイオード）と同様の接合（トンネル接
合）が形成される。したがって、順方向バイアスが印加
されたドレイン・ソース間にはトンネル効果によるトン
ネル電流が流れるようになり、電流−電圧特性には微分
負性抵抗が現れる。トンネル電流の大きさは半導体チャ
ネル層に誘起される電子の濃度に依存するため、この微
分負性抵抗特性はゲート電極に印加する電圧により制御
されることになり、機能を有するトランジスタの動作が
得られる。
極６には電圧を印加せず、ドレイン電極８に正の電圧を
印加すると、ソース領域（ｎ+ −ＧａＡｓ）２とドレイ
ン領域（ｐ+ −ＧａＡｓ）３との間は基板１を介して順
方向バイアスになる。このバイアス方向は逆方向バイア
スに比べドレイン電流が流れ易いが、キャリアの拡散電
流が顕著とならない電圧以下（ＧａＡｓで０．７Ｖ以
下）にしておけば、ほとんど電流は流れない。さて、ゲ
ート電極６に大きな正の電圧を印加すると、ソース・ド
レイン間の基板表面のポテンシャルが下げられて図４に
示すような三角形状のポテンシャル井戸が形成され、１
０12ｃｍ-2程度の電子が蓄積したチャネル層が形成され
る。その結果、このチャネル層は電子濃度が大きいため
縮退した半導体となり、等価的なｎ+ −ＧａＡｓとな
る。このため、ソース領域（ｎ+ −ＧａＡｓ）２とチャ
ネル層は完全な導通状態となる。一方、チャネル層とド
レイン領域（ｐ+ −ＧａＡｓ）３との間は、江崎ダイオ
ード（トンネルダイオード）と同様の接合（トンネル接
合）が形成される。したがって、順方向バイアスが印加
されたドレイン・ソース間にはトンネル効果によるトン
ネル電流が流れるようになり、電流−電圧特性には微分
負性抵抗が現れる。トンネル電流の大きさは半導体チャ
ネル層に誘起される電子の濃度に依存するため、この微
分負性抵抗特性はゲート電極に印加する電圧により制御
されることになり、機能を有するトランジスタの動作が
得られる。
【０００８】
【発明が解決しようとする課題】従来のトンネルトラン
ジスタは多機能動作により高集積化を可能にするが、ト
ンネル接合の厚さがまだ厚くトンネル電流密度が小さい
ために、従来の電界効果トランジスタやバイポーラトラ
ンジスタよりも負荷の駆動能力が低く、高速動作が困難
である。したがって、多機能動作をすると共に従来デバ
イスと同じかそれ以上の電流駆動能力を持つことが望ま
れる。
ジスタは多機能動作により高集積化を可能にするが、ト
ンネル接合の厚さがまだ厚くトンネル電流密度が小さい
ために、従来の電界効果トランジスタやバイポーラトラ
ンジスタよりも負荷の駆動能力が低く、高速動作が困難
である。したがって、多機能動作をすると共に従来デバ
イスと同じかそれ以上の電流駆動能力を持つことが望ま
れる。
【０００９】本発明の目的は、従来のトランジスタと同
じ程度かそれ以上の電流駆動能力を有するトンネルトラ
ンジスタを提供することにある。
じ程度かそれ以上の電流駆動能力を有するトンネルトラ
ンジスタを提供することにある。
【００１０】
【課題を解決するための手段】本発明のトンネルトラン
ジスタは、低キャリア濃度の基板上に第１の導電型を有
するソース領域と、ソース領域とは異なる導電型を有し
縮退した半導体からなるドレイン領域と、ソース領域と
同一導電型を形成するイオン化不純物を１原子層程度に
含みソース領域およびドレイン領域を接続して設けられ
た原子層ドーピング領域と、原子層ドーピング領域の上
に設けられた絶縁層およびその上のゲート電極と、ソー
ス領域およびドレイン領域に設けられたソース電極およ
びドレイン電極とからなることを特徴としている。
ジスタは、低キャリア濃度の基板上に第１の導電型を有
するソース領域と、ソース領域とは異なる導電型を有し
縮退した半導体からなるドレイン領域と、ソース領域と
同一導電型を形成するイオン化不純物を１原子層程度に
含みソース領域およびドレイン領域を接続して設けられ
た原子層ドーピング領域と、原子層ドーピング領域の上
に設けられた絶縁層およびその上のゲート電極と、ソー
ス領域およびドレイン領域に設けられたソース電極およ
びドレイン電極とからなることを特徴としている。
【００１１】
【作用】本発明のトンネルトランジスタにおいては、原
子層ドーピング領域の電子濃度が従来のトンネルトラン
ジスタのチャネル濃度よりも高くでき、さらに原子層ド
ーピング領域のイオン化不純物濃度が非常に高いために
ドレイン領域との間に非常に狭いトンネル接合が形成さ
れ、大きなトンネル電流を流すことが可能となる。
子層ドーピング領域の電子濃度が従来のトンネルトラン
ジスタのチャネル濃度よりも高くでき、さらに原子層ド
ーピング領域のイオン化不純物濃度が非常に高いために
ドレイン領域との間に非常に狭いトンネル接合が形成さ
れ、大きなトンネル電流を流すことが可能となる。
【００１２】
【実施例】以下、本発明について実施例を示す図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１３】図１は本発明の実施例の層構造を示す模式
図である。図１において、図３と同一の参照番号を付さ
れた要素は図３の要素と同等物で同一機能を果たすもの
であり、４はソース領域２と同一導電型を形成するイオ
ン化不純物を１原子層程度に含み、ソース領域２および
ドレイン領域３を接続して設けられた原子層ドーピング
領域である。図２は原子層ドーピング領域近傍のバンド
図であり、図４と同じ参照番号を用いて示している。
図である。図１において、図３と同一の参照番号を付さ
れた要素は図３の要素と同等物で同一機能を果たすもの
であり、４はソース領域２と同一導電型を形成するイオ
ン化不純物を１原子層程度に含み、ソース領域２および
ドレイン領域３を接続して設けられた原子層ドーピング
領域である。図２は原子層ドーピング領域近傍のバンド
図であり、図４と同じ参照番号を用いて示している。
【００１４】［第１の実施例］本発明の第１の実施例の
トンネルトランジスタは、基板１にｉ−ＧａＡｓ、ソー
ス領域２にはｎ+ −ＧａＡｓ、ドレイン領域３にｐ+ −
ＧａＡｓ、原子層ドーピング領域４にＳｉを１原子層に
ド−プしたδ−ＧａＡｓ、絶縁層５にｉ−Ａｌ0.5 Ｇａ
0.5 Ａｓ、ゲート電極６にＡｌ、ソース電極７およびド
レイン電極８にＡｕを用いて構成した。
トンネルトランジスタは、基板１にｉ−ＧａＡｓ、ソー
ス領域２にはｎ+ −ＧａＡｓ、ドレイン領域３にｐ+ −
ＧａＡｓ、原子層ドーピング領域４にＳｉを１原子層に
ド−プしたδ−ＧａＡｓ、絶縁層５にｉ−Ａｌ0.5 Ｇａ
0.5 Ａｓ、ゲート電極６にＡｌ、ソース電極７およびド
レイン電極８にＡｕを用いて構成した。
【００１５】このトンネルトランジスタによれば、原子
層ドーピング領域４では高濃度のイオン化不純物が非常
に狭い領域に存在するため、図２に示すように急峻で深
いポテンシャル井戸が形成される。このポテンシャル井
戸は図４に示した従来デバイスの三角ポテンシャル井戸
と同様に、電子を狭い領域に閉じ込めチャネル層として
働く。
層ドーピング領域４では高濃度のイオン化不純物が非常
に狭い領域に存在するため、図２に示すように急峻で深
いポテンシャル井戸が形成される。このポテンシャル井
戸は図４に示した従来デバイスの三角ポテンシャル井戸
と同様に、電子を狭い領域に閉じ込めチャネル層として
働く。
【００１６】さらに、原子層ドーピング領域４を挿入す
ることにより重要な効果が２つある。
ることにより重要な効果が２つある。
【００１７】１つは、原子層ドーピング領域４の電子濃
度が従来のトンネルトランジスタのチャネル濃度よりも
高くできることである。５×１０12ｃｍ-2程度の面濃度
も容易に得られる。
度が従来のトンネルトランジスタのチャネル濃度よりも
高くできることである。５×１０12ｃｍ-2程度の面濃度
も容易に得られる。
【００１８】もう一つは、原子層ドーピング領域４の単
位体積当たりのイオン化不純物濃度が非常に高く（１０
20ｃｍ-3以上にもなる）、原子層ドーピング領域とドレ
イン領域との間のトンネル接合が非常に狭くなる。この
効果は、従来の原子層ドーピングを用いた電界効果トラ
ンジスタでは現れず、本発明の構造によって初めて現れ
る効果である。
位体積当たりのイオン化不純物濃度が非常に高く（１０
20ｃｍ-3以上にもなる）、原子層ドーピング領域とドレ
イン領域との間のトンネル接合が非常に狭くなる。この
効果は、従来の原子層ドーピングを用いた電界効果トラ
ンジスタでは現れず、本発明の構造によって初めて現れ
る効果である。
【００１９】以上の２つの効果により、本発明のトンネ
ルトランジスタでは大きなトンネル電流が流れることに
ある。
ルトランジスタでは大きなトンネル電流が流れることに
ある。
【００２０】なお、原子層ドーピング領域の代わりに、
厚さの薄い通常の均一ドーピング層を用いることも考え
られるが、厚みがあるために相互コンダクタンスが低下
することや、単位体積当たりのイオン化不純物濃度が低
くなってトンネル接合が広くなりトンネル電流は小さく
なるため、望ましくない。
厚さの薄い通常の均一ドーピング層を用いることも考え
られるが、厚みがあるために相互コンダクタンスが低下
することや、単位体積当たりのイオン化不純物濃度が低
くなってトンネル接合が広くなりトンネル電流は小さく
なるため、望ましくない。
【００２１】次に、第１の実施例のトンネルトランジス
タの製造方法を説明する。
タの製造方法を説明する。
【００２２】まず、半絶縁性ＧａＡｓ基板１上に、厚さ
５００ｎｍのｉ−ＧａＡｓ、Ｓｉドナー濃度５×１０12
ｃｍ-2のδ−ＧａＡｓ、５ｎｍのｉ−ＧａＡｓを、ＭＢ
Ｅ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）
法により連続成長した。δ−ＧａＡｓは、Ｇａの照射を
止め、表面保護のＡｓを照射しながらＳｉを照射して形
成した。ソース領域２をエッチングで堀り、そこにＳｅ
ドープのｎ+ −ＧａＡｓを気相成長法により埋め込ん
だ。次に、ドレイン領域３をエッチングしてそこにＣド
ープのｐ+ −ＧａＡｓをＭＯＭＢＥ（Ｍｅｔａｌ Ｏｒ
ｇａｎｉｃ ＭＢＥ）法により埋め込んだ。さらに、こ
の構造の上に３０ｎｍのｉ−Ａｌ0.5 Ｇａ0.5 ＡｓをＭ
ＢＥ法により形成した。Ａｌゲートを蒸着してＡｌおよ
びｉ−Ａｌ0.5 Ｇａ0.5 Ａｓをゲート形状に加工した
後、Ａｕ電極をｎ+ −ＧａＡｓソース領域２およびｐ+
−ＧａＡｓドレイン領域３上に形成して本実施例の構造
を完成させた。
５００ｎｍのｉ−ＧａＡｓ、Ｓｉドナー濃度５×１０12
ｃｍ-2のδ−ＧａＡｓ、５ｎｍのｉ−ＧａＡｓを、ＭＢ
Ｅ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）
法により連続成長した。δ−ＧａＡｓは、Ｇａの照射を
止め、表面保護のＡｓを照射しながらＳｉを照射して形
成した。ソース領域２をエッチングで堀り、そこにＳｅ
ドープのｎ+ −ＧａＡｓを気相成長法により埋め込ん
だ。次に、ドレイン領域３をエッチングしてそこにＣド
ープのｐ+ −ＧａＡｓをＭＯＭＢＥ（Ｍｅｔａｌ Ｏｒ
ｇａｎｉｃ ＭＢＥ）法により埋め込んだ。さらに、こ
の構造の上に３０ｎｍのｉ−Ａｌ0.5 Ｇａ0.5 ＡｓをＭ
ＢＥ法により形成した。Ａｌゲートを蒸着してＡｌおよ
びｉ−Ａｌ0.5 Ｇａ0.5 Ａｓをゲート形状に加工した
後、Ａｕ電極をｎ+ −ＧａＡｓソース領域２およびｐ+
−ＧａＡｓドレイン領域３上に形成して本実施例の構造
を完成させた。
【００２３】ゲート幅１０μｍの素子において、負性抵
抗特性のピーク電流として０．１ｍＡが得られ、従来デ
バイスより１桁以上高い１０5 Ａ／ｃｍ2 以上の高電流
密度が達成できた。
抗特性のピーク電流として０．１ｍＡが得られ、従来デ
バイスより１桁以上高い１０5 Ａ／ｃｍ2 以上の高電流
密度が達成できた。
【００２４】［実施例２］本発明の第２の実施例のトン
ネルトランジスタは、基板１にｉ−ＧａＡｓ、ソース領
域２にｎ+ −ＧａＡｓ、ドレイン領域３にｐ+ −ＧａＡ
ｓ、原子層ドーピング領域４にＳｉを１原子層にドープ
したδ−ＩｎＡｓ、絶縁層５にｉ−Ａｌ0.5 Ｇａ0.5 Ａ
ｓ、ゲート電極６にＡｌ、ソース電極７およびドレイン
電極８にＡｕを用いて構成した。
ネルトランジスタは、基板１にｉ−ＧａＡｓ、ソース領
域２にｎ+ −ＧａＡｓ、ドレイン領域３にｐ+ −ＧａＡ
ｓ、原子層ドーピング領域４にＳｉを１原子層にドープ
したδ−ＩｎＡｓ、絶縁層５にｉ−Ａｌ0.5 Ｇａ0.5 Ａ
ｓ、ゲート電極６にＡｌ、ソース電極７およびドレイン
電極８にＡｕを用いて構成した。
【００２５】このトンネルトランジスタでは、原子層ド
ーピング領域４は禁止帯幅の狭いＩｎＡｓで形成されて
いるため、第１の実施例よりも電子の閉じ込めが強くな
ると共に、さらにトンネル接合が狭くなり、第１の実施
例よりもトンネル電流密度が高くなる。
ーピング領域４は禁止帯幅の狭いＩｎＡｓで形成されて
いるため、第１の実施例よりも電子の閉じ込めが強くな
ると共に、さらにトンネル接合が狭くなり、第１の実施
例よりもトンネル電流密度が高くなる。
【００２６】第２の実施例のトンネルトランジスタの製
造方法は、第１の実施例とほとんど同じである。原子層
ドーピング領域であるδ−ＩｎＡｓは、Ｇａの照射を止
めたあとＩｎＡｓを１原子層形成し、そのあと表面保護
のＡｓを照射しながらＳｉを５×１０12ｃｍ-2照射して
形成した。
造方法は、第１の実施例とほとんど同じである。原子層
ドーピング領域であるδ−ＩｎＡｓは、Ｇａの照射を止
めたあとＩｎＡｓを１原子層形成し、そのあと表面保護
のＡｓを照射しながらＳｉを５×１０12ｃｍ-2照射して
形成した。
【００２７】ゲート幅１０μｍの素子において１ｍＡの
ピーク電流が得られ、従来デバイスより２桁以上高い１
０6 Ａ／ｃｍ2 以上の高電流密度が達成できた。
ピーク電流が得られ、従来デバイスより２桁以上高い１
０6 Ａ／ｃｍ2 以上の高電流密度が達成できた。
【００２８】以上の第１および第２の実施例では、基板
や原子層ドーピング領域などの半導体材料としてＧａＡ
ｓやＩｎＡｓしか示さなかったが、Ｓｉ，Ｇｅ，ＳｉＧ
ｅ，ＩｎＰ，ＩｎＧａＡｓ，ＧａＳｂなど他の半導体で
も本発明が適用できることは明らかである。また、基
板，ソース領域，ドレイン領域，原子層ドーピング領域
の半導体は同種の半導体からなるホモ接合だけではな
く、異種の半導体からなるヘテロ接合でもよい。
や原子層ドーピング領域などの半導体材料としてＧａＡ
ｓやＩｎＡｓしか示さなかったが、Ｓｉ，Ｇｅ，ＳｉＧ
ｅ，ＩｎＰ，ＩｎＧａＡｓ，ＧａＳｂなど他の半導体で
も本発明が適用できることは明らかである。また、基
板，ソース領域，ドレイン領域，原子層ドーピング領域
の半導体は同種の半導体からなるホモ接合だけではな
く、異種の半導体からなるヘテロ接合でもよい。
【００２９】さらに、実施例では原子層ドーピング領域
は絶縁層から少し離して形成しているが、絶縁層に接触
していてもよい。絶縁層としてＡｌ0.5 Ｇａ0.5 Ａｓを
用いたが、ＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＰなどの絶縁
性を示すその他の半導体や、ＳｉＯ2 ，Ｓｉ3 Ｎ4 ，Ａ
ｌＮなどの絶縁体であってもよい。ゲート電極材料とし
てはＡｌしか示さなかったが、ショットキー接合を形成
する他の金属材料や低抵抗の半導体材料でもよい。ま
た、ソースおよびドレイン電極はＡｕしか示さなかった
が、ソースおよびドレイン領域とオーミック接合を形成
する他の金属材料や低抵抗半導体材料でもよい。
は絶縁層から少し離して形成しているが、絶縁層に接触
していてもよい。絶縁層としてＡｌ0.5 Ｇａ0.5 Ａｓを
用いたが、ＧａＡｓ，ＩｎＡｌＡｓ，ＩｎＰなどの絶縁
性を示すその他の半導体や、ＳｉＯ2 ，Ｓｉ3 Ｎ4 ，Ａ
ｌＮなどの絶縁体であってもよい。ゲート電極材料とし
てはＡｌしか示さなかったが、ショットキー接合を形成
する他の金属材料や低抵抗の半導体材料でもよい。ま
た、ソースおよびドレイン電極はＡｕしか示さなかった
が、ソースおよびドレイン領域とオーミック接合を形成
する他の金属材料や低抵抗半導体材料でもよい。
【００３０】ここでは原子層ドーピング領域の伝導型が
ｎ型のものしか示さなかったが、ここがｐ型となるよう
に全ての領域の伝導型を反対にした構造でも本発明が適
用できることは明らかである。
ｎ型のものしか示さなかったが、ここがｐ型となるよう
に全ての領域の伝導型を反対にした構造でも本発明が適
用できることは明らかである。
【００３１】
【発明の効果】本発明のトンネルトランジスタにより、
大きな電流駆動能力が得られ、高速動作の機能回路を持
つ超高集積回路が可能となる。
大きな電流駆動能力が得られ、高速動作の機能回路を持
つ超高集積回路が可能となる。
【図１】本発明の実施例を示す構造図である。
【図２】本発明の実施例の原子層ドーピング領域近傍の
バンド図である。
バンド図である。
【図３】従来例を示す構造図である。
【図４】従来例のチャネル層のバンド図である。
１ 基板 ２ ソース領域 ３ ドレイン領域 ４ 原子層ドーピング領域 ５ 絶縁層 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 ９ 伝導帯のポテンシャル １０ 基底準位 １１ 電子の波動関数
Claims (6)
- 【請求項１】低キャリア濃度の基板上に第１の導電型を
有するソース領域と、ソース領域とは異なる導電型を有
し縮退した半導体からなるドレイン領域と、ソース領域
と同一導電型を形成するイオン化不純物を１原子層程度
に含みソース領域およびドレイン領域を接続して設けら
れた原子層ドーピング領域と、原子層ドーピング領域の
上に設けられた絶縁層およびその上のゲート電極と、ソ
ース領域およびドレイン領域に設けられたソース電極お
よびドレイン電極とからなることを特徴とするトンネル
トランジスタ。 - 【請求項２】前記原子層ドーピング領域は、ＧａＡｓ，
ＩｎＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ，ＩｎＰ，ＩｎＧａＡ
ｓ，ＧａＳｂよりなるグループから選択された半導体で
あることを特徴とする請求項１記載のトンネルトランジ
スタ。 - 【請求項３】前記基板，前記ソース領域，前記ドレイン
領域，前記原子層ドーピング領域の半導体は、同種の半
導体からなることを特徴とする請求項１または２記載の
トンネルトランジスタ。 - 【請求項４】前記基板，前記ソース領域，前記ドレイン
領域，前記原子層ドーピング領域の半導体は、異種の半
導体からなることを特徴とする請求項１または２記載の
トンネルトランジスタ。 - 【請求項５】前記原子層ドーピング領域と前記絶縁層と
は、離れて形成されていることを特徴とする請求項１記
載のトンネルトランジスタ。 - 【請求項６】前記原子層ドーピング領域と前記絶縁層と
は、接触して形成されていることを特徴とする請求項１
記載のトンネルトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5347094A JP2800675B2 (ja) | 1994-03-24 | 1994-03-24 | トンネルトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5347094A JP2800675B2 (ja) | 1994-03-24 | 1994-03-24 | トンネルトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263708A true JPH07263708A (ja) | 1995-10-13 |
| JP2800675B2 JP2800675B2 (ja) | 1998-09-21 |
Family
ID=12943748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5347094A Expired - Lifetime JP2800675B2 (ja) | 1994-03-24 | 1994-03-24 | トンネルトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800675B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093339A1 (fr) * | 2000-05-31 | 2001-12-06 | Matsushita Electric Industrial Co. Ltd. | Transistor misfet |
| JP2004282091A (ja) * | 2000-06-27 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体デバイス |
| JP2009054856A (ja) * | 2007-08-28 | 2009-03-12 | Asahi Kasei Electronics Co Ltd | 半導体装置 |
| JP2013008795A (ja) * | 2011-06-23 | 2013-01-10 | Toshiba Corp | Ｓｒａｍ装置 |
-
1994
- 1994-03-24 JP JP5347094A patent/JP2800675B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093339A1 (fr) * | 2000-05-31 | 2001-12-06 | Matsushita Electric Industrial Co. Ltd. | Transistor misfet |
| US6617653B1 (en) | 2000-05-31 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Misfet |
| US6864507B2 (en) | 2000-05-31 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Misfet |
| KR100708028B1 (ko) * | 2000-05-31 | 2007-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 엠아이에스에프이티 |
| CN100345306C (zh) * | 2000-05-31 | 2007-10-24 | 松下电器产业株式会社 | 金属－绝缘体－半导体场效应晶体管 |
| JP2004282091A (ja) * | 2000-06-27 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体デバイス |
| JP2009054856A (ja) * | 2007-08-28 | 2009-03-12 | Asahi Kasei Electronics Co Ltd | 半導体装置 |
| JP2013008795A (ja) * | 2011-06-23 | 2013-01-10 | Toshiba Corp | Ｓｒａｍ装置 |
| US8872275B2 (en) | 2011-06-23 | 2014-10-28 | Kabushiki Kaisha Toshiba | SRAM device having four tunneling transistors connected to a flip-flop |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2800675B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
| JPH0541520A (ja) | 半導体装置 | |
| JP2604349B2 (ja) | 半導体装置 | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH084138B2 (ja) | 半導体装置 | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| EP0322773B1 (en) | Semiconductor device with semimetal | |
| JPH05283673A (ja) | 共振トンネル半導体装置 | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| JP2768097B2 (ja) | トンネルトランジスタ | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2630252B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JPH09162394A (ja) | トンネルトランジスタ及び記憶回路 | |
| JP2861590B2 (ja) | トンネルトランジスタ | |
| JP2757758B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2513118B2 (ja) | トンネルトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110710 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110710 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120710 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |