JP2914049B2 - ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ - Google Patents
ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタInfo
- Publication number
- JP2914049B2 JP2914049B2 JP4288765A JP28876592A JP2914049B2 JP 2914049 B2 JP2914049 B2 JP 2914049B2 JP 4288765 A JP4288765 A JP 4288765A JP 28876592 A JP28876592 A JP 28876592A JP 2914049 B2 JP2914049 B2 JP 2914049B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- semiconductor
- semiconductor region
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 title claims description 25
- 150000001875 compounds Chemical class 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 title claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 77
- 239000000203 mixture Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 10
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 8
- 238000005381 potential energy Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 46
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 125000005842 heteroatom Chemical group 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 241001538234 Nala Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はヘテロ接合を有する化合
物半導体基板に係り、特に２次元に量子化された電子を
用いる高電子移動度電界効果トランジスタ（ＨＥＭＴ）
に用いて最適なものである。
物半導体基板に係り、特に２次元に量子化された電子を
用いる高電子移動度電界効果トランジスタ（ＨＥＭＴ）
に用いて最適なものである。
【０００２】
【従来の技術】トランジスタの性能向上のためには、よ
り多くの電子をより早くスイッチングする工夫が必要で
ある。一般に、電子の濃度を高めるために多くのドナー
不純物を半導体層に添加すると、不純物の散乱が大きく
なって半導体内部の電子の動きやすさ（移動度）が低下
する。この問題を解決するために、ＧａＡｓ等の移動度
の高い材料を用い、２次元電子ガス（２ＤＥＧ）を能動
層として用いる高電子移動度電界効果トランジスタ（Ｈ
ＥＭＴ）が知られている。
り多くの電子をより早くスイッチングする工夫が必要で
ある。一般に、電子の濃度を高めるために多くのドナー
不純物を半導体層に添加すると、不純物の散乱が大きく
なって半導体内部の電子の動きやすさ（移動度）が低下
する。この問題を解決するために、ＧａＡｓ等の移動度
の高い材料を用い、２次元電子ガス（２ＤＥＧ）を能動
層として用いる高電子移動度電界効果トランジスタ（Ｈ
ＥＭＴ）が知られている。
【０００３】ＨＥＭＴは電子の走行する層（チャネル
層）と電子を供給する層（ドープ層）とを異なる材質で
構成している点が特徴であり、電子はチャネル層内に量
子効果によって２次元電子ガスとして閉じ込められるた
め、ドープ層内のドナー不純物と分離することができ、
電子の散乱を小さくすることができる。また、散乱をさ
らに小さくするために、ドープ層とチャネル層との間に
ドープ層と同じ材質，同じ組成で不純物を添加しないス
ペーサ層を挿入する場合もある。
層）と電子を供給する層（ドープ層）とを異なる材質で
構成している点が特徴であり、電子はチャネル層内に量
子効果によって２次元電子ガスとして閉じ込められるた
め、ドープ層内のドナー不純物と分離することができ、
電子の散乱を小さくすることができる。また、散乱をさ
らに小さくするために、ドープ層とチャネル層との間に
ドープ層と同じ材質，同じ組成で不純物を添加しないス
ペーサ層を挿入する場合もある。
【０００４】このＨＥＭＴの高性能化のためにはチャネ
ル層の移動度を高めることが効果的である。最近では、
チャネル層の材料として、ＧａＡｓよりも更に移動度の
高いＩｎＧａＡｓを用いることが検討されている。また
ＩｎＧａＡｓチャネル層に組み合わせるドープ層の材料
としては、ＡｌＧａＡｓあるいはＩｎＡｌＡｓが知られ
ている。
ル層の移動度を高めることが効果的である。最近では、
チャネル層の材料として、ＧａＡｓよりも更に移動度の
高いＩｎＧａＡｓを用いることが検討されている。また
ＩｎＧａＡｓチャネル層に組み合わせるドープ層の材料
としては、ＡｌＧａＡｓあるいはＩｎＡｌＡｓが知られ
ている。
【０００５】ここで、ＩｎＧａＡｓはＩｎの含有量（Ｉ
ｎ組成）を増大させると、それにつれて移動度が高くな
る性質がある。そのためＩｎ組成を高くすればトランジ
スタの高性能化が得られることとなるが、Ｉｎ組成を高
くすると格子定数も大きくなり、ドープ層や基板材料と
格子不整合を生ずるという性質がある。そこで、準安定
な（Pseudomorphic ）状態で結晶成長を行ったPseudomo
rphic ＨＥＭＴが注目されている。これは、格子定数の
異なる材料で格子不整合を伴う成長であっても臨界膜厚
と呼ばれるある一定膜厚以下であれば、結晶格子は歪ん
で変形するものの転位などの格子の乱れの無い良質の結
晶成長が可能であるという性質を利用したものである。
このものは、チャネル層のＩｎ組成を大きくし、ドープ
層のＩｎ組成をそれより小さいものとすることにより、
ＩｎＧａＡｓチャネル層とドープ層とのバンドギャップ
の差を大きくとることができ、それにより量子効果が効
果的に作用して多くの電子を閉じこめることができ、電
子濃度の向上と高移動度とを両立できるという長所もあ
る。
ｎ組成）を増大させると、それにつれて移動度が高くな
る性質がある。そのためＩｎ組成を高くすればトランジ
スタの高性能化が得られることとなるが、Ｉｎ組成を高
くすると格子定数も大きくなり、ドープ層や基板材料と
格子不整合を生ずるという性質がある。そこで、準安定
な（Pseudomorphic ）状態で結晶成長を行ったPseudomo
rphic ＨＥＭＴが注目されている。これは、格子定数の
異なる材料で格子不整合を伴う成長であっても臨界膜厚
と呼ばれるある一定膜厚以下であれば、結晶格子は歪ん
で変形するものの転位などの格子の乱れの無い良質の結
晶成長が可能であるという性質を利用したものである。
このものは、チャネル層のＩｎ組成を大きくし、ドープ
層のＩｎ組成をそれより小さいものとすることにより、
ＩｎＧａＡｓチャネル層とドープ層とのバンドギャップ
の差を大きくとることができ、それにより量子効果が効
果的に作用して多くの電子を閉じこめることができ、電
子濃度の向上と高移動度とを両立できるという長所もあ
る。
【０００６】
【発明が解決しようとする課題】ところで、量子効果に
よる電子の閉じ込めは、伝導帯のポテンシャルで形成さ
れる量子井戸の形状によって決まる。量子効果を理論的
に解析するために、チャネル層に蓄積される２次元電子
ガス（２ＤＥＧ）の分布をシュレディンガー波動方程式
とポアソンの式を自己無撞着に解く数値計算手法によっ
て計算した。この計算手法はＨＥＭＴの電子分布を求め
るときに用いられている手法である。
よる電子の閉じ込めは、伝導帯のポテンシャルで形成さ
れる量子井戸の形状によって決まる。量子効果を理論的
に解析するために、チャネル層に蓄積される２次元電子
ガス（２ＤＥＧ）の分布をシュレディンガー波動方程式
とポアソンの式を自己無撞着に解く数値計算手法によっ
て計算した。この計算手法はＨＥＭＴの電子分布を求め
るときに用いられている手法である。
【０００７】図６は従来の構造のPseudomorphic ＨＥＭ
Ｔのポテンシャル形状と２ＤＥＧの分布の計算結果であ
る。なお、従来構造としては、半絶縁性ＩｎＰ基板１上
に、順に、基板１と格子整合するＩｎ組成比５２％でＩ
ｎＡｌＡｓバッファ層２を、バッファ層２に対して準安
定な状態でＩｎ組成比８０％のＩｎＧａＡｓチャネル層
３を、さらにキャリア供給側として、Ｉｎ組成比５２％
のＩｎＡｌＡｓスペーサ層５、ドナー不純物がドープさ
れたＩｎ組成比５２％のｎ型ＩｎＡｌＡｓドープ層６、
ドープ層の酸化防止のためのＩｎ組成比５３％のｎ型Ｉ
ｎＧａＡｓキャップ層７が結晶成長された構造のPseudo
morphic ＨＥＭＴを用いている。
Ｔのポテンシャル形状と２ＤＥＧの分布の計算結果であ
る。なお、従来構造としては、半絶縁性ＩｎＰ基板１上
に、順に、基板１と格子整合するＩｎ組成比５２％でＩ
ｎＡｌＡｓバッファ層２を、バッファ層２に対して準安
定な状態でＩｎ組成比８０％のＩｎＧａＡｓチャネル層
３を、さらにキャリア供給側として、Ｉｎ組成比５２％
のＩｎＡｌＡｓスペーサ層５、ドナー不純物がドープさ
れたＩｎ組成比５２％のｎ型ＩｎＡｌＡｓドープ層６、
ドープ層の酸化防止のためのＩｎ組成比５３％のｎ型Ｉ
ｎＧａＡｓキャップ層７が結晶成長された構造のPseudo
morphic ＨＥＭＴを用いている。
【０００８】図６からわかるように、Pseudomorphic Ｈ
ＥＭＴのように多くの電子を閉じこめることができる構
造では、チャネル層（ＩｎＧａＡｓ）３のポテンシャル
の曲がりは急峻になり、ヘテロ界面近傍で大きく窪む形
状となる。そのため、電子密度分布はヘテロ界面近傍で
鋭いピークを有することとなり、ヘテロ界面近傍に存在
する電子の割合が多くなる。
ＥＭＴのように多くの電子を閉じこめることができる構
造では、チャネル層（ＩｎＧａＡｓ）３のポテンシャル
の曲がりは急峻になり、ヘテロ界面近傍で大きく窪む形
状となる。そのため、電子密度分布はヘテロ界面近傍で
鋭いピークを有することとなり、ヘテロ界面近傍に存在
する電子の割合が多くなる。
【０００９】一方、ドープ層（ＩｎＡｌＡｓ）６内には
ドナー不純物があり、電子を放出した後には正の電荷を
帯びて層内に残留し、チャネル層３内の電子にクーロン
力による影響を及ぼすことになる。したがって、上述の
ように電子がヘテロ界面寄りに偏ったピークを持つと、
ドナー不純物に近づくにつれてより大きい散乱を受ける
ことから、ドープ層とのクーロン散乱が多くなり、特性
に悪影響を及ぼすことになる。
ドナー不純物があり、電子を放出した後には正の電荷を
帯びて層内に残留し、チャネル層３内の電子にクーロン
力による影響を及ぼすことになる。したがって、上述の
ように電子がヘテロ界面寄りに偏ったピークを持つと、
ドナー不純物に近づくにつれてより大きい散乱を受ける
ことから、ドープ層とのクーロン散乱が多くなり、特性
に悪影響を及ぼすことになる。
【００１０】また、Pseudomorphic ＨＥＭＴではチャネ
ル層の格子定数が他の層と異なっておりチャネル層内に
歪みが加わるため、前述したように層の厚みを臨界膜厚
以下に設定する必要がある。しかし、たとえ臨界膜厚以
下でも、経時変化や急激な温度変化に対する安定性が悪
くなったり、結晶方位によって抵抗率が異なる抵抗異方
性が観測されたりする問題点がある。さらに、歪みの加
わった層の膜厚が厚くなるにつれ膜に加わる歪みが強く
なるため、この問題点はより顕著になる傾向がある。
ル層の格子定数が他の層と異なっておりチャネル層内に
歪みが加わるため、前述したように層の厚みを臨界膜厚
以下に設定する必要がある。しかし、たとえ臨界膜厚以
下でも、経時変化や急激な温度変化に対する安定性が悪
くなったり、結晶方位によって抵抗率が異なる抵抗異方
性が観測されたりする問題点がある。さらに、歪みの加
わった層の膜厚が厚くなるにつれ膜に加わる歪みが強く
なるため、この問題点はより顕著になる傾向がある。
【００１１】ヘテロ界面付近に電子が集中する問題を解
決する技術としては、例えば電子情報通信学会技術研究
報告ＥＤ９０−１１５に報告されているように、チャネ
ル層内に極めて薄いＩｎＡｓ層を挿入し、ＩｎＡｓがＩ
ｎＧａＡｓに対してバンドギャップが小さいことを利用
して２ＤＥＧの分布をヘテロ界面から離れたところに位
置させる手法がある。しかし、ＩｎＡｓはＩｎＧａＡｓ
よりもさらに格子定数が大きいためチャネル層に加わる
歪みは一層大きくなるという問題がある。
決する技術としては、例えば電子情報通信学会技術研究
報告ＥＤ９０−１１５に報告されているように、チャネ
ル層内に極めて薄いＩｎＡｓ層を挿入し、ＩｎＡｓがＩ
ｎＧａＡｓに対してバンドギャップが小さいことを利用
して２ＤＥＧの分布をヘテロ界面から離れたところに位
置させる手法がある。しかし、ＩｎＡｓはＩｎＧａＡｓ
よりもさらに格子定数が大きいためチャネル層に加わる
歪みは一層大きくなるという問題がある。
【００１２】本発明は上記問題に鑑みなされたものであ
り、従来構造のPseudomorphic ＨＥＭＴ構造に改良を加
え、チャネル層内の２ＤＥＧの分布がドープ層とのヘテ
ロ界面近傍に集中するのを防止し、同時に歪みの加わっ
たチャネル層の膜厚を薄くすることができ、高性能でか
つ信頼性の高いＨＥＭＴを提供できるようにすることを
目的とする。
り、従来構造のPseudomorphic ＨＥＭＴ構造に改良を加
え、チャネル層内の２ＤＥＧの分布がドープ層とのヘテ
ロ界面近傍に集中するのを防止し、同時に歪みの加わっ
たチャネル層の膜厚を薄くすることができ、高性能でか
つ信頼性の高いＨＥＭＴを提供できるようにすることを
目的とする。
【００１３】
【発明の概要】そこで、本発明者らは、ドープ層（ある
いはスペーサ層が存在する場合にはスペーサ層）と歪み
の加わったチャネル層との界面に、チャネル層よりもＩ
ｎ組成を少なくしたＩｎＧａＡｓ層（以下ＩｎＧａＡｓ
スペーサ層と呼ぶ）を挿入する構造を考案した。ＩｎＧ
ａＡｓ層のＩｎ組成を少なくするとそのバンドギャップ
は大きくなるため、ＩｎＧａＡｓスペーサ層のバンドギ
ャップはチャネル層よりも大きくなる。従って、従来構
造で問題となったヘテロ界面近傍のポテンシャルの急激
な窪みが改善され、界面近傍に電子が集中するのを防止
できる。また、ＩｎＧａＡｓ層のＩｎ組成を少なくする
ことで他の層との格子定数の整合性が改善され、ＩｎＧ
ａＡｓスペーサ層でチャネル層の役割を一部代用するこ
とで、歪みの加わっているチャネル層（高移動度化のた
めＩｎ組成を高くした部分）の膜厚を薄く設計すること
が可能となる。
いはスペーサ層が存在する場合にはスペーサ層）と歪み
の加わったチャネル層との界面に、チャネル層よりもＩ
ｎ組成を少なくしたＩｎＧａＡｓ層（以下ＩｎＧａＡｓ
スペーサ層と呼ぶ）を挿入する構造を考案した。ＩｎＧ
ａＡｓ層のＩｎ組成を少なくするとそのバンドギャップ
は大きくなるため、ＩｎＧａＡｓスペーサ層のバンドギ
ャップはチャネル層よりも大きくなる。従って、従来構
造で問題となったヘテロ界面近傍のポテンシャルの急激
な窪みが改善され、界面近傍に電子が集中するのを防止
できる。また、ＩｎＧａＡｓ層のＩｎ組成を少なくする
ことで他の層との格子定数の整合性が改善され、ＩｎＧ
ａＡｓスペーサ層でチャネル層の役割を一部代用するこ
とで、歪みの加わっているチャネル層（高移動度化のた
めＩｎ組成を高くした部分）の膜厚を薄く設計すること
が可能となる。
【００１４】すなわち、本発明によれば、ＩｎＧａＡｓ
スペーサ層をヘテロ界面に挿入することにより、界面付
近の電子の集中の防止とチャネル層に加わる歪みの低減
という２つの効果を同時に達成したＨＥＭＴを提供する
ことができるものである。
スペーサ層をヘテロ界面に挿入することにより、界面付
近の電子の集中の防止とチャネル層に加わる歪みの低減
という２つの効果を同時に達成したＨＥＭＴを提供する
ことができるものである。
【００１５】具体的には、ＩｎＧａＡｓから形成される
第１の半導体領域と、前記第１の半導体領域と異なる材
料にて形成され、かつ前記第１の半導体領域よりも伝導
帯のポテンシャルエネルギーが高い材料で形成されてお
り、さらにドナー不純物が添加された半導体層を有する
第２の半導体領域と、前記第１の半導体領域と異なる材
料にて形成され、かつ前記第１の半導体領域に属する全
ての半導体層よりも伝導帯のポテンシャルエネルギーが
高い材料で形成される第３の半導体領域と、前記第１の
半導体領域がそれぞれ前記第２、第３の半導体領域とヘ
テロ接合する化合物半導体基板であって、前記第１の半
導体領域は、主たる層である第１のＩｎＧａＡｓ層と、
該第１のＩｎＧａＡｓ層よりもＩｎ組成の小さい第２の
ＩｎＧａＡｓ層との２層構造となっており、かつ該第２
のＩｎＧａＡｓ層は前記第２の半導体領域側に形成さ
れ、また、前記第１のＩｎＧａＡｓ層及び第２のＩｎＧ
ａＡｓ層はそれぞれにおいて、その厚さ方向におけるＩ
ｎ組成が実質的に同一であることを特徴としている。
第１の半導体領域と、前記第１の半導体領域と異なる材
料にて形成され、かつ前記第１の半導体領域よりも伝導
帯のポテンシャルエネルギーが高い材料で形成されてお
り、さらにドナー不純物が添加された半導体層を有する
第２の半導体領域と、前記第１の半導体領域と異なる材
料にて形成され、かつ前記第１の半導体領域に属する全
ての半導体層よりも伝導帯のポテンシャルエネルギーが
高い材料で形成される第３の半導体領域と、前記第１の
半導体領域がそれぞれ前記第２、第３の半導体領域とヘ
テロ接合する化合物半導体基板であって、前記第１の半
導体領域は、主たる層である第１のＩｎＧａＡｓ層と、
該第１のＩｎＧａＡｓ層よりもＩｎ組成の小さい第２の
ＩｎＧａＡｓ層との２層構造となっており、かつ該第２
のＩｎＧａＡｓ層は前記第２の半導体領域側に形成さ
れ、また、前記第１のＩｎＧａＡｓ層及び第２のＩｎＧ
ａＡｓ層はそれぞれにおいて、その厚さ方向におけるＩ
ｎ組成が実質的に同一であることを特徴としている。
【００１６】そして、本基板を用いた電界効果トランジ
スタは、上記第１の半導体領域に形成される２次元電子
ガスを能動層とし、この２次元電子ガスへ上記第２の半
導体領域を介してソース・ドレイン電極よりキャリアを
供給し、該２次元電子ガスの電子走行をゲート電極に印
加される電界によって制御されることを特徴としてい
る。
スタは、上記第１の半導体領域に形成される２次元電子
ガスを能動層とし、この２次元電子ガスへ上記第２の半
導体領域を介してソース・ドレイン電極よりキャリアを
供給し、該２次元電子ガスの電子走行をゲート電極に印
加される電界によって制御されることを特徴としてい
る。
【００１７】また、ＩｎＧａＡｓ層とＡｌＧａＡｓ層と
が接するヘテロ接合界面に、上記ＩｎＧａＡｓ層のＩｎ
組成よりも小さいＩｎ組成を持つＩｎＧａＡｓ層を挿入
したことを特徴としている。
が接するヘテロ接合界面に、上記ＩｎＧａＡｓ層のＩｎ
組成よりも小さいＩｎ組成を持つＩｎＧａＡｓ層を挿入
したことを特徴としている。
【００１８】また、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層と
が接するヘテロ接合界面に、上記ＩｎＧａＡｓ層のＩｎ
組成よりも小さいＩｎ組成を持つＩｎＧａＡｓ層を挿入
したことを特徴としている。
が接するヘテロ接合界面に、上記ＩｎＧａＡｓ層のＩｎ
組成よりも小さいＩｎ組成を持つＩｎＧａＡｓ層を挿入
したことを特徴としている。
【００１９】本発明によれば、従来のPseudomorphic Ｈ
ＥＭＴをより高性能に、かつ高い信頼性を持つように改
良することができる。
ＥＭＴをより高性能に、かつ高い信頼性を持つように改
良することができる。
【００２０】
【実施例】以下、本発明を実施例に基づいて説明する。
図１にはＩｎＧａＡｓ層をチャネル層に用いた本発明に
よるＨＥＭＴの断面構造図を示す。図１において、半絶
縁性基板１上に、バッファ層２，ＩｎＧａＡｓチャネル
層３，ＩｎＧａＡｓスペーサ層４，スペーサ層５，ドー
プ層６およびキャップ層７が形成されている。ここで、
符号５，６は同材料から構成される。なお、以上の構成
はＭＢＥ法あるいはＭＯＣＶＤ法にて順次形成できる。
そして、この構造を電界効果トランジスタとして動作さ
せるため、最表面にはオーム性電極であるドレイン電極
８，ソース電極１０と、ショットキー電極であるゲート
電極９が形成される。なお、これら電極材料は従来公知
のものを用いている。
図１にはＩｎＧａＡｓ層をチャネル層に用いた本発明に
よるＨＥＭＴの断面構造図を示す。図１において、半絶
縁性基板１上に、バッファ層２，ＩｎＧａＡｓチャネル
層３，ＩｎＧａＡｓスペーサ層４，スペーサ層５，ドー
プ層６およびキャップ層７が形成されている。ここで、
符号５，６は同材料から構成される。なお、以上の構成
はＭＢＥ法あるいはＭＯＣＶＤ法にて順次形成できる。
そして、この構造を電界効果トランジスタとして動作さ
せるため、最表面にはオーム性電極であるドレイン電極
８，ソース電極１０と、ショットキー電極であるゲート
電極９が形成される。なお、これら電極材料は従来公知
のものを用いている。
【００２１】上記構造において、ドープ層６としてＩｎ
ＡｌＡｓを用い、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ構
造とした本発明第１実施例について説明する。図２は本
発明第１実施例の基板構造を示し、ＩｎＧａＡｓをチャ
ネル層に、ＩｎＡｌＡｓをドープ層に用いている。ま
ず、図２に示すように半絶縁性のＩｎＰ基板１上にＭＢ
Ｅ法等を用いて順次、ＩｎＡｌＡｓバッファ層２を例え
ば１００ｎｍ，ＩｎＧａＡｓチャネル層３を１６ｎｍ，
ＩｎＧａＡｓスペーサ層４を４ｎｍ，ＩｎＡｌＡｓスペ
ーサ層５を５ｎｍ，ＩｎＡｌＡｓドープ層６を５０ｎ
ｍ，およびＩｎＧａＡｓキャップ層７を５ｎｍにて結晶
成長させる。ここで、キャリア供給側のＩｎＡｌＡｓド
ープ層６とＩｎＧａＡｓキャップ層７にはドナー不純物
がｎ＝１×１０18cm-3程度添加されている。また、Ｉｎ
ＧａＡｓチャネル層３以外のＩｎ組成はＩｎＧａＡｓは
約５３％、ＩｎＡｌＡｓは約５２％とＩｎＰ基板１とほ
ぼ格子定数が等しくなるように調整している。一方、Ｉ
ｎＧａＡｓチャネル層３はＩｎ組成を８０％と他に比べ
て大きくしている。この結果、上述したようにチャネル
層の移動度は高くなるものの、チャネル層には歪みが加
わることとなる。したがって、チャネル層３の膜厚は準
安定な状態の得られる臨界膜厚以下に設定されるもの
で、Ｉｎ組成８０％の時の臨界膜厚（約２５ｎｍ）を考
慮して決定されている。
ＡｌＡｓを用い、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ構
造とした本発明第１実施例について説明する。図２は本
発明第１実施例の基板構造を示し、ＩｎＧａＡｓをチャ
ネル層に、ＩｎＡｌＡｓをドープ層に用いている。ま
ず、図２に示すように半絶縁性のＩｎＰ基板１上にＭＢ
Ｅ法等を用いて順次、ＩｎＡｌＡｓバッファ層２を例え
ば１００ｎｍ，ＩｎＧａＡｓチャネル層３を１６ｎｍ，
ＩｎＧａＡｓスペーサ層４を４ｎｍ，ＩｎＡｌＡｓスペ
ーサ層５を５ｎｍ，ＩｎＡｌＡｓドープ層６を５０ｎ
ｍ，およびＩｎＧａＡｓキャップ層７を５ｎｍにて結晶
成長させる。ここで、キャリア供給側のＩｎＡｌＡｓド
ープ層６とＩｎＧａＡｓキャップ層７にはドナー不純物
がｎ＝１×１０18cm-3程度添加されている。また、Ｉｎ
ＧａＡｓチャネル層３以外のＩｎ組成はＩｎＧａＡｓは
約５３％、ＩｎＡｌＡｓは約５２％とＩｎＰ基板１とほ
ぼ格子定数が等しくなるように調整している。一方、Ｉ
ｎＧａＡｓチャネル層３はＩｎ組成を８０％と他に比べ
て大きくしている。この結果、上述したようにチャネル
層の移動度は高くなるものの、チャネル層には歪みが加
わることとなる。したがって、チャネル層３の膜厚は準
安定な状態の得られる臨界膜厚以下に設定されるもの
で、Ｉｎ組成８０％の時の臨界膜厚（約２５ｎｍ）を考
慮して決定されている。
【００２２】上記基板構造において、ＩｎＧａＡｓスペ
ーサ層４の効果について理論的に説明する。図３は本実
施例において、ＩｎＧａＡｓスペーサ層４を厚さ４ｎｍ
で挿入したＨＥＭＴのポテンシャル形状と２ＤＥＧの分
布の計算結果である。図６に示した従来構造の計算結果
と比較すると、ＩｎＧａＡｓスペーサ層４を挿入するこ
とによりヘテロ界面近傍の２ＤＥＧの集中が緩和され、
電子の分布はヘテロ界面から遠ざかる方向にずれること
がわかる。このようにドープ層６に存在するドナー不純
物から電子を遠ざけることができるため、クーロン力に
よる散乱は減りチャネル層を走行する電子の移動度が向
上することが期待される。なお、２ＤＥＧとなる電子の
量，すなわちシートキャリア濃度はＩｎＧａＡｓスペー
サ層４を挿入してもほとんど変化しない。ただし、電子
の一部はＩｎＧａＡｓスペーサ層４内にも溢れだすこと
もわかる。ＩｎＧａＡｓスペーサ層４はチャネル層３に
比べてＩｎ組成が少ないため移動度も若干低いという問
題がある。したがってＩｎＧａＡｓスペーサ層４が厚す
ぎるとＩｎＧａＡｓスペーサ層４に溢れだす電子が多く
なり、逆に移動度が低下することになる。
ーサ層４の効果について理論的に説明する。図３は本実
施例において、ＩｎＧａＡｓスペーサ層４を厚さ４ｎｍ
で挿入したＨＥＭＴのポテンシャル形状と２ＤＥＧの分
布の計算結果である。図６に示した従来構造の計算結果
と比較すると、ＩｎＧａＡｓスペーサ層４を挿入するこ
とによりヘテロ界面近傍の２ＤＥＧの集中が緩和され、
電子の分布はヘテロ界面から遠ざかる方向にずれること
がわかる。このようにドープ層６に存在するドナー不純
物から電子を遠ざけることができるため、クーロン力に
よる散乱は減りチャネル層を走行する電子の移動度が向
上することが期待される。なお、２ＤＥＧとなる電子の
量，すなわちシートキャリア濃度はＩｎＧａＡｓスペー
サ層４を挿入してもほとんど変化しない。ただし、電子
の一部はＩｎＧａＡｓスペーサ層４内にも溢れだすこと
もわかる。ＩｎＧａＡｓスペーサ層４はチャネル層３に
比べてＩｎ組成が少ないため移動度も若干低いという問
題がある。したがってＩｎＧａＡｓスペーサ層４が厚す
ぎるとＩｎＧａＡｓスペーサ層４に溢れだす電子が多く
なり、逆に移動度が低下することになる。
【００２３】そこで、ＨＥＭＴ素子の性能向上に役立つ
ＩｎＧａＡｓスペーサ層４は、その膜厚を以下のように
最適な範囲で形成するようにするとよい。図２に示す構
造の試料についてＩｎＧａＡｓスペーサ層４の膜厚を０
〜８ｎｍまで変化させた試料を用意し、それぞれホール
測定により室温（３００Ｋ）で２ＤＥＧの移動度を測定
した。なお、ＩｎＧａＡｓスペーサ層４とＩｎＧａＡｓ
チャネル層３との膜厚の合計は２０ｎｍと一定にした。
図４にＩｎＧａＡｓスペーサ層４の膜厚に対する移動度
の変化を示す。
ＩｎＧａＡｓスペーサ層４は、その膜厚を以下のように
最適な範囲で形成するようにするとよい。図２に示す構
造の試料についてＩｎＧａＡｓスペーサ層４の膜厚を０
〜８ｎｍまで変化させた試料を用意し、それぞれホール
測定により室温（３００Ｋ）で２ＤＥＧの移動度を測定
した。なお、ＩｎＧａＡｓスペーサ層４とＩｎＧａＡｓ
チャネル層３との膜厚の合計は２０ｎｍと一定にした。
図４にＩｎＧａＡｓスペーサ層４の膜厚に対する移動度
の変化を示す。
【００２４】図４からあきらかなように、ＩｎＧａＡｓ
スペーサ層３が０ｎｍ，すなわち従来構造のPseudomorp
hic ＨＥＭＴの場合は移動度が最大11500cm2/Vs である
のに対し、ＩｎＧａＡｓスペーサ層４を４ｎｍにした試
料では移動度が12530cm2/Vsと、約９％向上することが
できる。また、ＩｎＧａＡｓスペーサ層４の膜厚を５ｎ
ｍ以上にすると移動度はかえって低下する。これは上述
のＩｎＧａＡｓスペーサ層４への電子の溢れ出しが原因
と考えられる。従って、図２に示す本発明第１実施例で
はＩｎＧａＡｓスペーサ層４の膜厚ｄを４ｎｍ程度に設
定するようにするとよい。
スペーサ層３が０ｎｍ，すなわち従来構造のPseudomorp
hic ＨＥＭＴの場合は移動度が最大11500cm2/Vs である
のに対し、ＩｎＧａＡｓスペーサ層４を４ｎｍにした試
料では移動度が12530cm2/Vsと、約９％向上することが
できる。また、ＩｎＧａＡｓスペーサ層４の膜厚を５ｎ
ｍ以上にすると移動度はかえって低下する。これは上述
のＩｎＧａＡｓスペーサ層４への電子の溢れ出しが原因
と考えられる。従って、図２に示す本発明第１実施例で
はＩｎＧａＡｓスペーサ層４の膜厚ｄを４ｎｍ程度に設
定するようにするとよい。
【００２５】また、従来構造のPseudomorphic ＨＥＭＴ
に比べて、本実施例ではＩｎＧａＡｓスペーサ層４を４
ｎｍ挿入することで、歪みの加わったＩｎＧａＡｓチャ
ネル層３をその分薄くして例えば１６ｎｍに設定して
も、図４に示すように特性に問題はなく、むしろ向上し
ている。このように格子不整合の伴うチャネル層３を薄
く設定できる分、膜に加わる歪みの量も小さくなり、経
時変化や抵抗異方性などの影響も小さくなり、信頼性が
向上するという長所もある。さらに、チャネル層３の膜
厚を臨界膜厚に近く設計した場合、この臨界膜厚前後で
は移動度の低下が大きく、素子毎の移動度のばらつきが
大きくなることが推察されるが、上述のようにＩｎＧａ
Ａｓチャネル層３を薄くしているため移動度の変化も小
さく、特性の揃った素子を得ることができる。なお、こ
のことは、移動度が高くなって室温では問題とならない
ような微小な転位密度の変化にも敏感になると考えられ
る極低温において、特に有効であり、上述のようにＩｎ
ＧａＡｓチャネル層３を薄くすることにより広い温度範
囲において高速動作が保障できることになる。
に比べて、本実施例ではＩｎＧａＡｓスペーサ層４を４
ｎｍ挿入することで、歪みの加わったＩｎＧａＡｓチャ
ネル層３をその分薄くして例えば１６ｎｍに設定して
も、図４に示すように特性に問題はなく、むしろ向上し
ている。このように格子不整合の伴うチャネル層３を薄
く設定できる分、膜に加わる歪みの量も小さくなり、経
時変化や抵抗異方性などの影響も小さくなり、信頼性が
向上するという長所もある。さらに、チャネル層３の膜
厚を臨界膜厚に近く設計した場合、この臨界膜厚前後で
は移動度の低下が大きく、素子毎の移動度のばらつきが
大きくなることが推察されるが、上述のようにＩｎＧａ
Ａｓチャネル層３を薄くしているため移動度の変化も小
さく、特性の揃った素子を得ることができる。なお、こ
のことは、移動度が高くなって室温では問題とならない
ような微小な転位密度の変化にも敏感になると考えられ
る極低温において、特に有効であり、上述のようにＩｎ
ＧａＡｓチャネル層３を薄くすることにより広い温度範
囲において高速動作が保障できることになる。
【００２６】なお、ＩｎＧａＡｓスペーサ層４の組成
は、図２の例ではＩｎＰと格子整合するようにＩｎＡｌ
Ａｓドープ層６とほぼ等しい組成を選んだが、必ずしも
この組成に限定するものではなく、ＩｎＧａＡｓチャネ
ル層３のＩｎ組成よりも小さくなるように設定すればよ
く、要するにＩｎＧａＡｓチャネル層３のバンドギャッ
プより大きく、かつＩｎＡｌＡｓドープ層６のバンドギ
ャップより小さくなるＩｎ組成にて形成するようにすれ
ばよい。そのように構成すれば、ＩｎＧａＡｓスペーサ
層４のバンドギャップはチャネル層よりも大きくなりヘ
テロ界面近傍の電子の集中防止作用があるとともに、チ
ャネル層の一部をチャネル層よりも歪みの弱いＩｎＧａ
Ａｓスペーサ層で代用でき、信頼性向上の効果も期待で
きる。
は、図２の例ではＩｎＰと格子整合するようにＩｎＡｌ
Ａｓドープ層６とほぼ等しい組成を選んだが、必ずしも
この組成に限定するものではなく、ＩｎＧａＡｓチャネ
ル層３のＩｎ組成よりも小さくなるように設定すればよ
く、要するにＩｎＧａＡｓチャネル層３のバンドギャッ
プより大きく、かつＩｎＡｌＡｓドープ層６のバンドギ
ャップより小さくなるＩｎ組成にて形成するようにすれ
ばよい。そのように構成すれば、ＩｎＧａＡｓスペーサ
層４のバンドギャップはチャネル層よりも大きくなりヘ
テロ界面近傍の電子の集中防止作用があるとともに、チ
ャネル層の一部をチャネル層よりも歪みの弱いＩｎＧａ
Ａｓスペーサ層で代用でき、信頼性向上の効果も期待で
きる。
【００２７】なお、図２にはＩｎＰ基板を用いる場合を
示したが、ＧａＡｓ基板上に格子不整合緩和のためのＩ
ｎＧａＡｓグレーティッドバッファ層（結晶成長方向に
ついて、ＩｎＧａＡｓのＩｎ組成を０から所望のＩｎ組
成，例えば５３％まで徐々に増してゆく構造）を介し
て、上述のＩｎＡｌＡｓバッファ層，ＩｎＧａＡｓチャ
ネル層，ＩｎＧａＡｓスペーサ層，ＩｎＡｌＡｓスペー
サ層，ＩｎＡｌＡｓドープ層，ＩｎＧａＡｓキャップ層
を順次結晶成長させても同様の効果を得ることができ
る。
示したが、ＧａＡｓ基板上に格子不整合緩和のためのＩ
ｎＧａＡｓグレーティッドバッファ層（結晶成長方向に
ついて、ＩｎＧａＡｓのＩｎ組成を０から所望のＩｎ組
成，例えば５３％まで徐々に増してゆく構造）を介し
て、上述のＩｎＡｌＡｓバッファ層，ＩｎＧａＡｓチャ
ネル層，ＩｎＧａＡｓスペーサ層，ＩｎＡｌＡｓスペー
サ層，ＩｎＡｌＡｓドープ層，ＩｎＧａＡｓキャップ層
を順次結晶成長させても同様の効果を得ることができ
る。
【００２８】次に、図１に示すＨＥＭＴ構造において、
ドープ層６としてＡｌＧａＡｓを用い、ＡｌＧａＡｓ／
ＩｎＧａＡｓヘテロ構造とした本発明第２実施例につい
て説明する。図５は本発明第２実施例の基板構造を示
し、ＩｎＧａＡｓをチャネル層に、ＡｌＧａＡｓをドー
プ層に用いている。まず、図５に示すように半絶縁性の
ＧａＡｓ基板１上にＭＢＥ法等で、ＧａＡｓバッファ層
２を例えば２００ｎｍ，ＩｎＧａＡｓチャネル層３とＩ
ｎＧａＡｓスペーサ層４とを上記第１実施例同様あわせ
て２０ｎｍ程度，ＡｌＧａＡｓスペーサ層５を５ｎｍ，
ＡｌＧａＡｓドープ層６を４０ｎｍ，およびＧａＡｓキ
ャップ層７を５ｎｍ、順次結晶成長した。ここで、Ａｌ
ＧａＡｓドープ層６，ＧａＡｓキャップ層７にはドナー
不純物がｎ＝１〜２×１０18cm-3程度添加されている。
また、ＡｌＧａＡｓスペーサ層５，ＡｌＧａＡｓドープ
層６のＡｌ組成は２２％としている。そして、ＩｎＧａ
Ａｓチャネル層３のＩｎ組成は例えば１５％、ＩｎＧａ
Ａｓスペーサ層４のＩｎ組成は７％としている。
ドープ層６としてＡｌＧａＡｓを用い、ＡｌＧａＡｓ／
ＩｎＧａＡｓヘテロ構造とした本発明第２実施例につい
て説明する。図５は本発明第２実施例の基板構造を示
し、ＩｎＧａＡｓをチャネル層に、ＡｌＧａＡｓをドー
プ層に用いている。まず、図５に示すように半絶縁性の
ＧａＡｓ基板１上にＭＢＥ法等で、ＧａＡｓバッファ層
２を例えば２００ｎｍ，ＩｎＧａＡｓチャネル層３とＩ
ｎＧａＡｓスペーサ層４とを上記第１実施例同様あわせ
て２０ｎｍ程度，ＡｌＧａＡｓスペーサ層５を５ｎｍ，
ＡｌＧａＡｓドープ層６を４０ｎｍ，およびＧａＡｓキ
ャップ層７を５ｎｍ、順次結晶成長した。ここで、Ａｌ
ＧａＡｓドープ層６，ＧａＡｓキャップ層７にはドナー
不純物がｎ＝１〜２×１０18cm-3程度添加されている。
また、ＡｌＧａＡｓスペーサ層５，ＡｌＧａＡｓドープ
層６のＡｌ組成は２２％としている。そして、ＩｎＧａ
Ａｓチャネル層３のＩｎ組成は例えば１５％、ＩｎＧａ
Ａｓスペーサ層４のＩｎ組成は７％としている。
【００２９】この実施例の構造でも、ＩｎＧａＡｓスペ
ーサ層４のバンドギャップはＩｎＧａＡｓチャネル層３
よりも大きく、かつ歪みはＩｎＧａＡｓスペーサ層４の
方が少ないため、第１実施例と同様の効果を得ることが
できる。なお、ＩｎＧａＡｓスペーサ層４の膜厚は、図
４に示した実験と同様の実験を行うことにより最適値を
決定するようにすればよく、例えば３〜５ｎｍが望まし
い。
ーサ層４のバンドギャップはＩｎＧａＡｓチャネル層３
よりも大きく、かつ歪みはＩｎＧａＡｓスペーサ層４の
方が少ないため、第１実施例と同様の効果を得ることが
できる。なお、ＩｎＧａＡｓスペーサ層４の膜厚は、図
４に示した実験と同様の実験を行うことにより最適値を
決定するようにすればよく、例えば３〜５ｎｍが望まし
い。
【図面の簡単な説明】
【図１】ＩｎＧａＡｓ層をチャネル層に用いた本発明に
よるＨＥＭＴの断面構造図である。
よるＨＥＭＴの断面構造図である。
【図２】本発明の第１実施例の基板構造模式図である。
【図３】４ｎｍ厚のＩｎＧａＡｓスペーサ層を挿入した
ＨＥＭＴ（第１実施例）のポテンシャル形状と、２次元
電子ガスの密度分布とを示す理論計算結果である。
ＨＥＭＴ（第１実施例）のポテンシャル形状と、２次元
電子ガスの密度分布とを示す理論計算結果である。
【図４】第１実施例において、ＩｎＧａＡｓスペーサ層
の膜厚を変えたときの２次元電子ガスの移動度の測定値
である。
の膜厚を変えたときの２次元電子ガスの移動度の測定値
である。
【図５】本発明の第２実施例の基板構造模式図である。
【図６】従来構造のPseudomorphic ＨＥＭＴのポテンシ
ャル形状と、２次元電子ガスの密度分布とを示す理論計
算結果である。
ャル形状と、２次元電子ガスの密度分布とを示す理論計
算結果である。
１ 半絶縁性基板 ３ ＩｎＧａＡｓチャネル層 ４ ＩｎＧａＡｓスペーサ層 ５ スペーサ層 ６ ドープ層 ８ ドレイン電極 ９ ゲート電極 １０ ソース電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 正 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平３−68143（ＪＰ，Ａ) 特開 平５−315365（ＪＰ，Ａ) 特開 平６−333956（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (4)
- 【請求項１】 ＩｎＧａＡｓから形成される第１の半導
体領域と、 前記第１の半導体領域と異なる材料にて形成され、かつ
前記第１の半導体領域よりも伝導帯のポテンシャルエネ
ルギーが高い材料で形成されており、さらにドナー不純
物が添加された半導体層を有する第２の半導体領域と、 前記第１の半導体領域と異なる材料にて形成され、かつ
前記第１の半導体領域に属する全ての半導体層よりも伝
導帯のポテンシャルエネルギーが高い材料で形成される
第３の半導体領域と、 前記第１の半導体領域がそれぞれ前記第２、第３の半導
体領域とヘテロ接合する化合物半導体基板であって、 前記第１の半導体領域は、主たる層である第１のＩｎＧ
ａＡｓ層と、該第１のＩｎＧａＡｓ層よりもＩｎ組成の
小さい第２のＩｎＧａＡｓ層との２層構造となってお
り、かつ該第２のＩｎＧａＡｓ層は前記第２の半導体領
域側に形成され、また、前記第１のＩｎＧａＡｓ層及び
第２のＩｎＧａＡｓ層はそれぞれにおいて、その厚さ方
向におけるＩｎ組成が実質的に同一であることを特徴と
する化合物半導体基板。 - 【請求項２】 前記第２の半導体領域がＩｎＡｌＡｓか
ら形成されていることを特徴とする請求項１記載の化合
物半導体層基板。 - 【請求項３】 前記第２の半導体領域がＡｌＧａＡｓか
ら形成されていることを特徴とする請求項１記載の化合
物半導体基板。 - 【請求項４】 前記第１の半導体領域に形成される２次
元電子ガスを能動層とし、この２次元電子ガスへ前記第
２の半導体領域を介してソース・ドレイン電極よりキャ
リアを供給し、該２次元電子ガスの電子走行をゲート電
極に印加される電界によって制御されることを特徴とす
る請求項１記載の化合物半導体基板を用いた電界効果ト
ランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288765A JP2914049B2 (ja) | 1992-10-27 | 1992-10-27 | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
| US08/120,379 US5449928A (en) | 1992-10-27 | 1993-09-14 | Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288765A JP2914049B2 (ja) | 1992-10-27 | 1992-10-27 | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140435A JPH06140435A (ja) | 1994-05-20 |
| JP2914049B2 true JP2914049B2 (ja) | 1999-06-28 |
Family
ID=17734425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288765A Expired - Lifetime JP2914049B2 (ja) | 1992-10-27 | 1992-10-27 | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5449928A (ja) |
| JP (1) | JP2914049B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116731B2 (ja) * | 1994-07-25 | 2000-12-11 | 株式会社日立製作所 | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
| JP2674539B2 (ja) * | 1994-12-21 | 1997-11-12 | 日本電気株式会社 | 電界効果トランジスタ |
| US5856685A (en) * | 1995-02-22 | 1999-01-05 | Nec Corporation | Heterojunction field effect transistor |
| US5548140A (en) * | 1995-06-06 | 1996-08-20 | Hughes Aircraft Company | High-Speed, low-noise millimeterwave hemt and pseudomorphic hemt |
| DE19600116C2 (de) * | 1996-01-03 | 2001-03-15 | Siemens Ag | Doppelheterostruktur-HEMT |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| US6399970B2 (en) | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| JP3458349B2 (ja) * | 1996-11-19 | 2003-10-20 | 株式会社デンソー | 半導体装置 |
| JPH10223651A (ja) * | 1997-02-05 | 1998-08-21 | Nec Corp | 電界効果トランジスタ |
| JP3156620B2 (ja) * | 1997-02-12 | 2001-04-16 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP3751398B2 (ja) * | 1997-03-13 | 2006-03-01 | 富士通株式会社 | 化合物半導体装置 |
| JP4717319B2 (ja) * | 2002-12-25 | 2011-07-06 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| CN102369594A (zh) * | 2009-04-06 | 2012-03-07 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法、半导体基板的判定方法以及电子器件 |
| FR2965973B1 (fr) | 2010-10-11 | 2012-12-07 | Centre Nat Rech Scient | Heterostructure semi-conductrice et transistor de type hemt, en particulier pour applications cryogéniques a bas bruit et a basse fréquence |
| CN114373804A (zh) * | 2021-12-14 | 2022-04-19 | 华为技术有限公司 | 赝配高迁移率晶体管、低噪声放大器及相关装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198784A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | 電界効果型半導体装置 |
| EP0228624B1 (en) * | 1985-12-19 | 1993-04-21 | Sumitomo Electric Industries, Ltd. | field effect transistor |
| JPH084140B2 (ja) * | 1987-08-07 | 1996-01-17 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2600228B2 (ja) * | 1987-12-18 | 1997-04-16 | 富士通株式会社 | 半導体装置 |
| JP2548801B2 (ja) * | 1989-07-17 | 1996-10-30 | 工業技術院長 | 電界効果トランジスタおよびその製造方法 |
| JPH0368143A (ja) * | 1989-08-05 | 1991-03-25 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2646795B2 (ja) * | 1990-04-03 | 1997-08-27 | 日本電気株式会社 | 速度変調型電界効果トランジスタ |
| JP2679396B2 (ja) * | 1990-10-25 | 1997-11-19 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2572484B2 (ja) * | 1990-11-14 | 1997-01-16 | 工業技術院長 | 電界効果トランジスタ |
| US5436470A (en) * | 1991-01-14 | 1995-07-25 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JP3158467B2 (ja) * | 1991-03-25 | 2001-04-23 | 株式会社デンソー | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ |
| JP2674420B2 (ja) * | 1992-05-06 | 1997-11-12 | 日本電気株式会社 | 電界効果トランジスタ |
| JPH06333956A (ja) * | 1992-08-26 | 1994-12-02 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
-
1992
- 1992-10-27 JP JP4288765A patent/JP2914049B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-14 US US08/120,379 patent/US5449928A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06140435A (ja) | 1994-05-20 |
| US5449928A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| JPH0435904B2 (ja) | ||
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| JPS6342864B2 (ja) | ||
| US5105241A (en) | Field effect transistor | |
| GB2285175A (en) | High electron mobility transistor | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| US4980731A (en) | Atomic planar-doped field-effect transistor | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| Kusters et al. | Sub-half-micrometer pseudomorphic InP/In/sub x/Ga/sub 1-x/As/InP HEMT's (0.74/spl les/x/spl les/0.81) with very high f T values | |
| JP2703885B2 (ja) | 半導体装置 | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| Bolognesi et al. | InAs/AlSb heterostructure field-effect transistors using a Si-doped InAs/AlSb short-period superlattice modulation doping barrier | |
| JP3255973B2 (ja) | 半導体装置 | |
| EP0486063B1 (en) | Field-effect transistor | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| Zhao et al. | Kink-free characteristics of AlSb/InAs high electron mobility transistors with planar Si doping beneath the channel | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |