JP4717319B2 - 化合物半導体エピタキシャル基板 - Google Patents
化合物半導体エピタキシャル基板 Download PDFInfo
- Publication number
- JP4717319B2 JP4717319B2 JP2002374549A JP2002374549A JP4717319B2 JP 4717319 B2 JP4717319 B2 JP 4717319B2 JP 2002374549 A JP2002374549 A JP 2002374549A JP 2002374549 A JP2002374549 A JP 2002374549A JP 4717319 B2 JP4717319 B2 JP 4717319B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- gaas
- layers
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 64
- 150000001875 compounds Chemical class 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 53
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 37
- 239000013078 crystal Substances 0.000 claims description 25
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 24
- 125000006850 spacer group Chemical group 0.000 description 21
- 238000000034 method Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 238000005259 measurement Methods 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002484 cyclic voltammetry Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000103 photoluminescence spectrum Methods 0.000 description 4
- 125000000217 alkyl group Chemical group 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical group [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QORIDDWXQPAYGJ-UHFFFAOYSA-N [AsH3].[AsH3] Chemical compound [AsH3].[AsH3] QORIDDWXQPAYGJ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【特許文献１】
特開平６−２１１０６号公報
【特許文献２】
第２７０８８６３号特許公報
【非特許文献１】
Ｊ．Crystal Growth，27(1974)p.118
【非特許文献２】
J. Crystal Growth，32(1974)p.265
【０００２】
【発明の属する技術分野】
本発明は、３−５族化合物半導体からなる歪チャネル高電子移動度トランジスタ用の化合物半導体エピタキシャル基板およびその製造方法に関するものである。
【０００３】
【従来の技術】
高周波通信機器の重要な構成部品として高電子移動度電界効果型トランジスタ（High Electron Mobility Transistor 、以下ＨＥＭＴという）が用いられている。ＨＥＭＴは、電子を供給する電子供給層（ドープ層）と電子が走行するチャネル層とを異なる材料で構成した選択ドープへテロ構造を採っている点が大きな特徴である。このヘテロ構造において、電子供給層内のｎ型不純物から供給された電子は、ヘテロ接合する材料の電子親和力の差によりヘテロ接合界面のチャンネル側に形成されるポテンシャル井戸に溜まり、２次元電子ガスを形成する。このように、電子を供給するｎ型不純物は電子供給層内にありここから供給される電子は高純度なチャネル中を走行するようにして、イオン化不純物と電子とを空間的に分離しているため、チャネル内の２次元電子ガスはイオン化不純物による散乱を受けず、高い電子移動度を示す。
【０００４】
ＨＥＭＴは、通常、所定の電子特性を有する各薄膜結晶層を所定の構造でＧａＡｓ単結晶基板上に積層成長させたエピタキシャル基板を用いて作製されているが、チャネルが高い電子移動度を有するようにするため、ＨＥＭＴ構造を形成する薄膜結晶層を単原子層オーダーで精密に制御することが要求される。したがって、ＨＥＭＴ構造を有するエピタキシャル基板の製造方法としては、分子線エピタキシャル成長法（Molecular Beam Epitaxy、以下ＭＢＥ法という）あるいは有機金属熱分解法（Metalorganic Chemical Vapor Deposition、以下ＭＯＣＶＤ法という）が従来から用いられている。
【０００５】
これらのエピタキシャル基板の成長方法のうち、特にＭＯＣＶＤ法は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させて結晶成長を行う方法であるため、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているだけでなく、大量の基板を制御性良く処理できるために、近年広く工業的に用いられるようになっている。
【０００６】
そして、これらのエピタキシャル基板に用いる３−５族化合物半導体材料としては、任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なことから、ＧａＡｓ、ＡｌＧａＡｓなどの材料が広く用いられているが、ＨＥＭＴの高性能化のためにはチャネル層の電子移動度をより高くする必要がある。そのため、最近では、電子輸送特性に優れていることに加えて、Ｉｎ組成に応じてエネルギーギャップを大幅に変えることができ、２次元電子を効果的に閉じ込めることができるなどヘテロ接合にもちいる３−５族化合物半導体材料として非常に優れた素質を有しているとの理由から、ＧａＡｓに代わってＩｎＧａＡｓがチャネル層の材料として用いられている。また、ＩｎＧａＡｓに組み合わせる材料としてＡｌＧａＡｓあるいはＧａＡｓが知られている。
【０００７】
しかしながら、ＩｎＧａＡｓは、ＧａＡｓに対して格子整合が不可能であるため、以前は、ＩｎＧａＡｓを用いて十分な物性を有するエピタキシャル基板を得ることができなかった。しかし、その後、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性のあるヘテロ接合が形成可能であることがわかり実用化が行なわれてきた。
【０００８】
このようなＩｎＧａＡｓ層を、従来のＨＥＭＴの２次元電子の流れるチャネル層部分に用いた構造のエピタキシャル成長基板を利用することにより、従来にくらべ高い移動度の、雑音特性に優れた電子素子が作製されている。ＩｎＧａＡｓ層を２次元電子の流れるチャネル層に用いたＨＥＭＴは、歪チャネル高電子移動度トランジスタ（pseudomorphic-ＨＥＭＴ、以下ｐ−ＨＥＭＴと称する）と呼ばれている。
【０００９】
このような格子不整合系での歪み結晶層の膜厚の限界値は、歪み結晶層の組成の関数として与えられ、例えばＧａＡｓ層に対するＩｎＧａＡｓ層の場合では、非特許文献１、２に開示されているMatthews' の理論式が知られており、これらの理論式は実験的にも概ね正しいことがわかっている。
【００１０】
特許文献１には、これらの理論式で与えられるＩｎＧａＡｓ層膜厚の限界値を上限とする範囲を限定したものとして、ｐ−ＨＥＭＴ構造の、チャネル層に用いられるＩｎＧａＡｓ歪み層のＩｎ組成とＩｎＧａＡｓ層膜厚について、一定の関係式で最適化し、電子移動度を改善する技術が開示されている。
【００１１】
移動度を高めるために、イオン化不純物による２次元電子の散乱をさらに小さくすることが有効であるので、電子供給層とチャネル層との間に、電子供給層と同じ材質、同じ組成ではあるが不純物を添加しない層をスペーサ層として挿入することもある。例えば、特許文献２には、ｐ−ＨＥＭＴ構造のチャネル層に用いられるＩｎＧａＡｓ歪み層とｎ−ＡｌＧａＡｓ電子供給層の間にＡｌＧａＡｓ層とＧａＡｓ層からなるスペーサ層を挿入し、成長条件を最適化することにより、２次元電子ガス濃度と電子移動度とを改善するようにした構成が開示されている。
【００１２】
【発明が解決しようとする課題】
ＩｎＧａＡｓ歪み層をｐ−ＨＥＭＴ構造の電子が走行するチャネル層に用いる場合、ＧａＡｓ層をチャネル層に用いたＨＥＭＴ構造のエピタキシャル基板よりも室温（３００Ｋ）での電子移動度を向上させることができる。しかし、これまで報告されている室温（３００Ｋ）での移動度は８０００cm2 /V・s 程度が最高であり、ＩｎＧａＡｓ歪み層をチャネル層に用いたｐ−ＨＥＭＴ構造エピタキシャル基板においても、それを越える電子移動度を達成するのは困難であった。
【００１３】
ｐ−ＨＥＭＴ構造エピタキシャル基板の電子移動度を上げるため、特許文献２に開示されている構成を採用する場合には、スペーサ層の膜厚を大きくするに従い電子移動度は大きくなるが、電子供給層とチャネル層との距離が離れるためにチャネル層に形成される２次元電子ガス濃度が小さくなり、望ましくない結果を生じる。
【００１４】
チャネル層の電子移動度と２次元電子ガス濃度とを同時に改善するためには、チャネル層のＩｎ組成を上げ、膜厚を大きくすることが有効である。チャネル層のＩｎ組成をあげることにより、チャネル層を移動する電子の有効質量を小さくして電子移動度を改善でき、さらに電子供給層とチャネル層の伝導帯エネルギー差を大きくとることができ、２次元電子ガス濃度を大きくできるからである。また、チャネル層の膜厚を大きくすることで、２次元電子ガスの励起準位のエネルギーを下げ、２次元電子ガス濃度の向上に効果があることが考えられる。
【００１５】
しかしながら、ＩｎＧａＡｓ歪み層のＩｎ組成、およびＩｎＧａＡｓ膜厚を、ＩｎＧａＡｓ層の良好な結晶特性を維持したまま上げるのは、ＧａＡｓ層との格子不整合による転位欠陥発生のために難しい。また、ｐ−ＨＥＭＴ構造エピタキシャル基板における２次元電子ガス濃度と電子移動度の値は、高ければ高いほど電子素子の特性を良好にできるという観点からは、上述した従来技術のいずれにおいても、これらの値はまだまだ満足できるものではなかった。
【００１６】
したがって、電子供給層にｎ−ＡｌＧａＡｓを用い、チャネル層に歪みＩｎＧａＡｓ層を用いたｐ−ＨＥＭＴ構造エピタキシャル基板において、現在、報告されている値よりもさらに高い２次元電子ガス濃度と高い電子移動度をあわせもつエピタキシャル基板の実現が強く望まれていた。
【００１７】
電子移動度は、電界型トランジスタの重要な性能指標であるオン抵抗、最大電流値あるいはトランスコンダクタンスといった諸特性を向上させる上で重要なパラメータであることはよく知られている。電子移動度をさらに改善することにより、立ち上がり抵抗（オン抵抗）の低減を達成できる。これにより消費電力を低減できるので、バッテリーの使用時間の長期化が可能となる。同時に、発熱量を削減できるので、デバイスの高集積化を可能とし、チップサイズを小さくして、モジュール設計の自由度を高めることもできる。このような観点から、携帯電話等の各種携帯機器に用いられるｐ−ＨＥＭＴの場合には、電子移動度のより一層の改善が望まれている。
【００１８】
【課題を解決するための手段】
本発明者らは、従来技術における上述の問題を解決するために鋭意検討を行なってきた結果、ＩｎＧａＡｓ歪チャネル層とｎ型不純物を含有するＡｌＧａＡｓ電子供給層とを備えて成るｐ−ＨＥＭＴにおいて、ＩｎＧａＡｓ歪チャネル層における発光ピーク波長がそこでの電子移動度と所定の相関関係を有することを見い出し、本発明をなすに至ったものである。すなわち、ＩｎＧａＡｓ歪チャネル層の上下に接してＧａＡｓ層を積層し、その膜厚を一定厚さ以上とすることによりチャネル層のＩｎ組成を大きくし、チャネル層からの発光波長を１０３０ｎｍ以上にすることにより、これまでに報告されたこのとのない高い電子移動度を実現したものである。
【００１９】
上記課題を解決するため、請求項１の発明によれば、ＧａＡｓ単結晶基板の上に形成され、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層とする歪チャネル高電子移動度電界効果型トランジスタに用いられる化合物半導体エピタキシャル基板において、
夫々が前記歪チャネル層に接するように前記歪チャネル層を挟んで積層されている膜厚が４ｎｍ以上の一対のアンドープＧａＡｓ層と、
夫々が前記一対のアンドープＧａＡｓ層の前記歪チャネル層と接する面と反対側の面に接するように前記一対のアンドープＧａＡｓ層を挟んで積層されている一対のアンドープＡｌＧａＡｓ層と、
夫々が前記一対のアンドープＡｌＧａＡｓ層の前記アンドープＧａＡｓ層と接する面と反対側の面に接するように前記一対のアンドープＡｌＧａＡｓ層を挟んで積層されている一対のｎ型ＡｌＧａＡｓ電子供給層とを備えており、
前記ＩｎＧａＡｓ層のＩｎ組成が０．３以上０．４以下であり、
前記歪チャネル層の７７Ｋにおける発光ピーク波長が１０３０ｎｍ以上であることを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２２】
請求項２の発明によれば、請求項１の発明において、前記歪チャネル層における３００Ｋでの電子移動度が８３００cm2 /V・s 以上である化合物半導体エピタキシャル基板が提案される。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２５】
図１は、本発明によるｐ−ＨＥＭＴ構造エピタキシャル基板の実施の形態の一例を示す層構造図である。図１において、１はＧａＡｓ単結晶基板、２はＧａＡｓ単結晶基板１上に形成されたバッファ層である。３はｎ−ＡｌＧａＡｓ層として形成され、ｎ型不純物をドープしたバック側電子供給層であり、バック側電子供給層３の上には、バック側スペーサ層（ＡｌＧａＡｓ層）４及びバック側スペーサ層（ＧａＡｓ層）５が形成されている。６は２次元電子を流すため２次元電子ガスが形成されるチャネル層であり、Ｉｎ組成に応じて４ｎｍから１３．５ｎｍ厚のｉ−ＩｎＧａＡｓ層として形成されている。
【００２６】
チャネル層６の上には、ＧａＡｓ層から成るフロント側スペーサ層７、ＡｌＧａＡｓ層として形成されたフロント側スペーサ層８、ｎ−ＡｌＧａＡｓ層として形成されたフロント側電子供給層９、アンドープ層（ｉ−ＡｌＧａＡｓ層）１０、及び別のアンドープ層（ｉ−ＧａＡｓ層）１１がこの順序で形成されている。
【００２７】
図１に示したエピタキシャル基板は以上のように形成されているので、バック側電子供給層３からバック側スペーサ層４、５を介してチャネル層６へ電子が供給されると共に、フロント側電子供給層９からもフロント側スペーサ層８、７を介してチャネル層６へ電子が供給される。この結果、チャネル層６には、高濃度の２次元電子ガスが形成される。ここで、チャネル層６のＩｎ組成とこれに上下に接するバック側スペーサ層５及びフロント側スペーサ層７の膜厚とがチャネル層６内における２次元電子ガス濃度に大きな影響を与えている。２次元電子ガスの移動度を従来に比べて格段に向上させることを目的として、そのＩｎ組成と上下スペーサ層の膜厚との種々の組み合わせについて、チャネル層６における室温での電子移動度と７７Ｋにおける発光ピーク波長との関係を調べるための測定を行なった。その測定結果は下記の通りであった。
【００２８】
【００２９】
この測定結果を図２にグラフとして示す。図２から判るように、７７Ｋにおける発光ピーク波長が１０３０ｎｍ以上の場合には、電子移動度がこれまでに報告されたことのない８３００（cm2 /V・s ）という極めて高い値を示していることがわかる。したがって、図１に示した、ｉ−ＩｎＧａＡｓ層をチャネル層とし、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層とするｐ−ＨＥＭＴ構造を有するエピタキシャル基板において、チャネル層の７７Ｋにおける発光ピーク波長を１０３０ｎｍ以上とした場合に、その電子移動度を格段に高くすることができるのである。
【００３０】
図１に示した層構造のエピタキシャル基板を作製する方法について説明する。
先ず、ＧａＡｓ単結晶基板１を用意する。ＧａＡｓ単結晶基板１は高抵抗の半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Liquid Encapsulated Czochralski）法、ＶＢ（Vertical Bridgeman）法、ＶＧＦ（Vertical Gradient Freezing）法等で製造されたＧａＡｓ基板が好適であり、いずれの方法で製造された場合であっても、１つの結晶学的面方位から０．０５°乃至１０°程度の傾きをもった基板を用意する。
【００３１】
上述の如く用意したＧａＡｓ単結晶基板１の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、結晶成長炉の加熱台上に載置する。炉内を高純度水素で充分置換した後、加熱を開始する。適度な温度に安定したところで炉内に砒素原料を導入する。ＧａＡｓ層を成長する際には、続いてガリウム原料を導入する。また、ＡｌＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびアルミニウム原料を導入する。ＩｎＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびインジウム原料を導入する。各原料の供給量と供給時間を制御することにより、所望の積層構造を成長していく。最後に、各原料の供給を停止して結晶成長を停止し、冷却後、図１に示すように積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常、およそ５００℃から８００℃である。
【００３２】
図１に示した層構造のエピタキシャル基板は、ＭＯＣＶＤ法を用いて作製することができる。ＭＯＣＶＤ法を用いることの利点は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用いることができることである。
【００３３】
実際には、エピタキシャル成長時の砒素原料として、一般に三水素化砒素（アルシン）を用いることが多いが、アルシンの水素を炭素数が１から４のアルキル基で置換したアルキルアルシンを使用することもできる。ガリウム、アルミニウム、およびインジウムの原料としては、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物もしくは三水素化物が、一般に用いられる。
【００３４】
ｎ型ドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。
【００３５】
【実施例】
以下、本発明について、実施例と比較例とを基に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００３６】
（実施例１）
減圧バレル型ＭＯＣＶＤ炉を用い、図３に示した積層構造をＶＧＦ法半絶縁性ＧａＡｓ基板上にエピタキシャル成長した。
【００３７】
図３において、１１は単結晶基板であるＧａＡｓ基板、１２〜１５はいずれもＧａＡｓ基板１１上に形成されたバッファ層である。ここでは、バッファ層１２〜１５は、それぞれ２００ｎｍ厚のｉ−ＧａＡｓ層、２５０ｎｍ厚のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層、２５０ｎｍ厚のｉ−ＧａＡｓ層、２００ｎｍ厚のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層として形成されている。
【００３８】
１６は、４ｎｍ厚のｎ−Ａｌ0.24Ｇａ0.76Ａｓ層として形成され、ｎ型不純物を３×１０18／ｃｍ3 ドープしたバック側電子供給層であり、バック側電子供給層１６の上には、バック側スペーサ層１７、１８がこの順序で形成されている。ここでは、バック側スペーサ層１７は３ｎｍ厚のｉ−Ａｌ0.24Ｇａ0.76Ａｓ層、バック側スペーサ層１８は６ｎｍ厚のｉ−ＧａＡｓ層となっている。１９は２次元電子を流すため２次元電子ガスが形成されるチャネル層であり、７．６ｎｍ厚のｉ−Ｉｎ0.30Ｇａ0.70Ａｓ層である。
【００３９】
２０、２１はそれぞれがフロント側スペーサ層である。ここでは、フロント側スペーサ層２０は６ｎｍ厚のｉ−ＧａＡｓ層、フロント側スペーサ層２１は３ｎｍ厚のｉ−Ａｌ0.24Ｇａ0.76Ａｓ層である。
【００４０】
２２はフロント側電子供給層で、１０ｎｍ厚のｎ−Ａｌ0.24Ｇａ0.76Ａｓ層であり、ｎ型不純物が３×１０18／ｃｍ3 の濃度にドープされている。２３、２４はいずれもアンドープ層で、それぞれ、３ｎｍ厚のｉ−Ａｌ0.22Ｇａ0.78Ａｓ層、２０ｎｍ厚のｉ−ＧａＡｓ層である。
【００４１】
３族の原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＩ）を用いて、５族の原料としては、アルシンを用いた。ｎ型ドーパントとしてシリコンを用い、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度２００Å／ｍｉｎ〜３００Å／ｍｉｎの成長条件でエピタキシャル成長を行なった。
【００４２】
電子の走行するチャネル層１９には、Ｉｎ組成０．３０、膜厚７．６ｎｍの歪みＩｎＧａＡｓ層をエピタキシャル成長したものを用いた。さらに、チャネル層に用いたＩｎＧａＡｓ層の上下には、スペーサ層としてノンドープＧａＡｓ層を６．０ｎｍずつエピタキシャル成長した。
【００４３】
上記のようにエピタキシャル成長した図３の実施例１の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層１９において、室温（３００Ｋ）での２次元電子ガス濃度は２．２８×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は８９９０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．５９×１０12／ｃｍ2 、７７Ｋでの電子移動度は３５６００cm2 /V・s と、これまでに報告されたことのない良好な値を得た。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．９３Ｖであった。
【００４４】
さらに、図３の実施例１の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層１９の発光ピーク波長は、１０６８ｎｍであった。
【００４５】
（実施例２）
ＭＯＣＶＤ炉を用いて、図４に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて作製した。図４に示す層構造は、チャネル層３１のＩｎ組成が０．３５でＧａ組成が０．６５であり、且つその膜厚が５．５ｎｍである点においてのみ図３に示す層構造と異なっている。したがって、図４の各層のうち、図３の各層に対応するものについては同一の符号を付し、それらの層について詳しい説明を重複して行なうのを省略する。
【００４６】
実施例１と同様の条件でエピタキシャル成長した図４の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層３１において、室温（３００Ｋ）での２次元電子ガス濃度は２．２２×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は８９５０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．５０×１０12／ｃｍ2 、７７Ｋでの電子移動度は３３０００cm2 /V・s と、良好な値を得た。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．７５Ｖであった。
【００４７】
さらに、図４の実施例２の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、１０７５ｎｍであった。
【００４８】
（比較例１）
ＭＯＣＶＤ炉を用いて、図５に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて比較例１として作製した。図５に示す層構造は、チャネル層１９ＡのＩｎ組成が０．２０でＧａ組成が０．８０であり、且つその膜厚が１３．５ｎｍである点、及びｉ−ＧａＡｓ層１８Ａ、２０Ａの膜厚が２ｎｍであること、さらに、ノンドープ層２３Ａの膜厚が７ｎｍである点でのみ図３に示す実施例１の層構造と異なっている。したがって、図５の各層のうち図３の各層に対応するものについては同一の符号を付し、それらの層についての詳しい説明を重複して行なうのを省略する。
【００４９】
実施例１と同様の条件でエピタキシャル成長した図５の比較例１の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層１９Ａにおいて、室温（３００Ｋ）での２次元電子ガス濃度は２．５５×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は７２００cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．７８×１０12／ｃｍ2 、７７Ｋでの電子移動度は２１９００cm2 /V・s であった。こららの値は、従来から報告されている値と同等であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−２．１２Ｖであった。
【００５０】
さらに、図５の比較例１の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、９９８ｎｍであった。
【００５１】
（比較例２）
ＭＯＣＶＤ炉を用いて、図６に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて比較例２として作製した。図６に示す層構造は、チャネル層３１ＡのＩｎ組成が０．２０でＧａ組成が０．８０であり、且つその膜厚が１３．５ｎｍである点、及びノンドープ層２３Ａの膜厚が７ｎｍである点でのみ図４に示す実施例２の層構造と異なっている。したがって、図６の各層のうち図４の各層に対応するものについては同一の符号を付し、それらの層についての詳しい説明を重複して行なうのを省略する。
【００５２】
実施例２と同様の条件でエピタキシャル成長した図６の比較例２の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層３１Ａにおいて、室温（３００Ｋ）での２次元電子ガス濃度は２．１９×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は７７９０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．４４×１０12／ｃｍ2 、７７Ｋでの電子移動度３０８００cm2 /V・s であった。こららの値は、従来から報告されている値と同等であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．９０Ｖであった。
【００５３】
さらに、図６の比較例２の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、９９６ｎｍであった。
【００５４】
実施例１、２および比較例１、２の結果から、ｐ−ＨＥＭＴ構造エピタキシャル基板において、ＩｎＧａＡｓチャネル層の上下に積層されるＧａＡｓ層の膜厚を４．０ｎｍ以上とし、チャネル層のＩｎ組成を大きくし、チャネル層のＩｎＧａＡｓ層からのＰＬ発光波長を１０３０ｎｍ以上にすることにより、室温（３００Ｋ）での電子移動度を８３００cm2 /V・s 以上とすることができることが確認された。
【００５５】
ＩｎＧａＡｓチャネル層の上下に積層されるＧａＡｓ層は、その膜厚を増やすことによりＩｎＧａＡｓ層とＡｌＧａＡｓ層での界面の凹凸を低減し、界面凹凸による散乱によって電子移動度が低下することを抑制すると考えられる。同時に、ＩｎＧａＡｓ層表面でのＩｎの偏析による３次元成長を抑制し、同様に界面での散乱を抑制する効果があると考えられる。さらに、ＶＧＦ基板あるいはＶＢ基板との低転位ＧａＡｓ単結晶基板を用いることによりＩｎＧａＡｓ層の臨界膜厚が大きくなることにより、ＧａＡｓ層との格子不整合による転位欠陥発生を抑制し、ＩｎＧａＡｓ層の良好な結晶特性を維持したまま膜厚を大きくすることに効果がある。
【００５６】
チャネル層（ＩｎＧａＡｓ層）の発光スペクトルのピーク波長は、チャネル層のＩｎ組成と、チャネル層の膜厚に依存する。Ｉｎ組成が大きくなるとバンドギャップが小さくなり、ピーク波長は長波長側にシフトする。また、チャネル層の膜厚が大きくなれば励起準位のエネルギーが小さくなり、やはりピーク波長は長波長側にシフトする。したがってチャネル層のＩｎ組成と膜厚とを同時に最適化する評価手段として、発光スペクトルのピーク波長を用いることができる。
【００５７】
実施例１、２および比較例１、２のエピタキシャル基板の層構造は、Hall測定による移動度評価、ＣＶ測定によるしきい値電圧測定などの２次元電子ガス特性評価のためのテスト構造のためのものである。
【００５８】
ＦＥＴデバイスの作製のための実際のエピタキシャル基板の層構造では、実施例１、２および比較例１、２のエピタキシャル基板の層構造の第１４層のノンドープＧａＡｓ層の膜厚を厚くし、さらに、ソース電極及びドレイン電極とオーミックコンタクトをとるためのコンタクト層を積層したものとなっている。コントクト層には、３×１０18〜５×１０18／cm3 程度にシリコンをドーピングしたｎーＧａＡｓ層を１００ｎｍ程度積層したものを通常用いる。
【００５９】
しかし、本発明による移動度向上の効果は、コンタクト層の成長およびＦＥＴデバイス作製のためのプロセスにより損なわれることはない。実施例１、２および比較例１、２のエピタキシャル基板特性評価用テスト構造においてのみならず、ＦＥＴデバイスのためのエピタキシャル基板構造においても、本発明による移動度向上の効果は有効である。
【００６０】
【発明の効果】
本発明によれば、電子素子作製時にも有利となるような、これまでに報告されたことのない電子移動度と２次元電子ガス濃度を有するｐ−ＨＥＭＴ構造エピタキシャル基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるエピタキシャル基板の実施の形態の一例を示す層構造図。
【図２】図１に示したＨＥＭＴ構造における移動度と発光ピーク波長との間の関係を示すグラフ。
【図３】本発明によるエピタキシャル基板の第１実施例の層構造図。
【図４】本発明によるエピタキシャル基板の第２実施例の層構造図。
【図５】比較例１の層構造図。
【図６】比較例２の層構造図。
【符号の説明】
１ ＧａＡｓ単結晶基板
２、１２〜１５ バッファ層
３、１６ バック側電子供給層
４、５、１７、１８、１８Ａ バック側スペーサ層
６、１９、１９Ａ、３１、３１Ａ チャネル層
７、８、２０、２０Ａ、２１ フロント側スペーサ層
９、２２ フロント側電子供給層
１０、１１、２３、２３Ａ、２４ アンドープ層
【特許文献１】
特開平６−２１１０６号公報
【特許文献２】
第２７０８８６３号特許公報
【非特許文献１】
Ｊ．Crystal Growth，27(1974)p.118
【非特許文献２】
J. Crystal Growth，32(1974)p.265
【０００２】
【発明の属する技術分野】
本発明は、３−５族化合物半導体からなる歪チャネル高電子移動度トランジスタ用の化合物半導体エピタキシャル基板およびその製造方法に関するものである。
【０００３】
【従来の技術】
高周波通信機器の重要な構成部品として高電子移動度電界効果型トランジスタ（High Electron Mobility Transistor 、以下ＨＥＭＴという）が用いられている。ＨＥＭＴは、電子を供給する電子供給層（ドープ層）と電子が走行するチャネル層とを異なる材料で構成した選択ドープへテロ構造を採っている点が大きな特徴である。このヘテロ構造において、電子供給層内のｎ型不純物から供給された電子は、ヘテロ接合する材料の電子親和力の差によりヘテロ接合界面のチャンネル側に形成されるポテンシャル井戸に溜まり、２次元電子ガスを形成する。このように、電子を供給するｎ型不純物は電子供給層内にありここから供給される電子は高純度なチャネル中を走行するようにして、イオン化不純物と電子とを空間的に分離しているため、チャネル内の２次元電子ガスはイオン化不純物による散乱を受けず、高い電子移動度を示す。
【０００４】
ＨＥＭＴは、通常、所定の電子特性を有する各薄膜結晶層を所定の構造でＧａＡｓ単結晶基板上に積層成長させたエピタキシャル基板を用いて作製されているが、チャネルが高い電子移動度を有するようにするため、ＨＥＭＴ構造を形成する薄膜結晶層を単原子層オーダーで精密に制御することが要求される。したがって、ＨＥＭＴ構造を有するエピタキシャル基板の製造方法としては、分子線エピタキシャル成長法（Molecular Beam Epitaxy、以下ＭＢＥ法という）あるいは有機金属熱分解法（Metalorganic Chemical Vapor Deposition、以下ＭＯＣＶＤ法という）が従来から用いられている。
【０００５】
これらのエピタキシャル基板の成長方法のうち、特にＭＯＣＶＤ法は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させて結晶成長を行う方法であるため、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているだけでなく、大量の基板を制御性良く処理できるために、近年広く工業的に用いられるようになっている。
【０００６】
そして、これらのエピタキシャル基板に用いる３−５族化合物半導体材料としては、任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なことから、ＧａＡｓ、ＡｌＧａＡｓなどの材料が広く用いられているが、ＨＥＭＴの高性能化のためにはチャネル層の電子移動度をより高くする必要がある。そのため、最近では、電子輸送特性に優れていることに加えて、Ｉｎ組成に応じてエネルギーギャップを大幅に変えることができ、２次元電子を効果的に閉じ込めることができるなどヘテロ接合にもちいる３−５族化合物半導体材料として非常に優れた素質を有しているとの理由から、ＧａＡｓに代わってＩｎＧａＡｓがチャネル層の材料として用いられている。また、ＩｎＧａＡｓに組み合わせる材料としてＡｌＧａＡｓあるいはＧａＡｓが知られている。
【０００７】
しかしながら、ＩｎＧａＡｓは、ＧａＡｓに対して格子整合が不可能であるため、以前は、ＩｎＧａＡｓを用いて十分な物性を有するエピタキシャル基板を得ることができなかった。しかし、その後、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性のあるヘテロ接合が形成可能であることがわかり実用化が行なわれてきた。
【０００８】
このようなＩｎＧａＡｓ層を、従来のＨＥＭＴの２次元電子の流れるチャネル層部分に用いた構造のエピタキシャル成長基板を利用することにより、従来にくらべ高い移動度の、雑音特性に優れた電子素子が作製されている。ＩｎＧａＡｓ層を２次元電子の流れるチャネル層に用いたＨＥＭＴは、歪チャネル高電子移動度トランジスタ（pseudomorphic-ＨＥＭＴ、以下ｐ−ＨＥＭＴと称する）と呼ばれている。
【０００９】
このような格子不整合系での歪み結晶層の膜厚の限界値は、歪み結晶層の組成の関数として与えられ、例えばＧａＡｓ層に対するＩｎＧａＡｓ層の場合では、非特許文献１、２に開示されているMatthews' の理論式が知られており、これらの理論式は実験的にも概ね正しいことがわかっている。
【００１０】
特許文献１には、これらの理論式で与えられるＩｎＧａＡｓ層膜厚の限界値を上限とする範囲を限定したものとして、ｐ−ＨＥＭＴ構造の、チャネル層に用いられるＩｎＧａＡｓ歪み層のＩｎ組成とＩｎＧａＡｓ層膜厚について、一定の関係式で最適化し、電子移動度を改善する技術が開示されている。
【００１１】
移動度を高めるために、イオン化不純物による２次元電子の散乱をさらに小さくすることが有効であるので、電子供給層とチャネル層との間に、電子供給層と同じ材質、同じ組成ではあるが不純物を添加しない層をスペーサ層として挿入することもある。例えば、特許文献２には、ｐ−ＨＥＭＴ構造のチャネル層に用いられるＩｎＧａＡｓ歪み層とｎ−ＡｌＧａＡｓ電子供給層の間にＡｌＧａＡｓ層とＧａＡｓ層からなるスペーサ層を挿入し、成長条件を最適化することにより、２次元電子ガス濃度と電子移動度とを改善するようにした構成が開示されている。
【００１２】
【発明が解決しようとする課題】
ＩｎＧａＡｓ歪み層をｐ−ＨＥＭＴ構造の電子が走行するチャネル層に用いる場合、ＧａＡｓ層をチャネル層に用いたＨＥＭＴ構造のエピタキシャル基板よりも室温（３００Ｋ）での電子移動度を向上させることができる。しかし、これまで報告されている室温（３００Ｋ）での移動度は８０００cm2 /V・s 程度が最高であり、ＩｎＧａＡｓ歪み層をチャネル層に用いたｐ−ＨＥＭＴ構造エピタキシャル基板においても、それを越える電子移動度を達成するのは困難であった。
【００１３】
ｐ−ＨＥＭＴ構造エピタキシャル基板の電子移動度を上げるため、特許文献２に開示されている構成を採用する場合には、スペーサ層の膜厚を大きくするに従い電子移動度は大きくなるが、電子供給層とチャネル層との距離が離れるためにチャネル層に形成される２次元電子ガス濃度が小さくなり、望ましくない結果を生じる。
【００１４】
チャネル層の電子移動度と２次元電子ガス濃度とを同時に改善するためには、チャネル層のＩｎ組成を上げ、膜厚を大きくすることが有効である。チャネル層のＩｎ組成をあげることにより、チャネル層を移動する電子の有効質量を小さくして電子移動度を改善でき、さらに電子供給層とチャネル層の伝導帯エネルギー差を大きくとることができ、２次元電子ガス濃度を大きくできるからである。また、チャネル層の膜厚を大きくすることで、２次元電子ガスの励起準位のエネルギーを下げ、２次元電子ガス濃度の向上に効果があることが考えられる。
【００１５】
しかしながら、ＩｎＧａＡｓ歪み層のＩｎ組成、およびＩｎＧａＡｓ膜厚を、ＩｎＧａＡｓ層の良好な結晶特性を維持したまま上げるのは、ＧａＡｓ層との格子不整合による転位欠陥発生のために難しい。また、ｐ−ＨＥＭＴ構造エピタキシャル基板における２次元電子ガス濃度と電子移動度の値は、高ければ高いほど電子素子の特性を良好にできるという観点からは、上述した従来技術のいずれにおいても、これらの値はまだまだ満足できるものではなかった。
【００１６】
したがって、電子供給層にｎ−ＡｌＧａＡｓを用い、チャネル層に歪みＩｎＧａＡｓ層を用いたｐ−ＨＥＭＴ構造エピタキシャル基板において、現在、報告されている値よりもさらに高い２次元電子ガス濃度と高い電子移動度をあわせもつエピタキシャル基板の実現が強く望まれていた。
【００１７】
電子移動度は、電界型トランジスタの重要な性能指標であるオン抵抗、最大電流値あるいはトランスコンダクタンスといった諸特性を向上させる上で重要なパラメータであることはよく知られている。電子移動度をさらに改善することにより、立ち上がり抵抗（オン抵抗）の低減を達成できる。これにより消費電力を低減できるので、バッテリーの使用時間の長期化が可能となる。同時に、発熱量を削減できるので、デバイスの高集積化を可能とし、チップサイズを小さくして、モジュール設計の自由度を高めることもできる。このような観点から、携帯電話等の各種携帯機器に用いられるｐ−ＨＥＭＴの場合には、電子移動度のより一層の改善が望まれている。
【００１８】
【課題を解決するための手段】
本発明者らは、従来技術における上述の問題を解決するために鋭意検討を行なってきた結果、ＩｎＧａＡｓ歪チャネル層とｎ型不純物を含有するＡｌＧａＡｓ電子供給層とを備えて成るｐ−ＨＥＭＴにおいて、ＩｎＧａＡｓ歪チャネル層における発光ピーク波長がそこでの電子移動度と所定の相関関係を有することを見い出し、本発明をなすに至ったものである。すなわち、ＩｎＧａＡｓ歪チャネル層の上下に接してＧａＡｓ層を積層し、その膜厚を一定厚さ以上とすることによりチャネル層のＩｎ組成を大きくし、チャネル層からの発光波長を１０３０ｎｍ以上にすることにより、これまでに報告されたこのとのない高い電子移動度を実現したものである。
【００１９】
上記課題を解決するため、請求項１の発明によれば、ＧａＡｓ単結晶基板の上に形成され、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層とする歪チャネル高電子移動度電界効果型トランジスタに用いられる化合物半導体エピタキシャル基板において、
夫々が前記歪チャネル層に接するように前記歪チャネル層を挟んで積層されている膜厚が４ｎｍ以上の一対のアンドープＧａＡｓ層と、
夫々が前記一対のアンドープＧａＡｓ層の前記歪チャネル層と接する面と反対側の面に接するように前記一対のアンドープＧａＡｓ層を挟んで積層されている一対のアンドープＡｌＧａＡｓ層と、
夫々が前記一対のアンドープＡｌＧａＡｓ層の前記アンドープＧａＡｓ層と接する面と反対側の面に接するように前記一対のアンドープＡｌＧａＡｓ層を挟んで積層されている一対のｎ型ＡｌＧａＡｓ電子供給層とを備えており、
前記ＩｎＧａＡｓ層のＩｎ組成が０．３以上０．４以下であり、
前記歪チャネル層の７７Ｋにおける発光ピーク波長が１０３０ｎｍ以上であることを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２２】
請求項２の発明によれば、請求項１の発明において、前記歪チャネル層における３００Ｋでの電子移動度が８３００cm2 /V・s 以上である化合物半導体エピタキシャル基板が提案される。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２５】
図１は、本発明によるｐ−ＨＥＭＴ構造エピタキシャル基板の実施の形態の一例を示す層構造図である。図１において、１はＧａＡｓ単結晶基板、２はＧａＡｓ単結晶基板１上に形成されたバッファ層である。３はｎ−ＡｌＧａＡｓ層として形成され、ｎ型不純物をドープしたバック側電子供給層であり、バック側電子供給層３の上には、バック側スペーサ層（ＡｌＧａＡｓ層）４及びバック側スペーサ層（ＧａＡｓ層）５が形成されている。６は２次元電子を流すため２次元電子ガスが形成されるチャネル層であり、Ｉｎ組成に応じて４ｎｍから１３．５ｎｍ厚のｉ−ＩｎＧａＡｓ層として形成されている。
【００２６】
チャネル層６の上には、ＧａＡｓ層から成るフロント側スペーサ層７、ＡｌＧａＡｓ層として形成されたフロント側スペーサ層８、ｎ−ＡｌＧａＡｓ層として形成されたフロント側電子供給層９、アンドープ層（ｉ−ＡｌＧａＡｓ層）１０、及び別のアンドープ層（ｉ−ＧａＡｓ層）１１がこの順序で形成されている。
【００２７】
図１に示したエピタキシャル基板は以上のように形成されているので、バック側電子供給層３からバック側スペーサ層４、５を介してチャネル層６へ電子が供給されると共に、フロント側電子供給層９からもフロント側スペーサ層８、７を介してチャネル層６へ電子が供給される。この結果、チャネル層６には、高濃度の２次元電子ガスが形成される。ここで、チャネル層６のＩｎ組成とこれに上下に接するバック側スペーサ層５及びフロント側スペーサ層７の膜厚とがチャネル層６内における２次元電子ガス濃度に大きな影響を与えている。２次元電子ガスの移動度を従来に比べて格段に向上させることを目的として、そのＩｎ組成と上下スペーサ層の膜厚との種々の組み合わせについて、チャネル層６における室温での電子移動度と７７Ｋにおける発光ピーク波長との関係を調べるための測定を行なった。その測定結果は下記の通りであった。
【００２８】
この測定結果を図２にグラフとして示す。図２から判るように、７７Ｋにおける発光ピーク波長が１０３０ｎｍ以上の場合には、電子移動度がこれまでに報告されたことのない８３００（cm2 /V・s ）という極めて高い値を示していることがわかる。したがって、図１に示した、ｉ−ＩｎＧａＡｓ層をチャネル層とし、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層とするｐ−ＨＥＭＴ構造を有するエピタキシャル基板において、チャネル層の７７Ｋにおける発光ピーク波長を１０３０ｎｍ以上とした場合に、その電子移動度を格段に高くすることができるのである。
【００３０】
図１に示した層構造のエピタキシャル基板を作製する方法について説明する。
先ず、ＧａＡｓ単結晶基板１を用意する。ＧａＡｓ単結晶基板１は高抵抗の半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Liquid Encapsulated Czochralski）法、ＶＢ（Vertical Bridgeman）法、ＶＧＦ（Vertical Gradient Freezing）法等で製造されたＧａＡｓ基板が好適であり、いずれの方法で製造された場合であっても、１つの結晶学的面方位から０．０５°乃至１０°程度の傾きをもった基板を用意する。
【００３１】
上述の如く用意したＧａＡｓ単結晶基板１の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、結晶成長炉の加熱台上に載置する。炉内を高純度水素で充分置換した後、加熱を開始する。適度な温度に安定したところで炉内に砒素原料を導入する。ＧａＡｓ層を成長する際には、続いてガリウム原料を導入する。また、ＡｌＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびアルミニウム原料を導入する。ＩｎＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびインジウム原料を導入する。各原料の供給量と供給時間を制御することにより、所望の積層構造を成長していく。最後に、各原料の供給を停止して結晶成長を停止し、冷却後、図１に示すように積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常、およそ５００℃から８００℃である。
【００３２】
図１に示した層構造のエピタキシャル基板は、ＭＯＣＶＤ法を用いて作製することができる。ＭＯＣＶＤ法を用いることの利点は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用いることができることである。
【００３３】
実際には、エピタキシャル成長時の砒素原料として、一般に三水素化砒素（アルシン）を用いることが多いが、アルシンの水素を炭素数が１から４のアルキル基で置換したアルキルアルシンを使用することもできる。ガリウム、アルミニウム、およびインジウムの原料としては、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物もしくは三水素化物が、一般に用いられる。
【００３４】
ｎ型ドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。
【００３５】
【実施例】
以下、本発明について、実施例と比較例とを基に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００３６】
（実施例１）
減圧バレル型ＭＯＣＶＤ炉を用い、図３に示した積層構造をＶＧＦ法半絶縁性ＧａＡｓ基板上にエピタキシャル成長した。
【００３７】
図３において、１１は単結晶基板であるＧａＡｓ基板、１２〜１５はいずれもＧａＡｓ基板１１上に形成されたバッファ層である。ここでは、バッファ層１２〜１５は、それぞれ２００ｎｍ厚のｉ−ＧａＡｓ層、２５０ｎｍ厚のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層、２５０ｎｍ厚のｉ−ＧａＡｓ層、２００ｎｍ厚のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層として形成されている。
【００３８】
１６は、４ｎｍ厚のｎ−Ａｌ0.24Ｇａ0.76Ａｓ層として形成され、ｎ型不純物を３×１０18／ｃｍ3 ドープしたバック側電子供給層であり、バック側電子供給層１６の上には、バック側スペーサ層１７、１８がこの順序で形成されている。ここでは、バック側スペーサ層１７は３ｎｍ厚のｉ−Ａｌ0.24Ｇａ0.76Ａｓ層、バック側スペーサ層１８は６ｎｍ厚のｉ−ＧａＡｓ層となっている。１９は２次元電子を流すため２次元電子ガスが形成されるチャネル層であり、７．６ｎｍ厚のｉ−Ｉｎ0.30Ｇａ0.70Ａｓ層である。
【００３９】
２０、２１はそれぞれがフロント側スペーサ層である。ここでは、フロント側スペーサ層２０は６ｎｍ厚のｉ−ＧａＡｓ層、フロント側スペーサ層２１は３ｎｍ厚のｉ−Ａｌ0.24Ｇａ0.76Ａｓ層である。
【００４０】
２２はフロント側電子供給層で、１０ｎｍ厚のｎ−Ａｌ0.24Ｇａ0.76Ａｓ層であり、ｎ型不純物が３×１０18／ｃｍ3 の濃度にドープされている。２３、２４はいずれもアンドープ層で、それぞれ、３ｎｍ厚のｉ−Ａｌ0.22Ｇａ0.78Ａｓ層、２０ｎｍ厚のｉ−ＧａＡｓ層である。
【００４１】
３族の原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＩ）を用いて、５族の原料としては、アルシンを用いた。ｎ型ドーパントとしてシリコンを用い、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度２００Å／ｍｉｎ〜３００Å／ｍｉｎの成長条件でエピタキシャル成長を行なった。
【００４２】
電子の走行するチャネル層１９には、Ｉｎ組成０．３０、膜厚７．６ｎｍの歪みＩｎＧａＡｓ層をエピタキシャル成長したものを用いた。さらに、チャネル層に用いたＩｎＧａＡｓ層の上下には、スペーサ層としてノンドープＧａＡｓ層を６．０ｎｍずつエピタキシャル成長した。
【００４３】
上記のようにエピタキシャル成長した図３の実施例１の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層１９において、室温（３００Ｋ）での２次元電子ガス濃度は２．２８×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は８９９０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．５９×１０12／ｃｍ2 、７７Ｋでの電子移動度は３５６００cm2 /V・s と、これまでに報告されたことのない良好な値を得た。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．９３Ｖであった。
【００４４】
さらに、図３の実施例１の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層１９の発光ピーク波長は、１０６８ｎｍであった。
【００４５】
（実施例２）
ＭＯＣＶＤ炉を用いて、図４に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて作製した。図４に示す層構造は、チャネル層３１のＩｎ組成が０．３５でＧａ組成が０．６５であり、且つその膜厚が５．５ｎｍである点においてのみ図３に示す層構造と異なっている。したがって、図４の各層のうち、図３の各層に対応するものについては同一の符号を付し、それらの層について詳しい説明を重複して行なうのを省略する。
【００４６】
実施例１と同様の条件でエピタキシャル成長した図４の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層３１において、室温（３００Ｋ）での２次元電子ガス濃度は２．２２×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は８９５０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．５０×１０12／ｃｍ2 、７７Ｋでの電子移動度は３３０００cm2 /V・s と、良好な値を得た。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．７５Ｖであった。
【００４７】
さらに、図４の実施例２の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、１０７５ｎｍであった。
【００４８】
（比較例１）
ＭＯＣＶＤ炉を用いて、図５に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて比較例１として作製した。図５に示す層構造は、チャネル層１９ＡのＩｎ組成が０．２０でＧａ組成が０．８０であり、且つその膜厚が１３．５ｎｍである点、及びｉ−ＧａＡｓ層１８Ａ、２０Ａの膜厚が２ｎｍであること、さらに、ノンドープ層２３Ａの膜厚が７ｎｍである点でのみ図３に示す実施例１の層構造と異なっている。したがって、図５の各層のうち図３の各層に対応するものについては同一の符号を付し、それらの層についての詳しい説明を重複して行なうのを省略する。
【００４９】
実施例１と同様の条件でエピタキシャル成長した図５の比較例１の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層１９Ａにおいて、室温（３００Ｋ）での２次元電子ガス濃度は２．５５×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は７２００cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．７８×１０12／ｃｍ2 、７７Ｋでの電子移動度は２１９００cm2 /V・s であった。こららの値は、従来から報告されている値と同等であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−２．１２Ｖであった。
【００５０】
さらに、図５の比較例１の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、９９８ｎｍであった。
【００５１】
（比較例２）
ＭＯＣＶＤ炉を用いて、図６に示した積層構造のＨＥＭＴ構造エピタキシャル基板をＧａＡｓ基板を用いて比較例２として作製した。図６に示す層構造は、チャネル層３１ＡのＩｎ組成が０．２０でＧａ組成が０．８０であり、且つその膜厚が１３．５ｎｍである点、及びノンドープ層２３Ａの膜厚が７ｎｍである点でのみ図４に示す実施例２の層構造と異なっている。したがって、図６の各層のうち図４の各層に対応するものについては同一の符号を付し、それらの層についての詳しい説明を重複して行なうのを省略する。
【００５２】
実施例２と同様の条件でエピタキシャル成長した図６の比較例２の積層構造において、Van der Pauw法によるホール測定を行なった結果、チャネル層３１Ａにおいて、室温（３００Ｋ）での２次元電子ガス濃度は２．１９×１０12／ｃｍ2 、室温（３００Ｋ）での電子移動度は７７９０cm2 /V・s 、７７Ｋでの２次元電子ガス濃度は２．４４×１０12／ｃｍ2 、７７Ｋでの電子移動度３０８００cm2 /V・s であった。こららの値は、従来から報告されている値と同等であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０15／ｃｍ3 となるときのピンチオフ電圧は、−１．９０Ｖであった。
【００５３】
さらに、図６の比較例２の積層構造において、７７ＫでのＰＬスペクトルを測定した。チャネル層の発光ピーク波長は、９９６ｎｍであった。
【００５４】
実施例１、２および比較例１、２の結果から、ｐ−ＨＥＭＴ構造エピタキシャル基板において、ＩｎＧａＡｓチャネル層の上下に積層されるＧａＡｓ層の膜厚を４．０ｎｍ以上とし、チャネル層のＩｎ組成を大きくし、チャネル層のＩｎＧａＡｓ層からのＰＬ発光波長を１０３０ｎｍ以上にすることにより、室温（３００Ｋ）での電子移動度を８３００cm2 /V・s 以上とすることができることが確認された。
【００５５】
ＩｎＧａＡｓチャネル層の上下に積層されるＧａＡｓ層は、その膜厚を増やすことによりＩｎＧａＡｓ層とＡｌＧａＡｓ層での界面の凹凸を低減し、界面凹凸による散乱によって電子移動度が低下することを抑制すると考えられる。同時に、ＩｎＧａＡｓ層表面でのＩｎの偏析による３次元成長を抑制し、同様に界面での散乱を抑制する効果があると考えられる。さらに、ＶＧＦ基板あるいはＶＢ基板との低転位ＧａＡｓ単結晶基板を用いることによりＩｎＧａＡｓ層の臨界膜厚が大きくなることにより、ＧａＡｓ層との格子不整合による転位欠陥発生を抑制し、ＩｎＧａＡｓ層の良好な結晶特性を維持したまま膜厚を大きくすることに効果がある。
【００５６】
チャネル層（ＩｎＧａＡｓ層）の発光スペクトルのピーク波長は、チャネル層のＩｎ組成と、チャネル層の膜厚に依存する。Ｉｎ組成が大きくなるとバンドギャップが小さくなり、ピーク波長は長波長側にシフトする。また、チャネル層の膜厚が大きくなれば励起準位のエネルギーが小さくなり、やはりピーク波長は長波長側にシフトする。したがってチャネル層のＩｎ組成と膜厚とを同時に最適化する評価手段として、発光スペクトルのピーク波長を用いることができる。
【００５７】
実施例１、２および比較例１、２のエピタキシャル基板の層構造は、Hall測定による移動度評価、ＣＶ測定によるしきい値電圧測定などの２次元電子ガス特性評価のためのテスト構造のためのものである。
【００５８】
ＦＥＴデバイスの作製のための実際のエピタキシャル基板の層構造では、実施例１、２および比較例１、２のエピタキシャル基板の層構造の第１４層のノンドープＧａＡｓ層の膜厚を厚くし、さらに、ソース電極及びドレイン電極とオーミックコンタクトをとるためのコンタクト層を積層したものとなっている。コントクト層には、３×１０18〜５×１０18／cm3 程度にシリコンをドーピングしたｎーＧａＡｓ層を１００ｎｍ程度積層したものを通常用いる。
【００５９】
しかし、本発明による移動度向上の効果は、コンタクト層の成長およびＦＥＴデバイス作製のためのプロセスにより損なわれることはない。実施例１、２および比較例１、２のエピタキシャル基板特性評価用テスト構造においてのみならず、ＦＥＴデバイスのためのエピタキシャル基板構造においても、本発明による移動度向上の効果は有効である。
【００６０】
【発明の効果】
本発明によれば、電子素子作製時にも有利となるような、これまでに報告されたことのない電子移動度と２次元電子ガス濃度を有するｐ−ＨＥＭＴ構造エピタキシャル基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるエピタキシャル基板の実施の形態の一例を示す層構造図。
【図２】図１に示したＨＥＭＴ構造における移動度と発光ピーク波長との間の関係を示すグラフ。
【図３】本発明によるエピタキシャル基板の第１実施例の層構造図。
【図４】本発明によるエピタキシャル基板の第２実施例の層構造図。
【図５】比較例１の層構造図。
【図６】比較例２の層構造図。
【符号の説明】
１ ＧａＡｓ単結晶基板
２、１２〜１５ バッファ層
３、１６ バック側電子供給層
４、５、１７、１８、１８Ａ バック側スペーサ層
６、１９、１９Ａ、３１、３１Ａ チャネル層
７、８、２０、２０Ａ、２１ フロント側スペーサ層
９、２２ フロント側電子供給層
１０、１１、２３、２３Ａ、２４ アンドープ層
Claims (2)
- ＧａＡｓ単結晶基板の上に形成され、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層とする歪チャネル高電子移動度電界効果型トランジスタに用いられる化合物半導体エピタキシャル基板において、
夫々が前記歪チャネル層に接するように前記歪チャネル層を挟んで積層されている膜厚が４ｎｍ以上の一対のアンドープＧａＡｓ層と、
夫々が前記一対のアンドープＧａＡｓ層の前記歪チャネル層と接する面と反対側の面に接するように前記一対のアンドープＧａＡｓ層を挟んで積層されている一対のアンドープＡｌＧａＡｓ層と、
夫々が前記一対のアンドープＡｌＧａＡｓ層の前記アンドープＧａＡｓ層と接する面と反対側の面に接するように前記一対のアンドープＡｌＧａＡｓ層を挟んで積層されている一対のｎ型ＡｌＧａＡｓ電子供給層とを備えており、
前記ＩｎＧａＡｓ層のＩｎ組成が０．３以上０．４以下であり、
前記歪チャネル層の７７Ｋにおける発光ピーク波長が１０３０ｎｍ以上であることを特徴とする化合物半導体エピタキシャル基板。 - 前記歪チャネル層における３００Ｋでの電子移動度が８３００ｃｍ2 ／Ｖ・ｓ以上である請求項１記載の化合物半導体エピタキシャル基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374549A JP4717319B2 (ja) | 2002-12-25 | 2002-12-25 | 化合物半導体エピタキシャル基板 |
| US10/540,514 US7291873B2 (en) | 2002-12-25 | 2003-12-19 | High electron mobility epitaxial substrate |
| KR1020057012077A KR101069571B1 (ko) | 2002-12-25 | 2003-12-19 | 고전자 이동도 에피택셜 기판 |
| PCT/JP2003/016393 WO2004059742A1 (ja) | 2002-12-25 | 2003-12-19 | 高電子移動度エピタキシャル基板 |
| AU2003289471A AU2003289471A1 (en) | 2002-12-25 | 2003-12-19 | High electron mobility epitaxial substrate |
| TW092136724A TWI336523B (en) | 2002-12-25 | 2003-12-24 | High electron mobility epitaxial substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374549A JP4717319B2 (ja) | 2002-12-25 | 2002-12-25 | 化合物半導体エピタキシャル基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207473A JP2004207473A (ja) | 2004-07-22 |
| JP4717319B2 true JP4717319B2 (ja) | 2011-07-06 |
Family
ID=32677303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374549A Expired - Fee Related JP4717319B2 (ja) | 2002-12-25 | 2002-12-25 | 化合物半導体エピタキシャル基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7291873B2 (ja) |
| JP (1) | JP4717319B2 (ja) |
| KR (1) | KR101069571B1 (ja) |
| AU (1) | AU2003289471A1 (ja) |
| TW (1) | TWI336523B (ja) |
| WO (1) | WO2004059742A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216876A (ja) * | 2005-02-07 | 2006-08-17 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP4940562B2 (ja) * | 2005-03-02 | 2012-05-30 | 住友化学株式会社 | 化合物半導体エピタキシャル基板およびその製造方法 |
| JP2006286755A (ja) * | 2005-03-31 | 2006-10-19 | Hitachi Cable Ltd | Ｉｉｉ−ｖ族化合物半導体製造方法 |
| KR20120004409A (ko) * | 2009-04-06 | 2012-01-12 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의 판정 방법 및 전자 디바이스 |
| CN103069553B (zh) | 2010-08-31 | 2015-08-19 | 住友化学株式会社 | 半导体基板、绝缘栅极型场效应晶体管以及半导体基板的制造方法 |
| KR20130105804A (ko) * | 2010-08-31 | 2013-09-26 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판 및 절연 게이트형 전계 효과 트랜지스터 |
| US20140231876A1 (en) * | 2012-06-01 | 2014-08-21 | Win Semiconductors Corp. | pHEMT and HBT integrated epitaxial structure |
| JP2015115429A (ja) * | 2013-12-11 | 2015-06-22 | シャープ株式会社 | 窒化物半導体エピタキシャル基板および窒化物半導体デバイス |
| CN104393168A (zh) * | 2014-11-25 | 2015-03-04 | 苏州矩阵光电有限公司 | 一种霍尔元件及其制备方法 |
| US10008580B2 (en) | 2016-03-21 | 2018-06-26 | Samsung Electronics Co., Ltd. | FET including an InGaAs channel and method of enhancing performance of the FET |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137413A (ja) * | 1986-11-29 | 1988-06-09 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JP2708863B2 (ja) | 1989-03-20 | 1998-02-04 | 三洋電機株式会社 | エピタキシヤルウエハ及びその製造方法 |
| JPH0574819A (ja) * | 1991-09-12 | 1993-03-26 | Fujitsu Ltd | 化合物半導体装置 |
| JP3092293B2 (ja) * | 1992-02-14 | 2000-09-25 | 株式会社日立製作所 | 電界効果トランジスタ |
| JPH0621106A (ja) | 1992-07-02 | 1994-01-28 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| JPH0684959A (ja) * | 1992-09-07 | 1994-03-25 | Fujitsu Ltd | 高電子移動度電界効果半導体装置 |
| JP2914049B2 (ja) * | 1992-10-27 | 1999-06-28 | 株式会社デンソー | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
| JPH06151469A (ja) * | 1992-11-16 | 1994-05-31 | Hitachi Cable Ltd | 化合物半導体装置 |
| JP2755076B2 (ja) * | 1992-11-26 | 1998-05-20 | 日本電気株式会社 | 化合物半導体ヘテロ接合電界効果トランジスタ |
| JPH08279609A (ja) * | 1995-04-07 | 1996-10-22 | Fujitsu Ltd | 高電子移動度半導体装置 |
| US6849866B2 (en) * | 1996-10-16 | 2005-02-01 | The University Of Connecticut | High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration |
| JP2000101067A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置および集積回路装置 |
| JP2001210819A (ja) * | 2000-01-25 | 2001-08-03 | Hitachi Cable Ltd | 半導体ウェハ |
| JP3869641B2 (ja) * | 2000-01-31 | 2007-01-17 | 富士通株式会社 | 半導体装置及び半導体レーザ装置 |
| JP2002246590A (ja) * | 2001-02-21 | 2002-08-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002299606A (ja) * | 2001-04-03 | 2002-10-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002368014A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 集積回路 |
-
2002
- 2002-12-25 JP JP2002374549A patent/JP4717319B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-19 AU AU2003289471A patent/AU2003289471A1/en not_active Abandoned
- 2003-12-19 US US10/540,514 patent/US7291873B2/en not_active Expired - Lifetime
- 2003-12-19 KR KR1020057012077A patent/KR101069571B1/ko not_active IP Right Cessation
- 2003-12-19 WO PCT/JP2003/016393 patent/WO2004059742A1/ja active Application Filing
- 2003-12-24 TW TW092136724A patent/TWI336523B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207473A (ja) | 2004-07-22 |
| US20060076576A1 (en) | 2006-04-13 |
| KR20050086944A (ko) | 2005-08-30 |
| AU2003289471A1 (en) | 2004-07-22 |
| KR101069571B1 (ko) | 2011-10-05 |
| WO2004059742A1 (ja) | 2004-07-15 |
| TWI336523B (en) | 2011-01-21 |
| US7291873B2 (en) | 2007-11-06 |
| TW200417023A (en) | 2004-09-01 |
| AU2003289471A8 (en) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408265B (zh) | 化合物半導體磊晶基板及其製造方法 | |
| US20070215905A1 (en) | Compound Semiconductor Epitaxial Substrate and Process for Producing the Same | |
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| JP4717319B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4672959B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| US7304332B2 (en) | Compound semiconductor epitaxial substrate and method for manufacturing same | |
| JP4940562B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP5301507B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP2006216876A (ja) | 化合物半導体エピタキシャル基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4717319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |