JP2002368014A - 集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力変化の小さな集積回路を提供すると共
に、その集積回路を搭載した高周波モジュールを提供す
る。 【解決手段】 ゲートリセス領域においてゲート電極近
傍に存在する半導体表面酸化物層の砒素酸化物量が５．
８×１０^２０ｃｍ^−３以下であるＦＥＴを、高周波モジ
ュールを構成する集積回路の基本素子として用いる。基
本素子のしきい値電圧変化を抑制できるため、特性変動
の小さな集積回路及び高周波モジュールが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は集積回路及び高周
波モジュールに関するものである。特に、ＨＥＭＴ（Ｈ
ｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａ
ｎｓｉｓｔｏｒ）に代表される電界効果型トランジスタ
（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒ）を用いて作製されたモノリシック集積回路及び
その集積回路を搭載する高周波モジュールに関するもの
である。

【０００２】本願発明のモノリシック集積回路及びその
集積回路を搭載する高周波モジュールは、モノリシック
マイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ
Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ）及び高周波モジュールに適用して極めて有用
なものである。

【０００３】

【従来の技術】近年、ミリ波帯電波を利用した自動車用
レーダや無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗ
ｏｒｋ）などの装置の小型軽量化、高機能化、低廉化に
向けて、集積回路を搭載した高周波モジュールの開発が
盛んになってきている。こうした報告は、例えば、１９
９８年電子情報通信学会誌１０月号の第１０７４頁の
「６０ＧＨｚ帯超高速無線ＬＡＮ用多セクタアンテナの
開発」、１９９６年電子情報通信学会誌１０月号の第９
７７頁から第９８１頁の「自動車用ミリ波レーダの開発
動向」などに見られる。

【０００４】この種の高周波モジュール用集積回路に使
用可能な高周波デバイスの一つとして、いわゆる、シュ
ードモルフィック・ヘムト（ｐｓｅｕｄｏｍｏｒｐｈｉ
ｃ−ＨＥＭＴ）が知られている。以下、この半導体装置
をｐ−ＨＥＭＴと略記する。これは電子走行チャネル層
の基板面内方向の格子定数が、基板やキャリア供給層の
格子定数と異なることを特徴とするＦＥＴである。その
一例として、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ
層をチャネルに用いる化合物半導体ＦＥＴがある。この
ようなデバイスに関しては、例えば日本応用物理学会論
文誌の１９９８年第３７巻、第３Ｂ号の第１３７３頁か
ら第１３７６頁（H. Ohta、 T. Tanimoto、 I. Ohbu、
K. Higuchi、 S. Takatani、 N. Kurita、 K. Kamozak
i、 and H. Kondoh、 Japanese Journal of Applied Ph
ysics、 Volume 37、 Number 3B（1998） pp.1373-137
6：以下「文献１」と称する）がある。

【０００５】

【発明が解決しようとする課題】前述したようなミリ波
帯の高周波モジュールに用いる集積回路では、構成され
る増幅器や受信器などに安定した高速動作が求められ
る。しかしながら、これまでのｐ−ＨＥＭＴは時間的安
定性を得るに十分でなかった。長期に渡ると、ｐ−ＨＥ
ＭＴのしきい電圧値並びに出力値に変動が生じ、十分な
期間特性を維持した高周波モジュールを提供するに難点
が大きかった。

【０００６】本願発明はこうした難点を解消し、しきい
電圧値の変動の極めて小さい電界効果型トランジスタを
提供するものである。本願発明の電界効果型トランジス
タを用いて十分安定な高周波モジュールを提供すること
が出来る。

【０００７】

【課題を解決するための手段】本願発明の基本的な構成
は、半導体材料層と、この半導体材料層に対して配され
たゲート電極とを少なくとも有し、前記半導体材料層が
有する半導体表面酸化物層中の砒素酸化物量が１立方セ
ンチメートルあたり５．８×１０^２０個以下である電界
効果型トランジスタを具備することを特徴とする集積回
路である。

【０００８】本願発明の電界効果型トランジスタを、よ
り具体的な例を参酌して説明すれば、図１に断面図を示
す電界効果型トランジスタのゲートリセス領域において
ゲート電極近傍に存在する半導体表面酸化物層の砒素酸
化物（Ａｓ_２Ｏ_３）量が、５．８×１０^２０ｃｍ^−３以
下であるｐ−ＨＥＭＴを用いて作製した集積回路、及び
その集積回路を搭載した高周波モジュールによって達成
できる。前記半導体表面酸化物層は図１の参照符号７で
示される。

【０００９】図１は、本願発明の集積回路に用いる代表
的な電界効果型トランジスタであるｐ−ＨＥＭＴの一実
施例を示す断面図である。図１において参照符号１は基
板を示し、ここでは基板１としてＧａＡｓ基板を用いて
いる。バッファ層２の上にｐ−ＨＥＭＴの素子領域３が
形成されている。参照符号４、５、６はそれぞれソース
電極、ドレイン電極、ゲート電極である。ゲート電極６
の近傍に半導体表面酸化物層７が存在する。この素子領
域の詳しい構成については、実施の形態の欄に詳述され
る。

【００１０】ゲート電極６に対向する半導体材料層１０
には、意図せずとも、製造工程にて半導体表面酸化物層
７が形成されてしまう。それは自然酸化膜であったり、
食刻時形成される酸化膜であたりする。この酸化膜は、
半導体装置が比較的低い周波数での動作、例えば２ＧＨ
ｚなどでは、半導体装置の特性に大きな影響は与えな
い。しかし、例えば、６０ＧＨｚ以上、例えば現在の自
動車用レーダに用いる７６．５ＧＨｚでは、その特性に
大きな影響を与える。本願発明の集積回路はこれに十分
対処可能である。

【００１１】本願発明の、代表的な実施の形態は、第１
の化合物半導体層領域と、これにヘテロ接合される第２
の化合物半導体層領域とを有し、前記第１の化合物半導
体層領域はキャリアの移送を担う領域を有し、前記第２
の化合物半導体層領域を介するゲート電極より電界を印
加が可能であり、且つ前記第２の化合物半導体層領域が
有する半導体表面酸化物層中の砒素酸化物量が１立方セ
ンチメートルあたり５．８×１０^２０個以下である電界
効果型トランジスタを具備することを特徴とする集積回
路ということが出来る。即ち、本願発明の代表的な適用
例として、いわゆるｐ−ＨＥＭＴ、歪緩和ＨＥＭＴ，あ
るいはメタル半導体電界効果型トランジスタ（ＭＥＳＦ
ＥＴ）などを挙げることが出来る。

【００１２】

【発明の実施の形態】＜実施例１＞図２乃至図６は、本
願発明に関する一実施例の集積回路の製造方法を示す要
部断面図、図７は出来上がった集積回路の要部斜視図で
ある。

【００１３】まず、半絶縁性ＧａＡｓ基板１上に、ＭＢ
Ｅ（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉｔａｘｙ）法
により、基板側からノンドープＡｌＧａＡｓバッファ層
（Ａｌ組成：０．２５、厚さ：１００ｎｍ）１１、ｎ−
ＡｌＧａＡｓキャリア供給層（Ａｌ組成：０．２５、厚
さ：１０ｎｍ、Ｓｉ濃度：５×１０^１８ｃｍ^−３）１
２、ノンドープＡｌＧａＡｓスペーサ層（Ａｌ組成：
０．２５、厚さ：２ｎｍ）１３、ノンドープＩｎＧａＡ
ｓチャネル層（Ｉｎ組成：０．２５、厚さ：８ｎｍ）１
４、ノンドープＡｌＧａＡｓスペーサ層（Ａｌ組成：
０．２５、厚さ：２ｎｍ）１５、ｎ−ＡｌＧａＡｓキャ
リア供給層（Ａｌ組成：０．２５、厚さ：１２ｎｍ、Ｓ
ｉ濃度：５×１０^１８ｃｍ^−３）１６、ノンドープＡｌ
ＧａＡｓバリア層（Ａｌ組成：０．２５、厚さ：１９ｎ
ｍ）１７、ｎ−ＧａＡｓカバー層（厚さ：３０ｎｍ、Ｓ
ｉ濃度：５×１０^１７ｃｍ^−３）１８、ｎ−ＡｌＧａＡ
ｓエッチングストップ層（Ａｌ組成：０．２５、厚さ：
３ｎｍ、Ｓｉ濃度：５×１０^{１ ８}ｃｍ^−３）１９、ｎ−
ＧａＡｓキャップ層（Ｓｉ濃度：５×１０^１８ｃ
ｍ^−３、厚さ：１５０ｎｍ）２０の結晶成長を行なっ
た。その後、ｎ−ＧａＡｓキャップ層２０に対して通常
のホトリソグラフィ技術と半導体ドライエッチング技術
を用いて、ドレイン側に溝４０を設けた（図２）。

【００１４】次に、メサエッチにより素子間分離を行な
い（図示せず）、ソース電極４及びドレイン電極５を、
通例のリフトオフにより形成した。ソース電極４及びド
レイン電極５の材料には基板側からＡｕＧｅ／Ｍｏ／Ａ
ｕの積層体を用いる。この積層体の各材料の蒸着後に窒
素雰囲気中で熱処理（４００℃、５分）を行なった（図
３）。

【００１５】次に、絶縁膜３０を堆積した後、通常の電
子線描画技術と通常の絶縁膜エッチング技術を用いて、
ゲート電極形成用開孔４１を作製した（図４）。

【００１６】更に、通常の半導体ドライエッチング技術
と通常のクエン酸系エッチング水溶液を用いたウエット
エッチング技術を順に用いてゲートリセス領域５０を作
製した（図５）。このとき、半導体表面酸化物層７が形
成されはする。しかし、半導体表面酸化物層７に含有す
る砒素酸化物（Ａｓ_２Ｏ_３）量は、ＸＰＳ（Ｘ−ｒａｙ
Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）法を用いて測定したところ、約８×１０^２０ｃｍ
^−３であった。

【００１７】次いで、水素流量８５ｓｃｃｍ、真空度
１．１×１０^−１Ｐａ、温度４００℃の雰囲気下におい
て、出力５００Ｗの高周波によって水素をラジカル化
し、半導体表面酸化物層７のラジカル処理を行なった。
このラジカル処理によって、半導体表面酸化物層７に含
有する砒素酸化物（Ａｓ_２Ｏ_３）量は約２．５×１０
^２０ｃｍ^−３に低減した。このラジカル処理の後で、通
常の蒸着法を用いることにより、ゲート電極６を形成し
た（図６）。本例に見られるように、ゲート電極近傍に
存在する半導体表面酸化物層中の砒素酸化物量を１立方
センチメートルあたり５．８×１０^２０ｃｍ^−３以下に
することが肝要である。

【００１８】マイクロ波用の集積回路を形成する為、当
該の半導体ウエハには、図６に示したｐ−ＨＥＭＴの他
に、マイクロ波用として必要な、例えば、キャパシタ、
マイクロストリップ線路、パッチアンテナ、インターデ
ィジタル・キャパシタを形成する。この後、基板１を裏
面から８０μｍの厚さに薄層化して、バイアホール７１
を形成する。こうして準備したウエハに、接地導体７２
をメッキ技術により形成し集積回路を完成させた。図７
にこの斜視図を示す。図７において、６１は前述のｐ−
ＨＥＭＴ、６２はキャパシタ、６３はマイクロストリッ
プ線路、６４はパッチアンテナ、６５はインターディジ
タル・キャパシタを示し、それぞれ基板１の表面１０１
に形成した。又、図７に示すように、７１はバイアホー
ル、７２は接地導体を示し、それぞれ基板１の裏面１０
２に形成した。

【００１９】本実施例の集積回路に用いたｐ−ＨＥＭＴ
で、ドレイン−ソース間電圧（Ｖｄｓ）が３．５Ｖ、ゲ
ート−ソース間電圧（Ｖｇｓ）が０．２５Ｖの条件で通
電試験を行ない、１万時間まで外挿した。この結果、し
きい値電圧変化は約−０．０３Ｖであった。

【００２０】本実施例の集積回路での１万時間後におけ
る出力の変化量は、初期値の約０．２ｄＢと推定され
る。この値は、通例の測定誤差よりも小さい。従って、
本実施例の集積回路は実用上、出力変化しないと考えて
よく、１万時間という長時間の使用に対しても出力変動
に関してまったく問題を発生しないがわかった。 ［比較特性例］集積回路を構成する高周波デバイスとし
て、前述「文献１」に記載されたｐ−ＨＥＭＴに、ドレ
イン−ソース間電圧（Ｖｄｓ）が３．５Ｖ、ゲート−ソ
ース間電圧（Ｖｇｓ）が０．２５Ｖの条件で通電試験を
行ない、実使用時間と考えられる１万時間までの推定値
を示した。この結果を図８に示す。この結果によれば、
ｐ−ＨＥＭＴのしきい値電圧は初期値を０Ｖとすると約
−０．２７Ｖに変化した。初期値と比較して−０．２７
Ｖまでしきい値電圧が変化すると、集積回路の出力（Ｓ
_２１）値は４ｄＢ程度変化してしまい、出力変化の許容
範囲を逸脱してしまう。

【００２１】出力変化の許容範囲は最大でも２ｄＢ程度
であり、ｐ−ＨＥＭＴのしきい値電圧変化量（しきい値
電圧変化の絶対値）に換算すると、０．１７Ｖ以下であ
る。本願発明は、１万時間後のしきい値電圧変化量が
０．１７Ｖ以下であるｐ−ＨＥＭＴを用いて作製した出
力変化２ｄＢ以下の集積回路を提供すると共に、その集
積回路を搭載した高周波モジュールを提供することが出
来る。

【００２２】尚、ここで、しきい電圧の変化量の許容範
囲を０．１７Ｖ以下とするのが好ましいことについて、
一般的な補足を行う。集積回路の出力変動は実用的に２
ｄＢ以下が必要です。出力変動を電流値変動で比較する
と、２ｄＢとは次の関係となる。即ち、２（ｄＢ）＝２
０ｌｏｇ（Ｉ１／Ｉ０）の関係で概算すると、２ｄＢは
電流値の約２５％の相違とみなし得る。尚、Ｉ０は変化
前の電流値、Ｉ１は変化後の電流値である。

【００２３】一方、例えば、自動車用レーダ（使用周波
数は７６．５ＧＨｚ）や無線通信の為の集積回路におけ
る電界効果型トランジスタの使用条件は、ＦＥＴの相互
コンダクタンス（ｇｍ：ドレイン電流をＩｄ、ゲート電
圧をＶｇｓとした時の△Ｉｄ／△Ｖｇｓのこと）が最大
となるＶｇｓである。このようなＶｇｓ条件下で、しき
い電圧が０．１０Ｖの変動はＩｄは概略１５％の変動と
なる。こうした関係より電流変化２５％以下となるしき
い値電圧変化は約０．１７Ｖ以下相当である。

【００２４】＜実施例２＞次に、本願発明に関する別の
実施例を以下に説明する。本実施例の集積回路を作製す
る場合の電界効果型トランジスタの構造は、前述の実施
例１の場合と同様であるので、本実施例の説明において
も図２乃至図７を参照する。本例は、実施例１における
ラジカル処理に代えて真空加熱処理を採用したものであ
る。これらの諸例によって、ゲート電極近傍に存在する
半導体表面酸化物層中の砒素酸化物量を低減することが
出来ることが理解される。

【００２５】本実施例の集積回路を作製する場合の作製
工程のうち、図２乃至図５の工程は実施例１と同一であ
るので説明を省略する。図５において、半導体表面酸化
物層７に含有する砒素酸化物（Ａｓ_２Ｏ_３）量は実施例
１と同様に約８×１０^２０ｃｍ^−３であった。

【００２６】次いで、真空度３．５×１０^−５Ｐａ、温
度４００℃の雰囲気下において、半導体表面酸化物層７
の真空加熱処理を行なった。この真空加熱処理によっ
て、半導体表面酸化物層７に含有する砒素酸化物（Ａｓ
_２Ｏ_３）量は約４．１×１０^{２ ０}ｃｍ^−３に低減した。
本例に見られるように、ゲート電極近傍に存在する半導
体表面酸化物層中の砒素酸化物量を１立方センチメート
ルあたり５．８×１０^{２ ０}ｃｍ^−３以下にすることが肝
要である。この真空加熱処理の後で、通常の蒸着法を用
いることにより、ゲート電極６を形成した（図６）。

【００２７】実施例１と同じく、図７に示すように、前
述のｐ−ＨＥＭＴ６１の他に、キャパシタ６２、マイク
ロストリップ線路６３、パッチアンテナ６４、インター
ディジタル・キャパシタ６５をそれぞれ基板１の表面１
０１に形成し、基板１を薄層化した後に、バイアホール
７１、接地導体７２を基板１の裏面１０２に形成して本
実施例の集積回路を完成させた。

【００２８】本実施例の集積回路に用いたｐ−ＨＥＭＴ
で、ドレイン−ソース間電圧（Ｖｄｓ）を３．５Ｖ、ゲ
ート−ソース間電圧（Ｖｇｓ）を０．２５Ｖの条件で通
電試験を行ない、１万時間まで外挿した。この結果、し
きい値電圧変化は約−０．１２Ｖであった。

【００２９】本実施例の集積回路での１万時間後におけ
る出力の変化量は初期値の約１．７ｄＢと予想された。
これは前述の許容範囲２ｄＢを下回る値であるので、本
実施例の集積回路は１万時間という長時間の使用に対し
て出力変動に関する問題を発生しないことがわかった。 ［諸例に基づく考察］これまで説明した３種類のｐ−Ｈ
ＥＭＴのしきい値電圧変化量と半導体表面酸化物層７に
含有する砒素酸化物（Ａｓ_２Ｏ_３）量との関係を示した
ものが図９である。

【００３０】更に、図９には、前述３種類のＨＥＭＴの
他に、しきい値電圧変化量０．２１Ｖで砒素酸化物（Ａ
ｓ_２Ｏ_３）量７．２×１０^２０ｃｍ^−３のデータも考慮
されている。この例は、実施例１における水素ラジカル
処理の代わりに、３０％アンモニア水溶液：純水＝１：
１の割合で希釈したアンモニア水溶液に１分間浸漬する
処理を行なったｐ−ＨＥＭＴである。図９に例示した４
点は、一次関数で十分近似される関係にある。その関係
式は、近似的に しきい値電圧変化量（Ｖ）＝−０．０６＋４．０×１０
^−２１×［半導体表面酸化物層７に含有するＡｓ_２Ｏ_３
量（ｃｍ^−３）］ と表せる。

【００３１】この関係を用いて、しきい値電圧変化量の
許容範囲０．１７Ｖ以下から含有する砒素酸化物（Ａｓ
_２Ｏ_３）量の許容範囲を算定すると、５．８×１０^２０
ｃｍ ^−３以下となる。

【００３２】尚、図９には一例の特性を示したが、他の
化合物半導体を用いた電界効果型トランジスタにおいて
も同等の特性を示す。本願発明はゲート電極６に対向す
る半導体材料１０の表面に形成される半導体表面酸化物
層７中の砒素酸化物量が主要課題であるので、砒素を含
有する化合物半導体を用いた電界効果型トランジスタに
広く適用出来る。具体的材料を列挙すれば、例えばＧａ
Ａｓ、ＡｌＡｓ、ＩｎＡｓ、及びこれらの混晶、例えば
ＡｌＧａＡｓ、ＩｎＡｌＡｓなどをあげることが出来
る。更に、前記材料のＡｓの一部がりん（Ｐ）やアンチ
モン（Ｓｂ）に置換された材料もあげることが出来る。
例えば、ＧａＡｓＰ、ＡｌＡｓＰ、ＩｎＡｓＰ、ＡｌＧ
ａＡｓＰ、ＩｎＡｌＡｓＰ、ＧａＡｓＳｂ、ＡｌＡｓＳ
ｂ、ＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＡｌＡｓＳ
ｂなどがその例である。

【００３３】以上、本願発明の集積回路に関する好適な
実施例について説明したが、本願発明は前記実施例に限
定されることなく、本願発明の精神を逸脱しない範囲内
において種々の設計変更をなし得ることは勿論である。
例えば、本願発明の集積回路の実施例１及び２に用いた
ｐ−ＨＥＭＴでは、ゲート電極６のドレイン電極５側に
溝４０を設けたが、図１に示したように、溝４０を設け
なくても良い。又、例えば、本願発明の集積回路に用い
たｐ−ＨＥＭＴを作製するときの結晶成長法はＭＢＥ法
のかわりにＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃ
ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等を用いても良い。また、ｐ−ＨＥＭＴのｎ−ＧａＡ
ｓキャップ層２０は、ＧａＡｓに限らず、オーミック接
触のとりやすい物質、例えばＩｎＧａＡｓ等を用いても
良い。又、チャネル層１３にＩｎ組成０．２５のＩｎＧ
ａＡｓを用いたが、０．１から０．４程度のＩｎ組成
で、転位が入らない程度の厚さにしても良い。更に、材
料も通例当該化合物半導体材料系に対して用いる化合物
半導体材料を用いることが出来る。例えば、ＩｎＧａＡ
ｓに限らず、ＧａＡｓＳｂ等を用いても良い。また、本
実施例では集積回路にｐ−ＨＥＭＴを用いたが、特にｐ
−ＨＥＭＴに限ることは無く、歪緩和ＨＥＭＴ或いはＭ
ＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に
適用することが出来る。歪緩和ＨＥＭＴの基本構成は、
例えば日本応用物理学会論文誌の１９９６年第３５巻、
第１１号の第５６４２頁から第５６４５頁（K. Higuch
i、 M. Kudo、 M. Mori、 andT. Mishima、 Japanese J
ournal of Applied Physics、 Volume 35、 Number 11
（1996） pp.5642-5645）に報告されている。

【００３４】＜実施例３＞次に、前記実施例のｐ−ＨＥ
ＭＴを基本素子として作製した集積回路からなる本願発
明の高周波モジュールの一例として、車載レーダモジュ
ールへの適用を説明する。図１０はこの車載レーダモジ
ュールのブロック構成図である。

【００３５】本モジュールにおいて、電圧可変発振器８
１からの７６ＧＨｚの信号は増幅器８２により増幅さ
れ、送信アンテナ８４から放射される。対象物から反射
して戻ってきた信号は、受信アンテナ８５から受信さ
れ、受信器８３で増幅される。この受信器の構成自体
は、通例のものでよく、ローカル信号用増幅器、低雑音
増幅器、ミキサとから構成されている。ローカル信号用
増幅器は電圧可変発振器８１から出力されるローカル信
号を増幅し、低雑音増幅器は受信アンテナ８５から受信
された信号を増幅する。又、ミキサはそれらの２つの増
幅器信号を混合する。

【００３６】この増幅器の具体的な回路構成の例を図１
１に示す。図１１ＲＦｉｎが高周波入力の端子、ＲＦｏ
ｕｔがその出力端子である。又、長方形の領域はマイク
ロストリップラインを示している。この回路の基本構成
は通例用いられるものであるので、その詳細説明は省略
する。そして、同回路における電界効果型トランジスタ
Ｔｒ１、Ｔｒ２及びＴｒ３に本願発明になるｐ−ＨＥＭ
Ｔが適用される。当該ｐ−ＨＥＭＴは例えば実施例１に
例示したものである。

【００３７】更に、この増幅された信号は、電圧可変発
振器８１からの参照信号と混合されて中間周波数（Ｉ
Ｆ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）
信号が発生され、そのＩＦ信号が端子８６より取り出さ
れる。取り出されたＩＦ信号は、所定の信号処理系によ
り、対象物の相対速度、距離、角度が計算される。尚、
取り出された信号の信号処理系は、通例のもので十分で
あり、図示されていない。

【００３８】以上、本願発明の高周波モジュールに関す
る好適な実施例について説明したが、本願発明は本実施
例に限定されることなく、本願発明の精神を逸脱しない
範囲内において種々の設計変更をなし得ることは勿論で
ある。例えば、実施例では７６ＧＨｚの自動車用レーダ
モジュールなどのミリ波車載レーダモジュールについて
述べたが、他にミリ波無線通信に応用することもでき
る。

【００３９】本願発明によれば、出力特性変動の小さな
集積回路及びその集積回路を搭載した高周波モジュール
が得られる。

【００４０】

【発明の効果】本願発明は、しきい電圧値の変動の極め
て小さい電界効果型トランジスタ並びにこれを用いた集
積回路を提供することが出来る。

【図面の簡単な説明】

【図１】図１は本願発明の集積回路に用いるｐ−ＨＥＭ
Ｔの特徴を示す要部の断造図である。

【図２】図２は本願発明の集積回路の製造工程における
装置の断面図である。

【図３】図３は本願発明の集積回路の製造工程における
装置の断面図である。

【図４】図４は本願発明の集積回路の製造工程における
装置の断面図である。

【図５】図５は本願発明の集積回路の製造工程における
装置の断面図である。

【図６】図６は本願発明の集積回路の製造工程における
装置の断面図である。

【図７】図７は本願発明の集積回路の一実施例を示す斜
視図である。

【図８】図８はｐ−ＨＥＭＴのしきい値電圧の時間変化
を示す図である。

【図９】図９は半導体表面酸化物層中の砒素酸化物量と
しきい値電圧変化量との関係の例を示す図である。

【図１０】図１０は本願発明の高周波モジュールの一実
施例を示すブロック構成図である。

【図１１】図１１は本願発明の電界効果型トランジスタ
を用いた増幅器の回路構成を示す図である。

【符号の説明】

１…半絶縁性基板、２…バッファ層、３…素子領域、４
…ソース電極、５…ドレイン電極、６…ゲート電極、７
…ゲート電極近傍に存在する半導体表面酸化物層、１１
…ノンドープバッファ層、１２…ｎ−キャリア供給層、
１３…ノンドープスペーサ層、１４…ノンドープチャネ
ル層、１５…ノンドープスペーサ層、１６…キャリア供
給層、１７…バリア層、１８…カバー層、１９…エッチ
ングストップ層、２０…キャップ層、３０…絶縁膜、４
０…溝、４１…ゲート電極形成用開孔、５０…ゲートリ
セス領域、６１…ｐ−ＨＥＭＴ、６２…キャパシタ、６
３…マイクロストリップ線路、６４…パッチアンテナ、
６５…インターディジタル・キャパシタ、７１…バイア
ホール、７２…接地導体、１０１…半絶縁性基板１の表
面、１０２…半絶縁性基板１の裏面。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 紀川 健 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F102 GA11 GA16 GA18 GB02 GC01 GD01 GJ05 GK06 GL04 GM06 GN05 GQ01 GQ02 GR10 GV05 HC01 HC15 HC21 HC30

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体材料層と、この半導体材料層に対
   して配されたゲート電極とを少なくとも有し、前記半導
   体材料層が有する半導体表面酸化物層中の砒素酸化物量
   が１立方センチメートルあたり５．８×１０^２０個以下
   である電界効果型トランジスタを具備することを特徴と
   する集積回路。
2. 【請求項２】 前記電界効果型トランジスタは、その基
   板がＧａＡｓであることを特徴とする請求項１に記載の
   集積回路。
3. 【請求項３】 前記電界効果型トランジスタは、そのチ
   ャネル層がＩｎＧａＡｓであることを特徴とする請求項
   １及び請求項２のいずれかに記載の集積回路。
4. 【請求項４】 第１の化合物半導体層領域と、これにヘ
   テロ接合される第２の化合物半導体層領域とを有し、前
   記第１の化合物半導体層領域はキャリアの移送を担う領
   域を有し、前記第２の化合物半導体層領域を介するゲー
   ト電極より電界を印加が可能であり、且つ前記第２の化
   合物半導体層領域が有する半導体表面酸化物層中の砒素
   酸化物量が１立方センチメートルあたり５．８×１０
   ^２０個以下である電界効果型トランジスタを具備するこ
   とを特徴とする集積回路。