JP3092293B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3092293B2 JP3092293B2 JP04027821A JP2782192A JP3092293B2 JP 3092293 B2 JP3092293 B2 JP 3092293B2 JP 04027821 A JP04027821 A JP 04027821A JP 2782192 A JP2782192 A JP 2782192A JP 3092293 B2 JP3092293 B2 JP 3092293B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- gaas
- thickness
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、エピタキシャル成長に
より作製される電界効果トランジスタに係り、特に、そ
の性能に大きく関与するキャリア移動度が大きく、低雑
音な化合物半導体電界効果トランジスタと、それを用い
た低雑音増幅回路に関する。
より作製される電界効果トランジスタに係り、特に、そ
の性能に大きく関与するキャリア移動度が大きく、低雑
音な化合物半導体電界効果トランジスタと、それを用い
た低雑音増幅回路に関する。
【０００２】
【従来の技術】エピタキシャル成長により作製されるＦ
ＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏ
ｒ；電界効果トランジスタ）のチャネルは、例えばＧａ
Ａｓをチャネル材料としたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅ
ｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ）では、特開平１−９４６７５号公報、より高性能な
ＩｎＧａＡｓチャネルＨＥＭＴでは、特開平１−６６９
７２号公報、また基板材料としてＩｎＰを用いた例で
は、特開平３−５０８３９号公報に記載のように、単一
の半導体層のみで形成されていた。
ＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏ
ｒ；電界効果トランジスタ）のチャネルは、例えばＧａ
Ａｓをチャネル材料としたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅ
ｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ）では、特開平１−９４６７５号公報、より高性能な
ＩｎＧａＡｓチャネルＨＥＭＴでは、特開平１−６６９
７２号公報、また基板材料としてＩｎＰを用いた例で
は、特開平３−５０８３９号公報に記載のように、単一
の半導体層のみで形成されていた。
【０００３】
【発明が解決しようとする課題】ＦＥＴの性能指数とし
て重要なものの一つに相互コンダクタンスがある。ゲー
トに印加する電圧が閾電圧に近いときには、相互コンダ
クタンスはキャリア移動度に比例するため、この領域で
キャリア移動度が性能を左右するといえる。キャリア移
動度の向上は、移動度低下の原因である散乱源の影響を
低減させる、或いは高移動度材料を用いることにより達
成される。
て重要なものの一つに相互コンダクタンスがある。ゲー
トに印加する電圧が閾電圧に近いときには、相互コンダ
クタンスはキャリア移動度に比例するため、この領域で
キャリア移動度が性能を左右するといえる。キャリア移
動度の向上は、移動度低下の原因である散乱源の影響を
低減させる、或いは高移動度材料を用いることにより達
成される。
【０００４】移動度低下の主たる原因である不純物散乱
は、図２のようなＨＥＭＴ構造、即ち、キャリア供給層
とチャネルとを空間的に分離することにより向上し、ま
たキャリア供給層とチャネル層間のスペーサ層幅を増す
ことにより、更に向上する。例えば、ＧａＡｓチャネル
ＨＥＭＴの場合、スペーサ層幅が２０ｎｍ以上の時、電
子移動度は約８０００cm2／Ｖｓ と、ＧａＡｓの達成可
能な最大のものとなる。ところが、スペーサ層幅が大き
すぎるとチャネルに生じるキャリア数が減少し、その結
果、相互コンダクタンスも減少する。通常の場合、スペ
ーサ層幅の最適値は２乃至４ｎｍ程度であり、この時の
電子移動度は約５０００cm2／Ｖｓ であった。また、高
移動度材料としてＩｎＧａＡｓが用いられてきたが、こ
の材料はＧａＡｓよりも格子定数が大きく、層厚が大き
くなるとチャネルに転位が生じてしまうため、高移動度
材料としての特性を有効に利用できなかった。
は、図２のようなＨＥＭＴ構造、即ち、キャリア供給層
とチャネルとを空間的に分離することにより向上し、ま
たキャリア供給層とチャネル層間のスペーサ層幅を増す
ことにより、更に向上する。例えば、ＧａＡｓチャネル
ＨＥＭＴの場合、スペーサ層幅が２０ｎｍ以上の時、電
子移動度は約８０００cm2／Ｖｓ と、ＧａＡｓの達成可
能な最大のものとなる。ところが、スペーサ層幅が大き
すぎるとチャネルに生じるキャリア数が減少し、その結
果、相互コンダクタンスも減少する。通常の場合、スペ
ーサ層幅の最適値は２乃至４ｎｍ程度であり、この時の
電子移動度は約５０００cm2／Ｖｓ であった。また、高
移動度材料としてＩｎＧａＡｓが用いられてきたが、こ
の材料はＧａＡｓよりも格子定数が大きく、層厚が大き
くなるとチャネルに転位が生じてしまうため、高移動度
材料としての特性を有効に利用できなかった。
【０００５】また、セルラー，コードレス電話などの移
動体通信端末において、小型化，低消費電力化に対する
要求が大きくなってきている。このため、ＦＥＴ等のデ
バイスでも、低電流動作が要求される。ところが、低電
流動作時には一般に相互コンダクタンスが著しく低下
し、雑音特性の指標である雑音指数は増大する。
動体通信端末において、小型化，低消費電力化に対する
要求が大きくなってきている。このため、ＦＥＴ等のデ
バイスでも、低電流動作が要求される。ところが、低電
流動作時には一般に相互コンダクタンスが著しく低下
し、雑音特性の指標である雑音指数は増大する。
【０００６】本発明の第一の目的はＦＥＴのデバイスの
性能に大きく寄与する電子移動度の大きな構造を提供す
ることにあり、第二の目的は高性能低雑音増幅器を提供
することにある。
性能に大きく寄与する電子移動度の大きな構造を提供す
ることにあり、第二の目的は高性能低雑音増幅器を提供
することにある。
【０００７】
【課題を解決するための手段】上記第一の目的は、図１
のように、高電子移動度で、バンドギャップの小さな半
導体材料をチャネルの中央に配置した構造により達成さ
れる。また第二の目的は、上記ＦＥＴを用いた回路を構
築することにより達成される。
のように、高電子移動度で、バンドギャップの小さな半
導体材料をチャネルの中央に配置した構造により達成さ
れる。また第二の目的は、上記ＦＥＴを用いた回路を構
築することにより達成される。
【０００８】
【作用】図３に、従来のＨＥＭＴのゲート電極下におけ
るバンド構造と電子密度分布の模式図を示す。通常利用
されている電流領域では、電子密度分布は図３のように
チャネルの中央部で大きくなっている。キャリア供給層
９へ拡がった電子は、チャネルを移動する電子よりも散
乱を受けやすく、チャネル全体の移動度の低下をまね
く。更に、計算に取り入れていない不純物の拡散等の影
響からも、スペーサ層側への電子分布は好ましくない。
更に、基板側へ滲み出す電子は、ゲートに印加する電圧
の大きさに従って変化する。このことはゲート電圧に関
する相互コンダクタンスの変化が多次関数的に変化する
ことを意味し、増幅器等に利用したとき出力歪が大きく
なる。
るバンド構造と電子密度分布の模式図を示す。通常利用
されている電流領域では、電子密度分布は図３のように
チャネルの中央部で大きくなっている。キャリア供給層
９へ拡がった電子は、チャネルを移動する電子よりも散
乱を受けやすく、チャネル全体の移動度の低下をまね
く。更に、計算に取り入れていない不純物の拡散等の影
響からも、スペーサ層側への電子分布は好ましくない。
更に、基板側へ滲み出す電子は、ゲートに印加する電圧
の大きさに従って変化する。このことはゲート電圧に関
する相互コンダクタンスの変化が多次関数的に変化する
ことを意味し、増幅器等に利用したとき出力歪が大きく
なる。
【０００９】図４に、本発明のＦＥＴのゲート電極下に
おけるバンド構造と電子密度分布を示す。図は、チャネ
ルの中央部分（半導体層３）に移動度が大きく、バンド
ギャップの小さな材料を用いたものである。キャリアの
大部分は移動度が大きな半導体層３中に分布し、残りの
電子のうちの大部分は、半導体層２及び４に分布してお
り、キャリア供給層に滲み出す電子は均一チャネルの場
合よりも著しく少ない。
おけるバンド構造と電子密度分布を示す。図は、チャネ
ルの中央部分（半導体層３）に移動度が大きく、バンド
ギャップの小さな材料を用いたものである。キャリアの
大部分は移動度が大きな半導体層３中に分布し、残りの
電子のうちの大部分は、半導体層２及び４に分布してお
り、キャリア供給層に滲み出す電子は均一チャネルの場
合よりも著しく少ない。
【００１０】図５に本発明の一実施例を示す電界効果ト
ランジスタの相互コンダクタンスのチャネル厚さ依存性
を示す。この時のデバイスは、ゲート長０.１μｍ ，ゲ
ート幅２００μｍであり、ソース−ドレイン間電圧は２
Ｖ，ドレイン電流２ｍＡ動作時を示している。
ランジスタの相互コンダクタンスのチャネル厚さ依存性
を示す。この時のデバイスは、ゲート長０.１μｍ ，ゲ
ート幅２００μｍであり、ソース−ドレイン間電圧は２
Ｖ，ドレイン電流２ｍＡ動作時を示している。
【００１１】チャネル厚さが大きくなると、相互コンダ
クタンスは低下するが、特にゲート厚さ２０ｎｍで低下
が著しい。これは、観測される移動度の増加に必要な条
件が、図４のような電子分布が得られること、即ち、チ
ャネルが量子井戸とみなせ、かつ電子分布の重心がチャ
ネルの中心近傍に来ることに起因する。チャネルの厚さ
が２０ｎｍの時、チャネルに生じる量子準位のうち、基
底準位と第一励起準位との間のエネルギ差は約６０ｍｅ
Ｖとなる。これは、２ｍＡ動作時のゲート電圧における
チャネルの電子分布が上記電子分布の条件を満たす最小
のエネルギ差であることを意味し、このためにはチャネ
ルの厚さは２０ｎｍ以下である必要があることがわか
る。
クタンスは低下するが、特にゲート厚さ２０ｎｍで低下
が著しい。これは、観測される移動度の増加に必要な条
件が、図４のような電子分布が得られること、即ち、チ
ャネルが量子井戸とみなせ、かつ電子分布の重心がチャ
ネルの中心近傍に来ることに起因する。チャネルの厚さ
が２０ｎｍの時、チャネルに生じる量子準位のうち、基
底準位と第一励起準位との間のエネルギ差は約６０ｍｅ
Ｖとなる。これは、２ｍＡ動作時のゲート電圧における
チャネルの電子分布が上記電子分布の条件を満たす最小
のエネルギ差であることを意味し、このためにはチャネ
ルの厚さは２０ｎｍ以下である必要があることがわか
る。
【００１２】また、電子が量子井戸の基底準位のみを占
めるとき、チャネルの中心から端までの領域のうち５０
％の中に存在する電子数はチャネル全体の電子の約９０
％となる。これよりも狭い領域では電子数が著しく減少
し、超格子チャネルの効果が薄れる。従って、中心の半
導体層厚はチャネル層厚の５０％以上である時に、特に
効果が顕著である。また、半導体層３の厚さが厚くなる
につれてキャリア供給層との間の電界強度が小さくな
り、チャネルに溜る二次元電子ガスの濃度が小さくな
る。
めるとき、チャネルの中心から端までの領域のうち５０
％の中に存在する電子数はチャネル全体の電子の約９０
％となる。これよりも狭い領域では電子数が著しく減少
し、超格子チャネルの効果が薄れる。従って、中心の半
導体層厚はチャネル層厚の５０％以上である時に、特に
効果が顕著である。また、半導体層３の厚さが厚くなる
につれてキャリア供給層との間の電界強度が小さくな
り、チャネルに溜る二次元電子ガスの濃度が小さくな
る。
【００１３】通常用いられているような、キャリア供給
層とチャネルとの間のスペーサ層幅が２ｎｍの時、半導
体層３としてＩｎ組成０．３ のＩｎＧａＡｓ、半導体
層４としてＧａＡｓを用いたとき、半導体層４の厚さが
５ｎｍ以下では二次元電子ガス濃度の最大値は１．２×
１０１２／ｃｍ２となり、ＧａＡｓチャネルでの従来構
造と同程度となる。これ以上半導体層４が厚くなると二
次元電子ガス濃度の最大値が激減し、ソース抵抗が増大
し、その結果、相互コンダクタンスが低下する。従って
半導体層４の厚さは５ｎｍ以下の時、効果が顕著であ
る。このような条件を満たすとき、観測される電子移動
度は大きくなり、相互コンダクタンスも大きくなる。加
えてゲート電圧の変化に対する電子分布の重心の変化も
小さいため、この素子を利用した増幅回路やミキサは低
雑音，高利得となり、また出力歪は小さくなる。
層とチャネルとの間のスペーサ層幅が２ｎｍの時、半導
体層３としてＩｎ組成０．３ のＩｎＧａＡｓ、半導体
層４としてＧａＡｓを用いたとき、半導体層４の厚さが
５ｎｍ以下では二次元電子ガス濃度の最大値は１．２×
１０１２／ｃｍ２となり、ＧａＡｓチャネルでの従来構
造と同程度となる。これ以上半導体層４が厚くなると二
次元電子ガス濃度の最大値が激減し、ソース抵抗が増大
し、その結果、相互コンダクタンスが低下する。従って
半導体層４の厚さは５ｎｍ以下の時、効果が顕著であ
る。このような条件を満たすとき、観測される電子移動
度は大きくなり、相互コンダクタンスも大きくなる。加
えてゲート電圧の変化に対する電子分布の重心の変化も
小さいため、この素子を利用した増幅回路やミキサは低
雑音，高利得となり、また出力歪は小さくなる。
【００１４】
【実施例】以下に本発明の一実施例を図面を用いて具体
的に説明する。以降、材料の記述としてＡｌＧａＡｓは
ＧａＡｓ中のＧａ原子のうちの一部をＡｌで置換したも
の、ＩｎＧａＡｓはＧａＡｓ中のＧａ原子のうちの一部
をＩｎで置換したものを意味する。
的に説明する。以降、材料の記述としてＡｌＧａＡｓは
ＧａＡｓ中のＧａ原子のうちの一部をＡｌで置換したも
の、ＩｎＧａＡｓはＧａＡｓ中のＧａ原子のうちの一部
をＩｎで置換したものを意味する。
【００１５】〈実施例１〉図６に、本発明の一実施例の
断面図を示す。まず半絶縁性ＧａＡｓ基板６上に、ＭＢ
Ｅ（分子線エピタキシ）装置により、アンドープＧａＡ
ｓ（厚さ：２００ｎｍ）７，アンドープＡｌＧａＡｓ／
アンドープＧａＡｓ超格子層（厚さ：３／５０ｎｍ×
５）１４，アンドープＡｌＧａＡｓバッファ層（Ａｌ組
成０.３ ，厚さ：２０ｎｍ）１５，チャネル層（アンド
ープＧａＡｓ（厚さ：２ｎｍ）２，アンドープＩｎＧａ
Ａｓ（Ｉｎ組成０.４ ，４ｎｍ）３，アンドープＧａＡ
ｓ（厚さ：２ｎｍ）４），アンドープＡｌＧａＡｓスペ
ーサ層（Ａｌ組成０.３ ，２ｎｍ）８，ｎ−ＡｌＧａＡ
ｓキャリア供給層（Ａｌ組成０.３ ，１０ｎｍ，Ｓｉ濃
度：５×１０18／cm3）９，アンドープＡｌＧａＡｓ層
（Ａｌ組成０.３，１５ｎｍ）１０を成長させ、最後に
ｎ−ＧａＡｓキャップ層（Ｓｉ濃度：７×１０19／c
m3，１６０ｎｍ）１６を堆積させる。
断面図を示す。まず半絶縁性ＧａＡｓ基板６上に、ＭＢ
Ｅ（分子線エピタキシ）装置により、アンドープＧａＡ
ｓ（厚さ：２００ｎｍ）７，アンドープＡｌＧａＡｓ／
アンドープＧａＡｓ超格子層（厚さ：３／５０ｎｍ×
５）１４，アンドープＡｌＧａＡｓバッファ層（Ａｌ組
成０.３ ，厚さ：２０ｎｍ）１５，チャネル層（アンド
ープＧａＡｓ（厚さ：２ｎｍ）２，アンドープＩｎＧａ
Ａｓ（Ｉｎ組成０.４ ，４ｎｍ）３，アンドープＧａＡ
ｓ（厚さ：２ｎｍ）４），アンドープＡｌＧａＡｓスペ
ーサ層（Ａｌ組成０.３ ，２ｎｍ）８，ｎ−ＡｌＧａＡ
ｓキャリア供給層（Ａｌ組成０.３ ，１０ｎｍ，Ｓｉ濃
度：５×１０18／cm3）９，アンドープＡｌＧａＡｓ層
（Ａｌ組成０.３，１５ｎｍ）１０を成長させ、最後に
ｎ−ＧａＡｓキャップ層（Ｓｉ濃度：７×１０19／c
m3，１６０ｎｍ）１６を堆積させる。
【００１６】メサエッチにより素子間分離を行なったあ
と、ＳｉＯ2 膜を蒸着し、通常のホトリソグラフィープ
ロセスにより、ソース電極１１及びドレイン電極１２の
ための孔を形成する。この孔の表面のＳｉＯ2 膜をドラ
イエッチにより削り、ｎ−ＧａＡｓキャップ層１６を４
０ｎｍ程度ウエットエッチにより孔あけする。さらにＳ
ｉＯ2 膜をウエットエッチによりサイドエッチさせて、
リフトオフしやすい形状にする。この上にＡｕＺｎ／Ｍ
ｏ／Ａｕを蒸着し、窒素雰囲気中で熱処理（４００℃，
５分）を行なう。さらに、ＥＢ（電子線）描画法を用い
て、ゲートパターンを形成する。次に、ウエットエッチ
と選択性ドライエッチにより制御性よくアンドープＡｌ
ＧａＡｓ層１０の手前までエッチング除去した。さらに
Ａｌを蒸着した後リフトオフすることにより、ゲート長
０.１μｍ ，ゲート幅２００μｍのゲート電極１３を形
成した。このようにして、図５に示した構造のＦＥＴを
実現した。
と、ＳｉＯ2 膜を蒸着し、通常のホトリソグラフィープ
ロセスにより、ソース電極１１及びドレイン電極１２の
ための孔を形成する。この孔の表面のＳｉＯ2 膜をドラ
イエッチにより削り、ｎ−ＧａＡｓキャップ層１６を４
０ｎｍ程度ウエットエッチにより孔あけする。さらにＳ
ｉＯ2 膜をウエットエッチによりサイドエッチさせて、
リフトオフしやすい形状にする。この上にＡｕＺｎ／Ｍ
ｏ／Ａｕを蒸着し、窒素雰囲気中で熱処理（４００℃，
５分）を行なう。さらに、ＥＢ（電子線）描画法を用い
て、ゲートパターンを形成する。次に、ウエットエッチ
と選択性ドライエッチにより制御性よくアンドープＡｌ
ＧａＡｓ層１０の手前までエッチング除去した。さらに
Ａｌを蒸着した後リフトオフすることにより、ゲート長
０.１μｍ ，ゲート幅２００μｍのゲート電極１３を形
成した。このようにして、図５に示した構造のＦＥＴを
実現した。
【００１７】本実施例による装置は、耐圧：６Ｖ，ソー
ス抵抗Ｒ：０.６Ω・mm ，ドレイン電流２ｍＡ時におけ
る相互コンダクタンスｇ：１７５ｍＳ／mm，１２ＧＨｚ
における雑音指数ＮＦ＝０.４ と高性能を示した。
ス抵抗Ｒ：０.６Ω・mm ，ドレイン電流２ｍＡ時におけ
る相互コンダクタンスｇ：１７５ｍＳ／mm，１２ＧＨｚ
における雑音指数ＮＦ＝０.４ と高性能を示した。
【００１８】なお、製造工程におけるエピタキシャル結
晶成長に際しては、ここで示したＭＢＥのかわりに原子
層単位で成長を制御できる装置、例えば、ＭＯＣＶＤ等
を用いても同様の結果が得られる。また、キャップ層１
６は、ＧａＡｓに限らず、オーミック接触のとりやすい
物質、例えば、ＩｎＧａＡｓ等を用いてもよい。またゲ
ート直下のアンドープＡｌＧａＡｓ層１０は、耐圧を小
さくしない程度に、１×１０18／cm2 以下のｎ−ＡｌＧ
ａＡｓを用いてもよい。バッファ層１５は無くても良い
が、ドレイン電流が小さな領域での動作では相互コンダ
クタンスに影響を与える。また、Ａｌ組成が小さすぎる
と、ピンチオフ特性が悪化し、大きすぎると結晶性が悪
化するため、通常の場合、Ａｌ組成０.２〜０.５、厚さ
として５ｎｍ〜１００ｎｍの範囲では良好な結果を示
す。
晶成長に際しては、ここで示したＭＢＥのかわりに原子
層単位で成長を制御できる装置、例えば、ＭＯＣＶＤ等
を用いても同様の結果が得られる。また、キャップ層１
６は、ＧａＡｓに限らず、オーミック接触のとりやすい
物質、例えば、ＩｎＧａＡｓ等を用いてもよい。またゲ
ート直下のアンドープＡｌＧａＡｓ層１０は、耐圧を小
さくしない程度に、１×１０18／cm2 以下のｎ−ＡｌＧ
ａＡｓを用いてもよい。バッファ層１５は無くても良い
が、ドレイン電流が小さな領域での動作では相互コンダ
クタンスに影響を与える。また、Ａｌ組成が小さすぎる
と、ピンチオフ特性が悪化し、大きすぎると結晶性が悪
化するため、通常の場合、Ａｌ組成０.２〜０.５、厚さ
として５ｎｍ〜１００ｎｍの範囲では良好な結果を示
す。
【００１９】本実施例では、ＡｌＧａＡｓ層のＡｌ組成
として０．３を用いたが、０．１５から０．４ 程度の
値を用いても同様な結果が得られる。またチャネル層に
はＩｎ組成０．４ のＩｎＧａＡｓを用いたが、０．２
から０．６程度のＩｎ組成で、転位が入らない程度の厚
さにしてもよく、チャネル層２及び４の材料を異なるも
のにしても良い。更に、チャネル層は３層構造に限ら
ず、Ｉｎ組成が段階的に変化するような構造や、一原子
層ごとに材料の異のなる超格子構造にしても良い。材料
もＩｎＧａＡｓに限らず、ＧａＡｓＳｂを用いてもよ
く、また層構造もＧａＡｓ／ＡｌＧａＡｓに限らず、例
えば、ＩｎＧａＡｓ／ＩｎＡｌＡｓやＩｎＡｓ／（Ａ
ｌ，Ｇａ）（Ｓｂ，Ａｓ）のような材料の組み合わせの
とき同様な結果が得られる。また、基板材料もＧａＡｓ
に限らず、ＩｎＰなどを用いてもよい。
として０．３を用いたが、０．１５から０．４ 程度の
値を用いても同様な結果が得られる。またチャネル層に
はＩｎ組成０．４ のＩｎＧａＡｓを用いたが、０．２
から０．６程度のＩｎ組成で、転位が入らない程度の厚
さにしてもよく、チャネル層２及び４の材料を異なるも
のにしても良い。更に、チャネル層は３層構造に限ら
ず、Ｉｎ組成が段階的に変化するような構造や、一原子
層ごとに材料の異のなる超格子構造にしても良い。材料
もＩｎＧａＡｓに限らず、ＧａＡｓＳｂを用いてもよ
く、また層構造もＧａＡｓ／ＡｌＧａＡｓに限らず、例
えば、ＩｎＧａＡｓ／ＩｎＡｌＡｓやＩｎＡｓ／（Ａ
ｌ，Ｇａ）（Ｓｂ，Ａｓ）のような材料の組み合わせの
とき同様な結果が得られる。また、基板材料もＧａＡｓ
に限らず、ＩｎＰなどを用いてもよい。
【００２０】本実施例では、Ｎチャネル電界効果トラン
ジスタの例を示したが、Ｐチャネルでも良好な結果が得
られる。この場合、本実施例のＮドープ層をＰドープ層
にすることにより達成される。
ジスタの例を示したが、Ｐチャネルでも良好な結果が得
られる。この場合、本実施例のＮドープ層をＰドープ層
にすることにより達成される。
【００２１】また、本実施例はＨＥＭＴについて述べた
が、他のヘテロ接合素子、即ちＨＩＧＦＥＴ等に適用し
ても良好な結果が得られることは云うまでもない。
が、他のヘテロ接合素子、即ちＨＩＧＦＥＴ等に適用し
ても良好な結果が得られることは云うまでもない。
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】〈実施例２〉 図８に本発明の一実施例の回路図を示す。実施例１或い
は実施例２記載のＦＥＴを半導体基板上に形成するが、
その時図７のようにストリップ線路やコンデンサを用い
たマッチング回路を同一基板上に形成する。こうして得
られた低雑音増幅器は、ＦＥＴ１のドレイン電圧１０６
及びＦＥＴ２のドレイン電圧１０７は２．５Ｖ、初段の
ＦＥＴ１のドレイン電流が６ｍＡ、次段のＦＥＴ２のド
レイン電流が１０ｍＡという条件で、１２ＧＨｚにおい
て最小雑音指数１．０ｄＢ 、その時の利得が１８．５
という良好な性能が得られた。
は実施例２記載のＦＥＴを半導体基板上に形成するが、
その時図７のようにストリップ線路やコンデンサを用い
たマッチング回路を同一基板上に形成する。こうして得
られた低雑音増幅器は、ＦＥＴ１のドレイン電圧１０６
及びＦＥＴ２のドレイン電圧１０７は２．５Ｖ、初段の
ＦＥＴ１のドレイン電流が６ｍＡ、次段のＦＥＴ２のド
レイン電流が１０ｍＡという条件で、１２ＧＨｚにおい
て最小雑音指数１．０ｄＢ 、その時の利得が１８．５
という良好な性能が得られた。
【００２９】尚、今回の実施例では二段増幅器の例を示
したが、一段増幅器でも良好な結果が得られる。また、
マッチング回路が同一基板上にある、いわゆる、モノリ
シックＩＣの例を示したが、多少性能は落ちるが製作の
容易なハイブリッドＩＣ、即ちマッチング回路が同一基
板上にないものでも良好な結果が得られる。
したが、一段増幅器でも良好な結果が得られる。また、
マッチング回路が同一基板上にある、いわゆる、モノリ
シックＩＣの例を示したが、多少性能は落ちるが製作の
容易なハイブリッドＩＣ、即ちマッチング回路が同一基
板上にないものでも良好な結果が得られる。
【００３０】今回の実施例では１２ＧＨｚ帯の低雑音増
幅器についてのみを記載したが、マッチング回路の変更
で他の周波数帯でも良好な特性が得られた。また、この
FETを、ミキサなど、他の回路に利用しても良好な特性
が得られる。
幅器についてのみを記載したが、マッチング回路の変更
で他の周波数帯でも良好な特性が得られた。また、この
FETを、ミキサなど、他の回路に利用しても良好な特性
が得られる。
【００３１】
【発明の効果】本発明によれば、高いキャリア移動度に
より性能の向上が図れる電界効果トランジスタが得ら
れ、低雑音増幅器等に適用したとき、大きな効果が得ら
れる。
より性能の向上が図れる電界効果トランジスタが得ら
れ、低雑音増幅器等に適用したとき、大きな効果が得ら
れる。
【図１】本発明の一実施例を示すＦＥＴのチャネル近傍
の説明図。
の説明図。
【図２】従来の実施例を示すＨＥＭＴの断面図。
【図３】従来の実施例を示すＨＥＭＴのチャネル近傍の
バンド構造と電子密度分布図。
バンド構造と電子密度分布図。
【図４】本発明の一実施例を示すＨＥＭＴのチャネル近
傍のバンド構造と電子密度分布図。
傍のバンド構造と電子密度分布図。
【図５】本発明の一実施例を示すＨＥＭＴの相互コンダ
クタンスのチャネル厚さ依存性の説明図。
クタンスのチャネル厚さ依存性の説明図。
【図６】本発明の一実施例を示すＨＥＭＴの断面図。
【図７】本発明の一実施例を示すＨＥＭＴの断面図。
【図８】本発明の一実施例を示すＨＥＭＴを用いた低雑
音増幅器の系統図。
音増幅器の系統図。
１…バッファ層、２…アンドープＧａＡｓチャネル層、
３…アンドープＩｎＧａＡｓチャネル層、４…アンドー
プＧａＡｓチャネル層、５…バリア層。
３…アンドープＩｎＧａＡｓチャネル層、４…アンドー
プＧａＡｓチャネル層、５…バリア層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山根 正雄 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体設計開発 センタ内 (56)参考文献 特開 昭63−90861（ＪＰ，Ａ) 特開 平３−136250（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/338 H01L 29/812
Claims (2)
- 【請求項１】電界効果トランジスタにおいて、半導体基
板はＧａＡｓからなり、チャネル層はＧａＡｓ層、Ｉｎ
ＧａＡｓ層およびＧａＡｓ層がこの順序で配置された積
層構造を有し、前記チャネル層の厚さは２０ｎｍ以下で
あり、前記２つのＧａＡｓ層を除いた前記積層構造の厚
さは前記チャネル層厚の５０％以上であることを特徴と
する電界効果トランジスタ。 - 【請求項２】前記半導体基板から遠い側の前記ＧａＡｓ
層の厚さは５ｎｍ以下であることを特徴とする請求項１
に記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04027821A JP3092293B2 (ja) | 1992-02-14 | 1992-02-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04027821A JP3092293B2 (ja) | 1992-02-14 | 1992-02-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226372A JPH05226372A (ja) | 1993-09-03 |
| JP3092293B2 true JP3092293B2 (ja) | 2000-09-25 |
Family
ID=12231624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04027821A Expired - Fee Related JP3092293B2 (ja) | 1992-02-14 | 1992-02-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092293B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2965358B2 (ja) * | 1995-11-09 | 1999-10-18 | 松下電子工業株式会社 | 電界効果型トランジスタ |
| JP4717319B2 (ja) * | 2002-12-25 | 2011-07-06 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP4672959B2 (ja) * | 2002-12-25 | 2011-04-20 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| CN106783613B (zh) * | 2017-01-13 | 2022-12-13 | 桂林电子科技大学 | 一种iii-v族半导体moshemt器件及其制备方法 |
| CN115085009B (zh) * | 2022-07-27 | 2022-11-22 | 湖南汇思光电科技有限公司 | 一种InAs量子点激光器及其制备方法 |
-
1992
- 1992-02-14 JP JP04027821A patent/JP3092293B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226372A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6689652B2 (en) | Method of manufacturing a high electron mobility transistor | |
| US5548138A (en) | Semiconductor device with reduced tunnel resistance and circuitry using the same | |
| JP2604349B2 (ja) | 半導体装置 | |
| JP2001217257A (ja) | 半導体装置およびその製造方法 | |
| JPH1056168A (ja) | 電界効果トランジスタ | |
| JP2007335586A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| Geiger et al. | InGaP/InGaAs HFET with high current density and high cut-off frequencies | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP3092293B2 (ja) | 電界効果トランジスタ | |
| JPH0590301A (ja) | 電界効果型トランジスタ | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP3667331B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
| JPH06151468A (ja) | 電界効果トランジスタおよびそれを用いた増幅回路 | |
| JPH1197669A (ja) | 半導体装置 | |
| JPH05144849A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JPH09270522A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3537609B2 (ja) | 半導体装置及びその製造方法 | |
| JP3383057B2 (ja) | 半導体装置 | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JP2000294767A (ja) | 電界効果トランジスタ | |
| JPH07169976A (ja) | 半導体装置、その製造方法及び電界効果トランジスタを用いた回路 | |
| JPH06177166A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH08274346A (ja) | 半導体装置およびそれを用いた回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |