JPH1197669A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1197669A JPH1197669A JP25348897A JP25348897A JPH1197669A JP H1197669 A JPH1197669 A JP H1197669A JP 25348897 A JP25348897 A JP 25348897A JP 25348897 A JP25348897 A JP 25348897A JP H1197669 A JPH1197669 A JP H1197669A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron supply
- supply layer
- schottky junction
- composition ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 高い電子濃度を実現し、かつソース及びドレ
イン抵抗の上昇を抑制して、高性能で高出力化が実現で
きる半導体装置を得る。 【解決手段】 半絶縁性基板１上に形成された比較的高
い不純物濃度のＡｌxＧａ1-xＡｓからなる第１の電子供
給層３、この第１の電子供給層３上に形成されたアンド
ープＩｎＧａＡｓチャネル層４、このチャネル層上に形
成された比較的高い不純物濃度のＡｌyＧａ1-yＡｓから
なる第２の電子供給層５、この第２の電子供給層上に形
成されたアンドープＡｌzＧａ1-zＡｓショットキー接合
形成層６、このショットキー接合形成層６上に形成され
たゲート電極１１、このゲート電極１１を挟んで上記シ
ョットキー接合形成層６上に形成されたソース及びドレ
イン電極９、１０を備え、上記第２の電子供給層及びシ
ョットキー接合形成層のＡｌ組成比ｙ、ｚは、第１の電
子供給層のＡｌ組成比ｘよりも低いことを特徴とする。
イン抵抗の上昇を抑制して、高性能で高出力化が実現で
きる半導体装置を得る。 【解決手段】 半絶縁性基板１上に形成された比較的高
い不純物濃度のＡｌxＧａ1-xＡｓからなる第１の電子供
給層３、この第１の電子供給層３上に形成されたアンド
ープＩｎＧａＡｓチャネル層４、このチャネル層上に形
成された比較的高い不純物濃度のＡｌyＧａ1-yＡｓから
なる第２の電子供給層５、この第２の電子供給層上に形
成されたアンドープＡｌzＧａ1-zＡｓショットキー接合
形成層６、このショットキー接合形成層６上に形成され
たゲート電極１１、このゲート電極１１を挟んで上記シ
ョットキー接合形成層６上に形成されたソース及びドレ
イン電極９、１０を備え、上記第２の電子供給層及びシ
ョットキー接合形成層のＡｌ組成比ｙ、ｚは、第１の電
子供給層のＡｌ組成比ｘよりも低いことを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明はショットキー接合
型の電極を有する半導体装置に関するものである。
型の電極を有する半導体装置に関するものである。
【０００２】
【従来の技術】図６は従来のショットキー接合型の電極
を有する半導体装置を示す要部断面図である。この図に
おいて、１は半絶縁性ＧａＡｓ基板、１８はこの基板１
上に形成された高抵抗のアンドープＡｌ0.20Ｇａ0.80Ａ
ｓバッファ層、１９はこのバッファ層１８上に形成され
たｎ型不純物濃度が比較的高いＡｌ0.20Ｇａ0.80Ａｓか
らなる第１の電子供給層、４はこの第１の電子供給層１
９上に形成されたアンドープＩｎ0.15Ｇａ0.85Ａｓチャ
ネル層、２０はこのチャネル層４上に形成されたｎ型不
純物濃度が比較的高いＡｌ0.20Ｇａ0.80Ａｓからなる第
２の電子供給層、２１はこの第２の電子供給層２０上に
形成されたアンドープＡｌ0.20Ｇａ0.80Ａｓショットキ
ー接合形成層である。
を有する半導体装置を示す要部断面図である。この図に
おいて、１は半絶縁性ＧａＡｓ基板、１８はこの基板１
上に形成された高抵抗のアンドープＡｌ0.20Ｇａ0.80Ａ
ｓバッファ層、１９はこのバッファ層１８上に形成され
たｎ型不純物濃度が比較的高いＡｌ0.20Ｇａ0.80Ａｓか
らなる第１の電子供給層、４はこの第１の電子供給層１
９上に形成されたアンドープＩｎ0.15Ｇａ0.85Ａｓチャ
ネル層、２０はこのチャネル層４上に形成されたｎ型不
純物濃度が比較的高いＡｌ0.20Ｇａ0.80Ａｓからなる第
２の電子供給層、２１はこの第２の電子供給層２０上に
形成されたアンドープＡｌ0.20Ｇａ0.80Ａｓショットキ
ー接合形成層である。
【０００３】又、７は上記ショットキー接合形成層２１
上に所望の間隔を開けて形成された一対のｎ型不純物を
有する（以下、「ｎ−」と記載する。）ＧａＡｓ層、８
はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度
にｎ型不純物を含有するＧａＡｓコンタクト層、９及び
１０はそれぞれ上記コンタクト層８上に形成されたソー
ス及びドレイン電極、１１は上記ショットキー接合形成
層２１上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成
されたゲート電極である。
上に所望の間隔を開けて形成された一対のｎ型不純物を
有する（以下、「ｎ−」と記載する。）ＧａＡｓ層、８
はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度
にｎ型不純物を含有するＧａＡｓコンタクト層、９及び
１０はそれぞれ上記コンタクト層８上に形成されたソー
ス及びドレイン電極、１１は上記ショットキー接合形成
層２１上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成
されたゲート電極である。
【０００４】ここで、従来の半導体装置は、低不純物濃
度のＩｎＧａＡｓチャンネル層４の上下に配置された電
子親和力の小さな比較的高濃度のｎ−ＡｌＧａＡｓ電子
供給層１９、２０から、電子親和力の大きなチャネル層
４に電子が供給され、チャネル層４に蓄積した電子がキ
ャリアとして動作するいわゆるＨＥＭＴ（ＨｉｇｈＥｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ）を構成しており、ゲート電極１１のバイアス電圧を
変化させることによりチャネル層４の電子濃度を変調さ
せてトランジスタ動作を行わせることができる。
度のＩｎＧａＡｓチャンネル層４の上下に配置された電
子親和力の小さな比較的高濃度のｎ−ＡｌＧａＡｓ電子
供給層１９、２０から、電子親和力の大きなチャネル層
４に電子が供給され、チャネル層４に蓄積した電子がキ
ャリアとして動作するいわゆるＨＥＭＴ（ＨｉｇｈＥｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ）を構成しており、ゲート電極１１のバイアス電圧を
変化させることによりチャネル層４の電子濃度を変調さ
せてトランジスタ動作を行わせることができる。
【０００５】ここで、高出力化のためには高い電子濃度
が必要であり、そのためにｎ−ＡｌＧａＡｓ電子供給層
１９、２０の不純物濃度を高くするとともに、そのＡｌ
組成比を大きくして、チャネル層４との伝導帯のポテン
シャル差を大きくすることが有効である。
が必要であり、そのためにｎ−ＡｌＧａＡｓ電子供給層
１９、２０の不純物濃度を高くするとともに、そのＡｌ
組成比を大きくして、チャネル層４との伝導帯のポテン
シャル差を大きくすることが有効である。
【０００６】又、高出力化のためにはゲートの高耐圧化
が要求され、そのためにゲート電極１１の下にアンドー
プ又は比較的低濃度のＡｌＧａＡｓショットキー接合形
成層２１が用いられている。
が要求され、そのためにゲート電極１１の下にアンドー
プ又は比較的低濃度のＡｌＧａＡｓショットキー接合形
成層２１が用いられている。
【０００７】
【発明が解決しようとする課題】しかるに、従来のこの
種の半導体装置では、ショットキー接合形成層２１と電
子供給層１９、２０は同一Ａｌ組成比のＡｌＧａＡｓが
用いられていたため、Ａｌ組成比を高くしていくとショ
ットキー接合形成層２１とｎ−ＧａＡｓ層７とのヘテロ
障壁も高くなり、ｎ−ＧａＡｓ７とチャネル層４間の抵
抗が高くなり、結果としてソース及びドレインの抵抗が
高くなり、デバイス特性を劣化させる要因となってい
た。
種の半導体装置では、ショットキー接合形成層２１と電
子供給層１９、２０は同一Ａｌ組成比のＡｌＧａＡｓが
用いられていたため、Ａｌ組成比を高くしていくとショ
ットキー接合形成層２１とｎ−ＧａＡｓ層７とのヘテロ
障壁も高くなり、ｎ−ＧａＡｓ７とチャネル層４間の抵
抗が高くなり、結果としてソース及びドレインの抵抗が
高くなり、デバイス特性を劣化させる要因となってい
た。
【０００８】加えて、上記のようにＡｌ組成比を高くす
ると、ゲート電極１１近傍に露出したＡｌＧａＡｓショ
ットキー接合形成層２１の表面２２はより活性になるた
め、酸化等の影響によりキャリアをトラップする表面準
位が増加し、デバイス特性が劣化することが問題となっ
ていた。
ると、ゲート電極１１近傍に露出したＡｌＧａＡｓショ
ットキー接合形成層２１の表面２２はより活性になるた
め、酸化等の影響によりキャリアをトラップする表面準
位が増加し、デバイス特性が劣化することが問題となっ
ていた。
【０００９】この発明は上記した点に鑑みてなされたも
のであり、高い電子濃度を実現し、かつソース及びドレ
イン抵抗の上昇を抑制して、高性能で高出力化が実現で
きる半導体装置を得ることを目的とするものである。
のであり、高い電子濃度を実現し、かつソース及びドレ
イン抵抗の上昇を抑制して、高性能で高出力化が実現で
きる半導体装置を得ることを目的とするものである。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、半絶縁性基板上に形成された比較的高い不純物濃
度のＡｌxＧａ1-xＡｓからなる第１の電子供給層と、こ
の第１の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＡｓからなるチャネル層
と、このチャネル層上に形成された比較的高い不純物濃
度のＡｌyＧａ1-yＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＡｌzＧａ1-zＡｓからなるショット
キー接合形成層と、このショットキー接合形成層上に形
成されたゲート電極と、このゲート電極を挟んで上記シ
ョットキー接合形成層上に形成されたソース電極及びド
レイン電極とを備え、上記ショットキー接合形成層のＡ
ｌ組成比ｚは、第１の電子供給層のＡｌ組成比ｘよりも
低いことを特徴とするものである。
置は、半絶縁性基板上に形成された比較的高い不純物濃
度のＡｌxＧａ1-xＡｓからなる第１の電子供給層と、こ
の第１の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＡｓからなるチャネル層
と、このチャネル層上に形成された比較的高い不純物濃
度のＡｌyＧａ1-yＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＡｌzＧａ1-zＡｓからなるショット
キー接合形成層と、このショットキー接合形成層上に形
成されたゲート電極と、このゲート電極を挟んで上記シ
ョットキー接合形成層上に形成されたソース電極及びド
レイン電極とを備え、上記ショットキー接合形成層のＡ
ｌ組成比ｚは、第１の電子供給層のＡｌ組成比ｘよりも
低いことを特徴とするものである。
【００１１】又、上記ショットキー接合形成層のＡｌ組
成比ｚは、０．１５以上０．２０以下であることを特徴
とするものである。
成比ｚは、０．１５以上０．２０以下であることを特徴
とするものである。
【００１２】又、上記第２の電子供給層のＡｌ組成比ｙ
は、第１の電子供給層のＡｌ組成比ｘよりも低いことを
特徴とするものである。
は、第１の電子供給層のＡｌ組成比ｘよりも低いことを
特徴とするものである。
【００１３】又、上記第２の電子供給層のＡｌ組成比ｙ
は、０．１５以上０．２０以下であることを特徴とする
ものである。
は、０．１５以上０．２０以下であることを特徴とする
ものである。
【００１４】又、上記第１の電子供給層のＡｌ組成比ｘ
は、０．２５以下であることを特徴とするものである。
は、０．２５以下であることを特徴とするものである。
【００１５】又、半絶縁性基板上に形成された比較的高
い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層
と、この第１の電子供給層上に形成されたアンドープ又
は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネ
ル層と、このチャネル層上に形成された比較的高い不純
物濃度のＡｌＧａＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＰからなるショットキー接
合形成層と、このショットキー接合形成層上に形成され
たゲート電極と、このゲート電極を挟んで上記ショット
キー接合形成層上に形成されたソース電極及びドレイン
電極とを備えたものである。
い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層
と、この第１の電子供給層上に形成されたアンドープ又
は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネ
ル層と、このチャネル層上に形成された比較的高い不純
物濃度のＡｌＧａＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＰからなるショットキー接
合形成層と、このショットキー接合形成層上に形成され
たゲート電極と、このゲート電極を挟んで上記ショット
キー接合形成層上に形成されたソース電極及びドレイン
電極とを備えたものである。
【００１６】又、上記第２の電子供給層はＡｌＧａＡｓ
の代わりにＩｎＧａＰからなることを特徴とするもので
ある。
の代わりにＩｎＧａＰからなることを特徴とするもので
ある。
【００１７】
実施の形態１．以下に、この発明の実施の形態１につい
て図１に基づいて説明する。図１はこの発明の実施の形
態１における半導体装置の構造を示す要部断面図であ
る。
て図１に基づいて説明する。図１はこの発明の実施の形
態１における半導体装置の構造を示す要部断面図であ
る。
【００１８】図１において、１は半絶縁性ＧａＡｓ基
板、２はこの基板１上に形成された高抵抗のアンドープ
Ａｌ0.24Ｇａ0.76Ａｓバッファ層、３はこのバッファ層
３上に形成されたｎ型不純物濃度が比較的高いＡｌ0.24
Ｇａ0.76Ａｓからなる第１の電子供給層、４はこの第１
の電子供給層３上に形成されたアンドープＩｎ0.15Ｇａ
0.85Ａｓチャネル層、５はこのチャネル層４上に形成さ
れたｎ型不純物濃度が比較的高いＡｌ0.16Ｇａ0.84Ａｓ
からなる第２の電子供給層、６はこの第２の電子供給層
５上に形成されたアンドープＡｌ0.16Ｇａ0.84Ａｓショ
ットキー接合形成層である。ここで、上記チャネル層４
及びショットキー接合形成層６のそれぞれにおいて、ア
ンドープでなく比較的低濃度のｎ型不純物を含有してい
ても良い。
板、２はこの基板１上に形成された高抵抗のアンドープ
Ａｌ0.24Ｇａ0.76Ａｓバッファ層、３はこのバッファ層
３上に形成されたｎ型不純物濃度が比較的高いＡｌ0.24
Ｇａ0.76Ａｓからなる第１の電子供給層、４はこの第１
の電子供給層３上に形成されたアンドープＩｎ0.15Ｇａ
0.85Ａｓチャネル層、５はこのチャネル層４上に形成さ
れたｎ型不純物濃度が比較的高いＡｌ0.16Ｇａ0.84Ａｓ
からなる第２の電子供給層、６はこの第２の電子供給層
５上に形成されたアンドープＡｌ0.16Ｇａ0.84Ａｓショ
ットキー接合形成層である。ここで、上記チャネル層４
及びショットキー接合形成層６のそれぞれにおいて、ア
ンドープでなく比較的低濃度のｎ型不純物を含有してい
ても良い。
【００１９】又、７は上記ショットキー接合形成層６上
に所望の間隔を開けて形成された一対のｎ−ＧａＡｓ
層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された
高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、
９及び１０はそれぞれ上記コンタクト層８上に形成され
たソース及びドレイン電極、１１は上記ショットキー接
合形成層６上に上記一対のｎ−ＧａＡｓ層７に挟まれて
形成されたゲート電極である。
に所望の間隔を開けて形成された一対のｎ−ＧａＡｓ
層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された
高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、
９及び１０はそれぞれ上記コンタクト層８上に形成され
たソース及びドレイン電極、１１は上記ショットキー接
合形成層６上に上記一対のｎ−ＧａＡｓ層７に挟まれて
形成されたゲート電極である。
【００２０】このように、本実施の形態１においては、
チャネル層４下のアンドープＡｌＧａＡｓバッファ層２
及びｎ−ＡｌＧａＡｓ第１の電子供給層３のＡｌ組成比
が０．２４、そしてチャネル層４上のｎ−ＡｌＧａＡｓ
第２電子供給層５及びアンドープＡｌＧａＡｓショット
キー接合形成層６のＡｌ組成比が０．１６と、チャネル
層４の上層のＡｌＧａＡｓ層のＡｌ組成比が下層のＡｌ
組成比より小さいことを特徴とする。
チャネル層４下のアンドープＡｌＧａＡｓバッファ層２
及びｎ−ＡｌＧａＡｓ第１の電子供給層３のＡｌ組成比
が０．２４、そしてチャネル層４上のｎ−ＡｌＧａＡｓ
第２電子供給層５及びアンドープＡｌＧａＡｓショット
キー接合形成層６のＡｌ組成比が０．１６と、チャネル
層４の上層のＡｌＧａＡｓ層のＡｌ組成比が下層のＡｌ
組成比より小さいことを特徴とする。
【００２１】図２に本実施の形態１における製造方法を
示す。まず、図２（ａ）に示すように、ＭＯＣＶＤ法又
はＭＢＥ法のようなエピタキシャル成長技術をもちいて
半絶縁性ＧａＡｓ基板１上に、バッファ層２、第１の電
子供給層３、チャネル層４、第２の電子供給層５、ショ
ットキー接合形成層６、ｎ−ＧａＡｓ層７、コンタクト
層８を順次成長する。そして、写真製版、蒸着、リフト
オフ及びシンタリングにより、ＡｕＧｅ／Ｎｉ／Ａｕか
らなるソース電極９及びドレイン電極１０を形成する。
示す。まず、図２（ａ）に示すように、ＭＯＣＶＤ法又
はＭＢＥ法のようなエピタキシャル成長技術をもちいて
半絶縁性ＧａＡｓ基板１上に、バッファ層２、第１の電
子供給層３、チャネル層４、第２の電子供給層５、ショ
ットキー接合形成層６、ｎ−ＧａＡｓ層７、コンタクト
層８を順次成長する。そして、写真製版、蒸着、リフト
オフ及びシンタリングにより、ＡｕＧｅ／Ｎｉ／Ａｕか
らなるソース電極９及びドレイン電極１０を形成する。
【００２２】次に、図２（ｂ）に示すように、写真製版
と例えばリン酸、過酸化水素水及び水の混合溶液を用い
たウェットエッチングにより、コンタクト層８をエッチ
ングして第１のリセス溝１２を形成する。
と例えばリン酸、過酸化水素水及び水の混合溶液を用い
たウェットエッチングにより、コンタクト層８をエッチ
ングして第１のリセス溝１２を形成する。
【００２３】次に、図２（ｃ）に示すように、ゲート電
極形成用のレジスト１３のパターニングを行い、例えば
クエン酸、過酸化水素水及び水の混合溶液を用いたウェ
ットエッチングにより第２のリセス溝１４を形成しショ
ットキー接合形成層６を露出させる。上記クエン酸系の
ウェットエッチングにおいてはＡｌＧａＡｓのエッチン
グ速度がＧａＡｓに比較して非常に遅いため、選択的に
ＧａＡｓのみエッチング可能であり、制御性良く均一に
ショットキー接合形成層６を露出させることが可能であ
る。
極形成用のレジスト１３のパターニングを行い、例えば
クエン酸、過酸化水素水及び水の混合溶液を用いたウェ
ットエッチングにより第２のリセス溝１４を形成しショ
ットキー接合形成層６を露出させる。上記クエン酸系の
ウェットエッチングにおいてはＡｌＧａＡｓのエッチン
グ速度がＧａＡｓに比較して非常に遅いため、選択的に
ＧａＡｓのみエッチング可能であり、制御性良く均一に
ショットキー接合形成層６を露出させることが可能であ
る。
【００２４】最後に、蒸着により全面に例えばＴｉ／Ａ
ｌからなるゲート金属を蒸着し、リフトオフすることに
よりゲート電極１１を形成し、図１に示した半導体装置
を得る。
ｌからなるゲート金属を蒸着し、リフトオフすることに
よりゲート電極１１を形成し、図１に示した半導体装置
を得る。
【００２５】本実施の形態１においては、チャネル層４
の下層の第１の電子供給層３のＡｌ組成比を大きくする
ことにより電子濃度を高めており、また、チャネル層４
の上層の第２の電子供給層５及びショットキー接合形成
層６のＡｌ組成比を小さくすることにより、ソース及び
ドレインの抵抗を低減するとともにゲート近傍の表面酸
化を抑制しており、高性能で高出力化が実現できる半導
体装置を得ることが可能となる。
の下層の第１の電子供給層３のＡｌ組成比を大きくする
ことにより電子濃度を高めており、また、チャネル層４
の上層の第２の電子供給層５及びショットキー接合形成
層６のＡｌ組成比を小さくすることにより、ソース及び
ドレインの抵抗を低減するとともにゲート近傍の表面酸
化を抑制しており、高性能で高出力化が実現できる半導
体装置を得ることが可能となる。
【００２６】ここで、第２の電子供給層５及びショット
キー接合形成層６のＡｌ組成比を０．１６としたのは、
Ａｌ組成比を０．１５未満にすると、上記クエン酸系の
ウェットエッチング時のＧａＡｓに対する選択性が急激
に劣化するとともに、ＩｎＧａＡｓチャネル層４と第２
の電子供給層５のヘテロ障壁が小さくなり実用的な電子
濃度を得ることが困難になるためである。したがって、
電子供給層５及びショットキー接合形成層６のＡｌ組成
比は０．１５から０．２程度が望ましい。
キー接合形成層６のＡｌ組成比を０．１６としたのは、
Ａｌ組成比を０．１５未満にすると、上記クエン酸系の
ウェットエッチング時のＧａＡｓに対する選択性が急激
に劣化するとともに、ＩｎＧａＡｓチャネル層４と第２
の電子供給層５のヘテロ障壁が小さくなり実用的な電子
濃度を得ることが困難になるためである。したがって、
電子供給層５及びショットキー接合形成層６のＡｌ組成
比は０．１５から０．２程度が望ましい。
【００２７】又、第１の電子供給層３のＡｌ組成比を
０．２４としたのは、Ａｌ組成比を０．２５より大きく
すると活性化率が急激に低下してしまうからである。し
たがって第１の電子供給層３のＡｌ組成比は０．２２か
ら０．２５程度が望ましい。
０．２４としたのは、Ａｌ組成比を０．２５より大きく
すると活性化率が急激に低下してしまうからである。し
たがって第１の電子供給層３のＡｌ組成比は０．２２か
ら０．２５程度が望ましい。
【００２８】実施の形態２．図３に本発明における実施
の形態２を示す。本実施の形態における半導体装置の基
本的構造は実施の形態１に示した構造と同一であるが、
本実施の形態では、第１及び第２の電子供給層３、１５
は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓを用
いており、それに対して、ショットキー接合形成層６の
Ａｌ組成比のみ低くすることを特徴としている。具体的
には、第１の電子供給層３はＡｌ0.24Ｇａ0.76Ａｓ、第
２の電子供給層１５はＡｌ0.24Ｇａ0.76Ａｓ、ショット
キー接合形成層６はＡｌ0.16Ｇａ0.84Ａｓとしている。
の形態２を示す。本実施の形態における半導体装置の基
本的構造は実施の形態１に示した構造と同一であるが、
本実施の形態では、第１及び第２の電子供給層３、１５
は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓを用
いており、それに対して、ショットキー接合形成層６の
Ａｌ組成比のみ低くすることを特徴としている。具体的
には、第１の電子供給層３はＡｌ0.24Ｇａ0.76Ａｓ、第
２の電子供給層１５はＡｌ0.24Ｇａ0.76Ａｓ、ショット
キー接合形成層６はＡｌ0.16Ｇａ0.84Ａｓとしている。
【００２９】本実施の形態２においては、ショットキー
接合形成層６は前述のとおりアンドープであるため、こ
の層のＡｌ組成比を下げるだけでもヘテロ障壁に起因し
た抵抗成分を下げることが可能となり、ソース及びドレ
イン抵抗を低減できる。加えて、この場合は表面酸化も
抑制可能となる。
接合形成層６は前述のとおりアンドープであるため、こ
の層のＡｌ組成比を下げるだけでもヘテロ障壁に起因し
た抵抗成分を下げることが可能となり、ソース及びドレ
イン抵抗を低減できる。加えて、この場合は表面酸化も
抑制可能となる。
【００３０】又、本実施の形態２においては、第２の電
子供給層１５も比較的高いＡｌ組成比を用いているた
め、実施の形態１に比較して高い電子濃度を実現できる
という利点も有する。
子供給層１５も比較的高いＡｌ組成比を用いているた
め、実施の形態１に比較して高い電子濃度を実現できる
という利点も有する。
【００３１】実施の形態３．図４に本発明における実施
の形態３を示す。本実施の形態における半導体装置の基
本的構造は実施の形態１の構造と同一であるが、本実施
の形態では、第１の電子供給層３に比較的高いＡｌ組成
比のＡｌＧａＡｓをもちいており、それに対して、第２
の電子供給層１６及びショットキー接合形成層１７には
ＩｎＧａＰをもちいている。ここで、具体的な組成比と
して、Ａｌ0.24Ｇａ0.76Ａｓ及びＩｎ0.53Ｇａ0.47Ｐを
用いている。
の形態３を示す。本実施の形態における半導体装置の基
本的構造は実施の形態１の構造と同一であるが、本実施
の形態では、第１の電子供給層３に比較的高いＡｌ組成
比のＡｌＧａＡｓをもちいており、それに対して、第２
の電子供給層１６及びショットキー接合形成層１７には
ＩｎＧａＰをもちいている。ここで、具体的な組成比と
して、Ａｌ0.24Ｇａ0.76Ａｓ及びＩｎ0.53Ｇａ0.47Ｐを
用いている。
【００３２】本実施の形態３においては、チャネル層４
の下層の第１の電子供給層３のＡｌ組成比を大きくする
ことにより電子濃度を高めており、また、チャネル層４
の上層の第２の電子供給層１６及びショットキー接合形
成層１７をＩｎＧａＰで構成することにより、ＧａＡｓ
との伝導帯のヘテロ障壁を小さくして、ソース及びドレ
イン抵抗を小さくするとともに、表面準位をＡｌＧａＡ
ｓより小さくしているので、高性能で高出力化を実現で
きる半導体装置を得ることが可能となる。
の下層の第１の電子供給層３のＡｌ組成比を大きくする
ことにより電子濃度を高めており、また、チャネル層４
の上層の第２の電子供給層１６及びショットキー接合形
成層１７をＩｎＧａＰで構成することにより、ＧａＡｓ
との伝導帯のヘテロ障壁を小さくして、ソース及びドレ
イン抵抗を小さくするとともに、表面準位をＡｌＧａＡ
ｓより小さくしているので、高性能で高出力化を実現で
きる半導体装置を得ることが可能となる。
【００３３】実施の形態４．図５に本発明における実施
の形態４を示す。本実施の形態における半導体装置の基
本的構造は実施の形態３の構造と同一であるが、本実施
の形態では、第１及び第２の電子供給層３、１５は同一
でかつ比較的高いＡｌ組成比のＡｌＧａＡｓをもちいて
おり、それに対してショットキー接合形成層１７にＩｎ
ＧａＰを用いていることを特徴とする。ここで、具体的
な組成比として、Ａｌ0.24Ｇａ0.76Ａｓ及びＩｎ0.53Ｇ
ａ0.47Ｐを用いている。
の形態４を示す。本実施の形態における半導体装置の基
本的構造は実施の形態３の構造と同一であるが、本実施
の形態では、第１及び第２の電子供給層３、１５は同一
でかつ比較的高いＡｌ組成比のＡｌＧａＡｓをもちいて
おり、それに対してショットキー接合形成層１７にＩｎ
ＧａＰを用いていることを特徴とする。ここで、具体的
な組成比として、Ａｌ0.24Ｇａ0.76Ａｓ及びＩｎ0.53Ｇ
ａ0.47Ｐを用いている。
【００３４】本実施の形態４においては、前述のとおり
ショットキー接合形成層１７をＩｎＧａＰで構成するこ
とにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくで
き、このヘテロ障壁に起因した抵抗成分を下げること
で、ソース及びドレイン抵抗を低減するとともに、表面
準位をＡｌＧａＡｓより小さくしているので、高性能で
高出力化を実現できる半導体装置を得ることが可能とな
る。
ショットキー接合形成層１７をＩｎＧａＰで構成するこ
とにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくで
き、このヘテロ障壁に起因した抵抗成分を下げること
で、ソース及びドレイン抵抗を低減するとともに、表面
準位をＡｌＧａＡｓより小さくしているので、高性能で
高出力化を実現できる半導体装置を得ることが可能とな
る。
【００３５】又、本実施の形態４においては、第２の電
子供給層１５も比較的高いＡｌ組成比を用いているた
め、実施の形態３に比較して高い電子濃度を実現できる
という利点も有する。
子供給層１５も比較的高いＡｌ組成比を用いているた
め、実施の形態３に比較して高い電子濃度を実現できる
という利点も有する。
【００３６】
【発明の効果】この発明に係る半導体装置は、半絶縁性
基板上に形成された比較的高い不純物濃度のＡｌxＧａ
1-xＡｓからなる第１の電子供給層と、この第１の電子
供給層上に形成されたアンドープ又は比較的低い不純物
濃度のＩｎＧａＡｓからなるチャネル層と、このチャネ
ル層上に形成された比較的高い不純物濃度のＡｌyＧａ
1-yＡｓからなる第２の電子供給層と、この第２の電子
供給層上に形成されたアンドープ又は比較的低い不純物
濃度のＡｌzＧａ1-zＡｓからなるショットキー接合形成
層と、このショットキー接合形成層上に形成されたゲー
ト電極と、このゲート電極を挟んで上記ショットキー接
合形成層上に形成されたソース電極及びドレイン電極と
を備え、上記ショットキー接合形成層のＡｌ組成比ｚ
は、第１の電子供給層のＡｌ組成比ｘよりも低いことを
特徴とするので、高い電子濃度を実現でき、かつソース
及びドレイン抵抗の上昇を低減するとともにゲート近傍
の表面酸化を抑制でき、そのため、高性能及び高出力化
を実現できる。
基板上に形成された比較的高い不純物濃度のＡｌxＧａ
1-xＡｓからなる第１の電子供給層と、この第１の電子
供給層上に形成されたアンドープ又は比較的低い不純物
濃度のＩｎＧａＡｓからなるチャネル層と、このチャネ
ル層上に形成された比較的高い不純物濃度のＡｌyＧａ
1-yＡｓからなる第２の電子供給層と、この第２の電子
供給層上に形成されたアンドープ又は比較的低い不純物
濃度のＡｌzＧａ1-zＡｓからなるショットキー接合形成
層と、このショットキー接合形成層上に形成されたゲー
ト電極と、このゲート電極を挟んで上記ショットキー接
合形成層上に形成されたソース電極及びドレイン電極と
を備え、上記ショットキー接合形成層のＡｌ組成比ｚ
は、第１の電子供給層のＡｌ組成比ｘよりも低いことを
特徴とするので、高い電子濃度を実現でき、かつソース
及びドレイン抵抗の上昇を低減するとともにゲート近傍
の表面酸化を抑制でき、そのため、高性能及び高出力化
を実現できる。
【００３７】又、半絶縁性基板上に形成された比較的高
い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層
と、この第１の電子供給層上に形成されたアンドープ又
は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネ
ル層と、このチャネル層上に形成された比較的高い不純
物濃度のＡｌＧａＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＰからなるショットキー接
合形成層と、このショットキー接合形成層上に形成され
たゲート電極と、このゲート電極を挟んで上記ショット
キー接合形成層上に形成されたソース電極及びドレイン
電極とを備えたので、高い電子濃度を実現でき、かつ、
ショットキー接合形成層とＧａＡｓとの伝導帯のヘテロ
障壁を小さくでき、このヘテロ障壁に起因した抵抗成分
を下げることで、ソース及びドレイン抵抗を低減すると
ともに、表面準位をＡｌＧａＡｓからなるショットキー
接合形成層を用いた場合より小さくでき、そのため、高
性能及び高出力化を実現できる。
い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層
と、この第１の電子供給層上に形成されたアンドープ又
は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネ
ル層と、このチャネル層上に形成された比較的高い不純
物濃度のＡｌＧａＡｓからなる第２の電子供給層と、こ
の第２の電子供給層上に形成されたアンドープ又は比較
的低い不純物濃度のＩｎＧａＰからなるショットキー接
合形成層と、このショットキー接合形成層上に形成され
たゲート電極と、このゲート電極を挟んで上記ショット
キー接合形成層上に形成されたソース電極及びドレイン
電極とを備えたので、高い電子濃度を実現でき、かつ、
ショットキー接合形成層とＧａＡｓとの伝導帯のヘテロ
障壁を小さくでき、このヘテロ障壁に起因した抵抗成分
を下げることで、ソース及びドレイン抵抗を低減すると
ともに、表面準位をＡｌＧａＡｓからなるショットキー
接合形成層を用いた場合より小さくでき、そのため、高
性能及び高出力化を実現できる。
【図１】 この発明の実施の形態１における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図２】 この発明の実施の形態１における半導体装置
の製造方法を示す要部断面図である。
の製造方法を示す要部断面図である。
【図３】 この発明の実施の形態２における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図４】 この発明の実施の形態３における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図５】 この発明の実施の形態４における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図６】 従来のＨＥＭＴの構造を示す要部断面図であ
る。
る。
１ 半絶縁性基板、 ３ 第１の電子供給層、
４ チャネル層、５ 第２の電子供給層、 ６ ショッ
トキー接合形成層、９ ソース電極、 １０ ド
レイン電極、 １１ ゲート電極、１５、１６ 第
２の電子供給層、 １７ ショットキー接合形成
層。
４ チャネル層、５ 第２の電子供給層、 ６ ショッ
トキー接合形成層、９ ソース電極、 １０ ド
レイン電極、 １１ ゲート電極、１５、１６ 第
２の電子供給層、 １７ ショットキー接合形成
層。
Claims (7)
- 【請求項１】 半絶縁性基板上に形成された比較的高い
不純物濃度のＡｌxＧａ1-xＡｓからなる第１の電子供給
層と、 この第１の電子供給層上に形成されたアンドープ又は比
較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層
と、 このチャネル層上に形成された比較的高い不純物濃度の
ＡｌyＧａ1-yＡｓからなる第２の電子供給層と、 この第２の電子供給層上に形成されたアンドープ又は比
較的低い不純物濃度のＡｌzＧａ1-zＡｓからなるショッ
トキー接合形成層と、 このショットキー接合形成層上に形成されたゲート電極
と、 このゲート電極を挟んで上記ショットキー接合形成層上
に形成されたソース電極及びドレイン電極とを備え、 上記ショットキー接合形成層のＡｌ組成比ｚは、第１の
電子供給層のＡｌ組成比ｘよりも低いことを特徴とする
半導体装置。 - 【請求項２】 ショットキー接合形成層のＡｌ組成比ｚ
は、０．１５以上０．２０以下であることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 第２の電子供給層のＡｌ組成比ｙは、第
１の電子供給層のＡｌ組成比ｘよりも低いことを特徴と
する請求項１又は２記載の半導体装置。 - 【請求項４】 第２の電子供給層のＡｌ組成比ｙは、
０．１５以上０．２０以下であることを特徴とする請求
項３記載の半導体装置。 - 【請求項５】 第１の電子供給層のＡｌ組成比ｘは、
０．２５以下であることを特徴とする請求項１乃至４の
いずれか１項記載の半導体装置。 - 【請求項６】 半絶縁性基板上に形成された比較的高い
不純物濃度のＡｌＧａＡｓからなる第１の電子供給層
と、 この第１の電子供給層上に形成されたアンドープ又は比
較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層
と、 このチャネル層上に形成された比較的高い不純物濃度の
ＡｌＧａＡｓからなる第２の電子供給層と、 この第２の電子供給層上に形成されたアンドープ又は比
較的低い不純物濃度のＩｎＧａＰからなるショットキー
接合形成層と、 このショットキー接合形成層上に形成されたゲート電極
と、 このゲート電極を挟んで上記ショットキー接合形成層上
に形成されたソース電極及びドレイン電極とを備えた半
導体装置。 - 【請求項７】 第２の電子供給層はＡｌＧａＡｓの代わ
りにＩｎＧａＰからなることを特徴とする請求項６記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348897A JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348897A JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197669A true JPH1197669A (ja) | 1999-04-09 |
| JP3588988B2 JP3588988B2 (ja) | 2004-11-17 |
Family
ID=17252088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25348897A Expired - Fee Related JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588988B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531470A (ja) * | 1999-08-06 | 2003-10-21 | レイセオン・カンパニー | ダブルリセストランジスタ |
| WO2004073070A1 (ja) * | 2003-02-12 | 2004-08-26 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2008500733A (ja) * | 2004-05-26 | 2008-01-10 | レイセオン・カンパニー | 電界効果トランジスタ |
| JP2009295651A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置 |
-
1997
- 1997-09-18 JP JP25348897A patent/JP3588988B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531470A (ja) * | 1999-08-06 | 2003-10-21 | レイセオン・カンパニー | ダブルリセストランジスタ |
| JP2009200511A (ja) * | 1999-08-06 | 2009-09-03 | Raytheon Co | 半導体の形成方法 |
| WO2004073070A1 (ja) * | 2003-02-12 | 2004-08-26 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| JP2004265925A (ja) * | 2003-02-12 | 2004-09-24 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板及びその製造方法 |
| US8022440B2 (en) | 2003-02-12 | 2011-09-20 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and manufacturing method thereof |
| US8395187B2 (en) | 2003-02-12 | 2013-03-12 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and manufacturing method thereof |
| JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2008500733A (ja) * | 2004-05-26 | 2008-01-10 | レイセオン・カンパニー | 電界効果トランジスタ |
| JP4913046B2 (ja) * | 2004-05-26 | 2012-04-11 | レイセオン カンパニー | エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法 |
| JP2009295651A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588988B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH05275463A (ja) | 半導体装置 | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| US20040169194A1 (en) | Semiconductor device | |
| JP4064800B2 (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP3588988B2 (ja) | 半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3084820B2 (ja) | 化合物半導体装置 | |
| JP2006173241A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2006319122A (ja) | 化合物半導体装置 | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP3383057B2 (ja) | 半導体装置 | |
| JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2003068770A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP3122472B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |