JP2006319122A - 化合物半導体装置 - Google Patents

Abstract

【課題】高電子移動度トランジスタにおける２次元電子ガスの濃度を向上させながら、オン抵抗を低減でき、且つ挿入損失が小さい高周波デバイスを実現できるようにする。
【解決手段】化合物半導体装置は、ｎ型Ａｌ_0.5Ｇａ_0.5Ａｓからなる第１の電子供給層１０３と、ｎ型Ａｌ_0.25Ｇａ_0.75Ａｓからなる第２の電子供給層１０５と、第１の電子供給層１０３及び第２の電子供給層１０５との間に形成され、第１の電子供給層１０３及び第２の電子供給層１０５とヘテロ接合するｉ型Ｉｎ_0.25Ｇａ_0.75Ａｓからなる電子走行層１０４とを有している。第２の電子供給層１０５の上にはゲート電極１０８が形成され、第２の電子供給層の上で且つゲート電極１０８の両側にそれぞれソース電極１０９及びドレイン電極１１０が形成されている。第１の電子供給層１０３は、第２の電子供給層１０４と比べてバンドギャップエネルギーが大きく設定されている。
【選択図】 図１

Description

本発明は、化合物半導体装置に関し、特にダブルへテロ接合を有する高電子移動度トランジスタに関する。

ダブルへテロタイプの高電子移動度トランジスタは、高い移動度の電子を大量に輸送することが可能なため、高周波デバイスに最適なデバイスとされている。

まず、従来の高電子移動度トランジスタのエネルギーバンドについて説明する。

図３は高電子移動度トランジスタのエネルギーバンド図であり、縦軸は電子供給層及び電子走行層内の電子のエネルギーを表わしている。ここで、Ｅ_c は伝導体下端のエネルギーを、Ｅ_v は価電子帯上端のエネルギーを、Ｅ_g1は電子供給層のバンドギャップエネルギーを、Ｅ_g2は電子走行層のバンドギャップエネルギーを、Ｅ_f はフェルミ準位を、ΔＥ_c はヘテロ接合界面における伝導体下端のエネルギー差を、ΔＥ_v はヘテロ接合界面における価電子帯上端のエネルギー差をそれぞれ表わす。

高電子移動度トランジスタにおいて、例えば、砒化アルミニウムガリウム（ＡｌＧａＡｓ）系の化合物半導体層を電子供給層とし、砒化インジウムガリウム（ＩｎＧａＡｓ）系の化合物半導体層を電子走行層とした場合には、ヘテロ接合界面における伝導体下端のエネルギー差ΔＥ_c を大きくするような構成にすると、ヘテロ接合界面における２次元電子ガスの濃度が向上し、且つ電子移動度を大きくすることができる。このため、高性能化、特にオン抵抗の低減が可能となる。

ところで、ヘテロ接合界面における伝導体下端のエネルギー差ΔＥ_c と、電子供給層及び電子走行層の各バンドギャップエネルギーＥ_g1、Ｅ_g2との間には以下に示す式（１）の関係がある。

ΔＥ_c ＝ ０．８５×（Ｅ_g1−Ｅ_g2） …（１）
第１の従来例は、オン抵抗を低減するために、電子走行層を構成するＩｎＧａＡｓのＩｎ組成を大きくして、電子走行層のバンドギャップエネルギーＥ_g2を小さくしている。これにより、ヘテロ接合界面における伝導体下端のエネルギー差ΔＥ_c が大きくなり、２次元電子ガスの濃度が増大する。さらにＩｎ組成を大きくすることは、電子移動度の向上につながるため、この２つの効果により、オン抵抗の低減が実現される。

ところが、Ｉｎ組成を大きくすると、砒化ガリウム（ＧａＡｓ）との格子不整合を引き起こすため、電子走行層のＩｎ組成を０．３０以上に設定することはできない。

そこで、第２の従来例として、電子走行層を挟むように配置された電子供給層を構成するＡｌＧａＡｓのＡｌ組成を大きくして、電子供給層のバンドギャップエネルギーＥ_g1を大きくする手法が提案されている。これにより、ヘテロ接合界面における伝導体下端のエネルギー差ΔＥ_c を大きくして、２次元電子ガスの濃度を増大させている。
特開２００２−３７３９０５号公報 特開平０５−０７４８１９号公報

しかしながら、第２の従来例においては、電子供給層のバンドギャップエネルギーＥ_g1を大きくすると、ヘテロ接合界面における伝導体下端のエネルギー差ΔＥ_cが大きくなるため、２次元電子ガスとして貯まった電子は、より高くなったΔＥ_cの障壁を越える必要がある。その結果、高電子移動度トランジスタのオン抵抗は、実質的に高くなってしまう。すなわち、電子供給層を構成するＡｌＧａＡｓのＡｌ組成を大きくすることは、２次元電子ガス濃度を上げるには有利であるが、電子を取り出す際の障壁が高くなって、高電子移動度トランジスタのオン抵抗を低減できないという問題がある。さらに、高電子移動度トランジスタを用いた高周波デバイスでは、挿入損失が低減できないという問題がある。

本発明は、前記従来の問題を解決し、高電子移動度トランジスタにおける２次元電子ガスの濃度を向上させながら、オン抵抗を低減でき、挿入損失が小さい高周波デバイスを実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は、化合物半導体装置を、電子走行層を挟んで該電子走行層とヘテロ接合する２層の電子供給層のうちゲート電極の反対側に位置する電子供給層のバンドギャップエネルギーをゲート電極側に位置する電子供給層のバンドギャップエネルギーよりも大きくする構成とする。

具体的に、本発明に係る化合物半導体装置は、第１の化合物半導体からなる第１の電子供給層と、第２の化合物半導体からなる第２の電子供給層と、第１の電子供給層及び第２の電子供給層との間に形成され、第１の電子供給層及び第２の電子供給層とヘテロ接合する第３の化合物半導体からなる電子走行層と、第２の電子供給層の上に形成されたゲート電極と、第２の電子供給層の上で且つゲート電極の両側にそれぞれ形成されたソース電極及びドレイン電極とを備え、第１の電子供給層は第２の電子供給層と比べてバンドギャップエネルギーが大きいことを特徴とする。

本発明の化合物半導体装置によると、ゲート電極の反対側に位置する第１の電子供給層は、ゲート電極側に位置する第２の電子供給層と比べてバンドギャップエネルギーが大きいため、電子走行層に貯まる２次元電子ガス濃度が高くなる一方、電子のソース電極及びドレイン電極とのエネルギー障壁の高さが変化することがないので、オン抵抗が低減して挿入損失が小さくなる。

本発明の化合物半導体装置において、第１の電子供給層及び第２の電子供給層は、ＡｌＧａＡｓ系化合物半導体からなり、電子走行層は、ＩｎＧａＡｓ系化合物半導体からなることが好ましい。

本発明の化合物半導体装置において、第１の電子供給層は第２の電子供給層と比べてＡｌ組成が大きく、そのＡｌ組成は０．２５以上且つ０．５０以下であることが好ましい。

本発明に係る化合物半導体装置によると、オン抵抗を低減でき、挿入損失が小さい高周波デバイスを実現できる。

本発明の一実施形態について図面を参照しながら説明する。

図１は本発明の一実施形態に係る化合物半導体装置であって、高電子移動度トランジスタの断面構成を示している。

図１に示すように、本実施形態に係る高電子移動度トランジスタは、例えば砒化ガリウム（ＧａＡｓ）からなる基板１０１の上に順次形成された、バッファ層１０２、ｎ型のＡｌ_0.5Ｇａ_0.5Ａｓからなる第１の電子供給層１０３、ｉ型（アンドープ）のＩｎ_0.25Ｇａ_0.75Ａｓからなる電子走行層１０４、ｎ型のＡｌ_0.25Ｇａ_0.75Ａｓからなる第２の電子供給層１０５、所望の閾値電圧（Ｖ_th）、例えば−０．６ＶのＶ_thを得るためのｉ型のＡｌ_0.25Ｇａ_0.75Ａｓからなる閾値電圧調整層１０６、及びｎ⁺ 型のＧａＡｓからなり、閾値電圧調整層１０６を露出する開口部を持つコンタクト層１０７を有している。

閾値電圧調整層１０６上における開口部からの露出部分には、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層膜からなり、閾値電圧調整層１０６とショットキ接触するゲート電極１０８が形成されている。

ゲート電極１０８の両側の領域であって、コンタクト層１０７の上には、それぞれ金（Ａｕ）ゲルマニウム（Ｇｅ）合金／ニッケル（Ｎｉ）／金（Ａｕ）の積層膜からなり、コンタクト層１０７とオーミック接触するソース電極１０９及びドレイン電極１１０が形成されている。

なお、バッファ層１０２は、基板１０１と第１の電子供給層１０４から上層のエピタキシャル層との格子整合を良好にし、厚さが約５０ｎｍのｉ型のＡｌ_0.28Ｇａ_0.72Ａｓからなる第１層１０２Ａ及び厚さが約５０ｎｍのｉ型のＧａＡｓからなる第２層１０２Ｂが３周期分と、厚さが約１００ｎｍのｉ型のＡｌ_0.28Ｇａ_0.72Ａｓからなる第３層１０２Ｃとから構成されている。

以下、前記のように構成された高電子移動度トランジスタの製造方法を図面に基づいて説明する。

図２（ａ）〜図２（ｄ）は本発明の一実施形態に係る高電子移動度トランジスタの製造方法の工程順の断面構成を示している。

まず、図２（ａ）に示すように、例えば有機金属気相堆積(metal organic chemical vapor deposition）法により、ＧａＡｓからなる基板１０１の上に、バッファ層１０２を形成する。続いて、形成したバッファ層１０２の上に、ｎ型ドーパントして濃度が３．０×１０¹⁸ｃｍ^-3のシリコン（Ｓｉ）を添加した厚さが約５ｎｍのｎ型のＡｌ_0.5Ｇａ_0.5Ａｓからなる第１の電子供給層１０３と、厚さが約１０ｎｍのｉ型のＩｎ_0.25Ｇａ_0.75Ａｓからなる電子走行層１０４と、濃度が３．０×１０¹⁸ｃｍ^-3のＳｉを添加した厚さが約１０ｎｍのｎ型のＡｌ_0.25Ｇａ_0.75Ａｓからなる第２の電子供給層１０５と、厚さが約２４ｎｍでｉ型のＡｌ_0.25Ｇａ_0.75Ａｓからなる閾値電圧調整層１０６と、厚さが約１００ｎｍのｎ⁺ 型のＧａＡｓからなるコンタクト層１０７とを順次成長する。これにより、基板１０１にコンタクト層１０７までが積層されたエピタキシャル基板を形成する。

次に、図２（ｂ）に示すように、形成されたエピタキシャル基板における素子形成領域の周囲部分に対して、塩素（Ｃｌ₂ ）を主成分としたエッチングガスによるドライエッチ（メサエッチ）を行なうことにより、素子分離されたトランジスタ形成領域を形成する。

次に、図２（ｃ）に示すように、リソグラフィ法により、コンタクト層１０７の上にソース電極及びドレイン電極の各電極形成領域を開口する第１のレジストパターン（図示せず）を形成し、形成した第１のレジストパターンの上に、真空蒸着法により、ＡｕＧｅ、Ｎｉ及びＡｕを順次成膜して第１の積層膜を形成する。続いて、第１のレジストパターンを除去するいわゆるリフトオフ法により、コンタクト層１０７の上にそれぞれが第１の積層膜からなるソース電極１０９及びドレイン電極１１０を形成する。その後、温度が約３９０℃の熱処理を行なうことにより、コンタクト層１０７とソース電極１０９及びドレイン電極１１０との接合部分を合金化してオーミック結合化を図る。

次に、図２（ｄ）に示すように、リソグラフィ法により、コンタクト層１０７の上にゲート電極形成領域を開口する第２のレジストパターン（図示せず）を形成する。続いて、形成した第２のレジストパターンをマスクとして、コンタクト層１０７に対してクエン酸アンモニウム溶液をエッチャントとするウェットエッチングを行なって、閾値電圧調整層１０６を露出する。その後、真空蒸着法により、Ｔｉ、Ａｌ及びＴｉを順次成膜して第２の積層膜を形成する。続いて、第２のレジストパターンを除去するリフトオフ法により、露出した閾値電圧調整層１０６の上に第２の積層膜からなるゲート電極１０８を形成する。

この後は、図示はしていないが、ソース電極１０９及びドレイン電極１１０を含むコンタクト層１０７の上、及びゲート電極１０８を含む閾値電圧調整層１０６の上に、厚さが１０００ｎｍ程度のプラズマ窒化膜（シリコン窒化膜）を成膜し、続いて、各電極１０７〜１１０に所定のコンタクトを形成し、さらに金めっきによりコンタクトと接続する配線を形成する。

このように作製された高電子移動度トランジスタと、該トランジスタを用いたＳＰＤＴ（single-pole-double-transfer）スイッチとの動作特性の測定結果を［表１］に示す。

［表１］において、参考例１は、第１の電子供給層１０３の組成をＡｌ_0.25Ｇａ_0.75Ａｓとして第２の電子供給層１０５の組成と同等としている。また、参考例２は、第１の電子供給層１０３の組成をＡｌ_0.25Ｇａ_0.75Ａｓとし、且つ第２の電子供給層１０５の組成をＡｌ_0.5Ｇａ_0.5Ａｓとしている。すなわち、参考例２は、ゲート電極１０８側に位置する第２の電子供給層１０５のＡｌ組成をゲート電極１０８の反対側に位置する第１の電子供給層１０３のＡｌ組成よりも大きくしている。

［表１］から分かるように、電子の移動度に関しては、本発明、参考例１及び参考例２はほぼ同等である。しかしながら、２次元電子ガス濃度に関しては、本発明と参考例２とが高くなっている。この理由は、２層の電子供給層のうちの一方のＡｌ組成を大きくしているため、エネルギーギャップが大きくなり、その結果、Ａｌ組成を大きくした電子供給層と電子走行層との界面近傍で２次元電子ガスが増大して、電子走行層に電子がより多く発生するためである。

トランジスタのオン抵抗については、本発明では０．９４Ω／ｍｍとなっている。また、参考例２に関しては、本発明とほぼ同等の２次元電子ガス濃度を得られているにも拘わらず、オン抵抗は、参考例１よりも高い結果となっている。この理由は、ソース電極及びドレイン電極側に位置する第２の電子供給層を構成するＡｌＧａＡｓのＡｌ組成を大きくしたため、電子のエネルギー障壁が高くなってしまい、その結果、抵抗が大きくなってオン抵抗も上昇するためである。

トランジスタのソース抵抗については、本発明は、参考例１と比べて小さく、また、参考例２とは同等の結果を得られている。このことからも上記の理由が裏付けられている。

ＳＰＴＤスイッチにおける挿入損失については、オン抵抗と同様の結果が得られ、本発明に係るトランジスタが最も良い結果を示している。

以上説明したように、本実施形態に係る高電子移動度トランジスタは、第１の電子供給層１０３及び第２の電子供給層１０５のうち、電子走行層１０３に対してゲート電極１０８の反対側（基板側）に設けられた第１の電子供給層１０３に対してのみバンドギャップエネルギーを大きくしている。これにより、ソース電極１０９及びドレイン電極１１０側のエネルギー障壁を高くすることなく、２次元電子ガスの濃度が増大するため、オン抵抗の低減を実現できる。

なお、本実施形態においては、ＧａＡｓからなる基板１０１上に、ＡｌＧａＡｓからなる電子供給層１０３、１０５及びＩｎＧａＡｓからなる電子走行層１０４を形成したが、他の化合物半導体を用いても同様の効果を得られることはいうまでもない。一例として、燐化インジウム（ＩｎＰ）からなる基板上に、ＩｎＡｌＡｓからなる電子供給層と、ＩｎＧａＡｓからなる電子走行層とを形成してもよい。また、ＧａＮからなる基板上に、ＡｌＧａＮからなる電子供給層と、ＧａＮからなる電子走行層とを形成してもよい。但し、基板は、それぞれＩｎＰやＧａＮ等でなくても問題はなく、電子走行層と電子供給層との組み合わせが上記のようであれば同様の効果が得られることはいうまでもない。

本発明に係る化合物半導体装置は、オン抵抗の低減により挿入損失が小さい高周波デバイスを実現でき、特にダブルへテロ接合を有する高電子移動度トランジスタ等に有用である。

本発明の一実施形態に係る化合物半導体装置であって、高電子移動度トランジスタを示す断面図である。 （ａ）〜（ｄ）は本発明の一実施形態に係る高電子移動度トランジスタの製造方法を示す工程順の断面図である。 従来のダブルへテロ型高電子移動度トランジスタにおけるエネルギーバンド図である。

符号の説明

１０１ 基板
１０２ バッファ層
１０２Ａ 第１層
１０２Ｂ 第２層
１０２Ｃ 第３層
１０３ 第１の電子供給層
１０４ 電子走行層
１０５ 第２の電子供給層
１０６ 閾値電圧調整層
１０７ コンタクト層
１０８ ゲート電極
１０９ ソース電極
１１０ ドレイン電極

Claims (3)

1. 第１の化合物半導体からなる第１の電子供給層と、
   第２の化合物半導体からなる第２の電子供給層と、
   前記第１の電子供給層及び第２の電子供給層との間に形成され、前記第１の電子供給層及び第２の電子供給層とヘテロ接合する第３の化合物半導体からなる電子走行層と、
   前記第２の電子供給層の上に形成されたゲート電極と、
   前記第２の電子供給層の上で且つ前記ゲート電極の両側にそれぞれ形成されたソース電極及びドレイン電極とを備え、
   前記第１の電子供給層は、前記第２の電子供給層と比べてバンドギャップエネルギーが大きいことを特徴とする化合物半導体装置。
2. 前記第１の電子供給層及び第２の電子供給層は、ＡｌＧａＡｓ系化合物半導体からなり、前記電子走行層は、ＩｎＧａＡｓ系化合物半導体からなることを特徴とする請求項１に記載の化合物半導体装置。
3. 前記第１の電子供給層は前記第２の電子供給層と比べてＡｌ組成が大きく、そのＡｌ組成は０．２５以上且つ０．５０以下であることを特徴とする請求項２に記載の化合物半導体装置。
   

Images