JP2006279032A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体層の表面準位によって生じる逆方向バイアス時のリーク電流を低減する半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１の上に形成された第１の半導体層４と、第１の半導体層４の上に互いに間隔をおいて形成されたショットキー電極７及びオーミック電極８と、ショットキー電極７及びオーミック電極８を露出し且つ第１の半導体層４の上を覆うように形成された第２の半導体層５とを備えている。第２の半導体層５は、第１の半導体層４と比べてバンドギャップが大きい半導体層である。
【選択図】図１

Description

本発明は、窒化物系半導体材料を用いたショットキー電極を有する半導体装置及びその製造方法に関する。

インジウム（Ｉｎ）、アルミニウム（Ａｌ）及びガリウム（Ｇａ）を含み、一般式がＩｎ_xＡｌ_yＧａ_1-x-yＮ（０≦ｘ，ｙ≦１、ｘ＋ｙ≦１）で表されるIII−Ｖ族窒化物系半導体は、高い破壊電界や高い飽和電子速度といった従来のＳｉやＧａＡｓにない特長を有している。さらにＡｌＧａＮとＧａＮとに代表されるヘテロ接合においては、自発分極及びピエゾ分極の効果によりヘテロ界面に１×１０¹³ｃｍ^-2と極めて高濃度の２次元電子ガス（２ＤＥＧ）が発生する。これらの特性を活かして、近年、窒化物系半導体を用いた電界効果トランジスタ（ＦＥＴ）やショットキーバリアダイオード（ＳＢＤ）といった電子デバイスの開発が活発に行われている。

III−Ｖ族窒化物系半導体を用いたデバイスの開発においては、耐圧の向上とリーク電流の低減が特に重要である。ＧａＮ系の材料は高い破壊電界を有しているが、ＦＥＴやＳＢＤといったデバイスにおいては、特定の場所に電界が集中するため、破壊電界と比べて遙かに低い電圧においてデバイスのブレークダウンが生じてしまう。また、ＧａＮ系の材料には深い表面準位が生じやすく、この深い表面準位を介して電極間にリーク電流が流れてしまう。

電界集中を低減し耐圧を向上させる方法として、ＦＥＴにおいてはゲート電極をフィールドプレートを備えた構造とする方法が知られている（例えば、特許文献１及び非特許文献１を参照。）。

以下に、従来のフィールドプレートを備えたＦＥＴについて図を用いて説明する。図１０は、従来のＦＥＴの断面構造を示している。図１０に示すように、サファイア基板５１の上に窒化アルミニウム（ＡｌＮ）からなるバッファ層５２を介してアンドープで厚さ１μｍの窒化ガリウム（ＧａＮ）層５３及びｎ型ドープで厚さ２５ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）層５４が順次形成されている。ＡｌＧａＮ層５４の上には、オーミック電極であるソース電極５６及びドレイン電極５７が互いに間隔をおいて形成され、ソース電極５６とドレイン電極５７との間には、ショットキー電極であるゲート電極５８が形成されている。ゲート電極５８は、ＳｉＮ膜５９の上面におけるドレイン電極５７の側にひさし状に張り出すように形成されている。

ドレイン電極５７に高電圧が印加されたときには、一般的にゲート電極５８のドレイン側の端部５８ｂの電界が最も高くなる。しかし、ＳｉＮ膜５９の上におけるドレイン電極５７の側にゲート電極の一部がひさし状に伸張されたフィールドプレート部５８ａが設けられている。この構成により、ゲート電極５８とドレイン電極５７との間の電界分布はフィールドプレート部５８ａにも分散されるので、ゲート電極のドレイン側の端部５８ｂの電界強度が低減され、その結果、デバイスの耐圧が向上する。

ＳＢＤにおいても、ショットキー電極とオーミック電極との間において、ＦＥＴと同様の電界の集中が生じるため、ショットキー電極にオーミック電極の側に張り出したフィールドプレート部を設けることにより、耐圧を向上させることが可能である。

また、ＡｌＧａＮ層５４の表面がＳｉＮ膜５９により覆われた構造となるため、ＡｌＧａＮ層５４が空気中に露出している場合と比べてリーク電流を低減することができる。
特開２００４-２００２４８号公報 エレクトロニクスレターズ（Electronics Letters）、２００１年、３７巻、 ３号、 ｐ.１９６-１９７

しかしながら、従来例においては耐圧の向上は実現できるが、逆バイアス時におけるリーク電流の低減にはほとんど効果がないという問題がある。

III−Ｖ族窒化物半導体を用いたデバイスの表面層には、一般的に比較的バンドギャップが小さくＧａとＡｌとの混晶であるＡｌＧａＮが用いられる。ＡｌＧａＮ表面には結晶欠陥が多数存在しており、これらが深い表面準位を形成しているため逆バイアス時には、この表面準位を介して電極間にリーク電流が流れる。しかし、ＡｌＧａＮ層の表面をＳｉＮ膜により覆ったとしても、表面準位を低減する効果はほとんど期待できず、リーク電流をほとんど低減することができない。

本発明は前記従来の問題を解決し、半導体層の表面準位によって生じる逆方向バイアス時のリーク電流を低減する半導体装置を実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は半導体装置をバンドギャップが大きい表面保護半導体層を備えた構成とする。

具体的に本発明の半導体装置は、基板の上に形成された第１の半導体層と、第１の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、ショットキー電極及びオーミック電極を露出し且つ第１の半導体層の上面を覆うように形成され、第１の半導体層と比べてバンドギャップが大きい第２の半導体層とを備えていることを特徴とする。

本発明の半導体装置によれば、第１の半導体層の上面を覆うように形成され、第１の半導体層と比べてバンドギャップが大きい第２の半導体層を備えているため、第１の半導体層が露出しておらず、バンドギャップが大きく安定な第２の半導体層により第１の半導体層の表面における表面準位を低減することができる。従って、逆バイアスを印加した際にオーミック電極とショットキー電極との間に生じるリーク電流を小さくすることが可能となる。

本発明の半導体装置において、ショットキー電極におけるオーミック電極側の側部は、第２の半導体層の上面においてオーミック電極側に張り出すように形成されていることが好ましい。このような構成であれば、フィールドプレート効果によりショットキー電極のオーミック電極側の端部に電界が集中することを防止できるので、オーミック電極とショットキー電極との間の耐圧を向上させることができる。また、第２の半導体層と第１の半導体層との間に２次元電子ガスが生じるため、ショットキー電極と第１の半導体層との実質的な接触面積が大きくなるので、順方向電流を増大させることもできる。

この場合において、第２の半導体層の上に該第２の半導体層と接して形成された絶縁膜をさらに備え、ショットキー電極におけるオーミック電極側の側部は、絶縁膜の上面においてオーミック電極側に張り出すように形成されていることが好ましい。このような構成とすることにより、ショットキー電極と第２の半導体層とが接している部分における電界集中を緩和することが可能となり、耐圧をより向上させることが可能となる。

この場合において、絶縁膜は窒化シリコンからなることが好ましい。このような構成とすることにより、第２の半導体層の表面における表面準位の低減が期待できる。

本発明の半導体装置において、第２の半導体層は、第１の半導体層の上にエピタキシャル成長させて形成したエピタキシャル層であることが好ましい。このような構成とすることにより、第１の半導体層の表面の原子が再配列することにより発生する表面準位を低減することができるので、リーク電流を確実に低減できる。また、第２の半導体層と第１の半導体層との間に２次元電子ガスを確実に発生させ、順方向電流を増大させることができる。

本発明の半導体装置は、第１の半導体層と基板との間に形成され、第１の半導体層と比べてバンドギャップが小さい第３の半導体層をさらに備えていることが好ましい。この場合において、第１の半導体層は、一般式がＡｌ_xＧａ_1-xＮ（０．１５≦ｘ≦０．３５）で表される化合物であり、第２の半導体層は、一般式がＡｌ_yＧａ_1-yＮ（ｘ＋０．１５≦ｙ≦１）で表される化合物であり、第３の半導体層は窒化ガリウムであることが好ましい。このような構成であれば、第３の半導体層の上に第１の半導体層を結晶成長させることが容易で、第３の半導体層と第１の半導体層との界面に高濃度の２次元電子ガスを発生させることができる。また、第１の半導体層と第２の半導体層とのバンドギャップの差が十分に大きいためリーク電流を確実に低減できる。

本発明の半導体装置において、第１の半導体層はｎ型の不純物を含むことが好ましい。このような構成とすることにより、第１の半導体層にチャネルを形成することができる。

本発明の半導体装置の製造方法は、基板の上に第１の半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の半導体層を順次形成する工程（ａ）と、第２の半導体層に第１の半導体層を露出する第１の開口部を形成する工程（ｂ）と、第２の半導体層における第１の開口部とは離れた位置に、第１の半導体層を露出する第２の開口部を形成する工程（ｃ）と、第１の半導体層の上における第１の開口部から露出する部分にショットキー電極を形成する工程（ｄ）と、第１の半導体層の上における第２の開口部から露出する部分にオーミック電極を形成する工程（ｅ）とを備えていることを特徴とする。

本発明の半導体装置の製造方法によれば、第１の半導体層の上における第１の開口部から露出する部分にショットキー電極を形成する工程と、第１の半導体層の上における第２の開口部から露出する部分にオーミック電極を形成する工程とを備えているため、電極が形成された第１の半導体層の上に第１の半導体層と比べてバンドギャップが大きい第２の半導体層が形成された、リーク電流が小さい半導体装置を得ることができる。

本発明の半導体装置の製造方法は、工程（ｄ）において、ショットキー電極は、第２の半導体層の上面におけるオーミック電極の側に張り出すように形成することが好ましい。このような構成とすれば、ショットキー電極のオーミック電極側の端部に生じる電界集中をフィールドプレート効果により緩和することができるので、高耐圧の半導体装置を得ることができる。

本発明の半導体装置の製造方法は、工程（ａ）において、第２の半導体層は、第１の半導体層の上にエピタキシャル成長させることが好ましい。このような構成とすることにより、第１の半導体層の表面の原子が再配列することにより発生する表面準位を低減することができるので、リーク電流を確実に低減できる。また、第２の半導体層と第１の半導体層との界面に２次元電子ガスを発生させることが可能となり、順方向電流を増大させることができる。

本発明の半導体装置の製造方法は、工程（ａ）において、第２の半導体層を、第１の半導体層の上面における第１の開口部の形成領域にマスクを形成した後に、第１の半導体層の上にエピタキシャル成長させ、工程（ｂ）において、第１の開口部を、マスクを除去することにより形成することが好ましい。このような構成とすることにより、第２の半導体層をエッチングすることなく第１の開口部を形成できるので、第１の半導体層及び第２の半導体層にエッチングによるダメージを与えることがない。また、第１の半導体層の表面をオーバーエッチングする恐れもない。

本発明の半導体装置の製造方法は、工程（ｄ）よりも前に、第２の半導体層の上に絶縁膜を形成する工程と、絶縁膜に、第２の半導体層の上面における第１の開口部形成領域を内包する領域を露出させる第２の開口部を形成する工程とをさらに備え、工程（ｄ）において、ショットキー電極は、第２の開口部を埋め且つ絶縁膜の上面におけるオーミック電極の側に張り出すように形成することが好ましい。このような構成とすることにより、ショットキー電極が第２の半導体層と接している部分における電界集中を緩和することが可能となる。

本発明の半導体装置の製造方法は、工程（ａ）よりも前に、基板の上に、第１の半導体層と接し且つ第１の半導体層と比べてバンドギャップが小さな第３の半導体層を形成する工程をさらに備えていることが好ましい。この場合において、第１の半導体層は、一般式がＡｌ_xＧａ_1-xＮ（０．１５≦ｘ≦０．３５）で表される化合物であり、第２の半導体層は、一般式がＡｌ_yＧａ_1-yＮ（ｘ＋０．１５≦ｙ≦１）で表される化合物であり、第３の半導体層は窒化ガリウムであることが好ましい。このような構成とすることにより、第１の半導体層と第２の半導体層とのバンドギャップの差を十分に大きくすることができるので、リーク電流の小さい半導体装置を得ることができる。

本発明の半導体装置の製造方法において、第１の半導体層はｎ型の不純物を含むことが好ましい。このような構成とすることにより、第１の半導体層にチャネルを形成することができる。

本発明に係る半導体装置によれば、半導体層の表面準位によって生じる逆方向バイアス時のリーク電流を低減する半導体装置を実現できる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の断面構成を示している。図１に示すように本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）である。サファイアからなる基板１の上に形成されたＡｌＮからなるバッファ層２の上に、アンドープで厚さが１μｍのＧａＮからなるチャネル層３と、部分的にｎ型不純物がドープされた厚さ２５ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなる電子供給層４と、ノンドープで厚さ１０ｎｍのＡｌＮからなる保護半導体層５とが下から順にエピタキシャル成長されている。保護半導体層５を貫通して電子供給層４と接するように、厚さが１０ｎｍのチタン（Ｔｉ）及び厚さが２００ｎｍのアルミニウム（Ａｌ）が下から順次積層されたオーミック電極７と、厚さが５０ｎｍのニッケル（Ｎｉ）及び厚さが２００ｎｍの金（Ａｕ）が下から順次積層されたショットキー電極８とが互いに間隔をおいて形成されている。

本実施形態のＳＢＤは、バンドギャップが大きく表面が安定であり、表面準位が少ないＡｌＮからなる保護半導体層５が表面に設けられており、表面準位が多いＡｌＧａＮからなる電子供給層４が露出していないため、電子供給層４の表面準位に起因して逆バイアス時に発生するリーク電流を大幅に低減することができる。

なお、本実施形態において電子供給層４にＡｌ_0.25Ｇａ_0.75Ｎを用いたが、一般式がＡｌ_xＧａ_1-xＮ（０．１５≦ｘ≦０．３５）で表されるＡｌの混晶比ｘが０．１５以上且つ０．３５以下の化合物を用いることが好ましい。このような組成のＡｌＧａＮであればＧａＮからなるチャネル層３の上に結晶成長させやすく、またチャネル層３との界面に高濃度の２ＤＥＧを発生させることができる。

また、保護半導体層５にＧａを含まないＡｌＮを用いる例を示したが、一般式がＡｌ_yＧａ_1-yＮ（０．１５＋ｘ≦ｙ≦１）で表される電子供給層４と比べてバンドギャップが大きい化合物を用いることができる。このような範囲であれば電子供給層４とのバンドギャップの差が十分に大きく、表面を安定化する効果が期待できる。

さらに、チャネル層３、電子供給層４及び保護半導体層５のうち少なくともチャネル層３には、Ｉｎを含むIII−Ｖ属窒化物半導体を用いてもよい。

なお、本実施形態の半導体装置はＳＢＤとしたが、同様の構成はＦＥＴにも適用可能である。この場合、ＡｌＮにより表面準位の影響が低減されることにより、高い周波数においてドレイン電流が低下する周波数分散という現象を改善する効果が得られる。

なお、保護半導体層５に用いるＡｌＮ膜はエピタキシャル成長された単結晶膜に限らない。例えば、スパッタ法等でＡｌＮの多結晶膜を形成してもよい。この場合、低パワーでのスパッタ条件を用いたり、スパッタ後に熱処理を行ったりすることにより、電子供給層４の表面にダメージが入ることを防ぐことができる。従って、エピタキシャル成長を用いて保護半導体層５を形成した場合と同様に、表面準位の影響が低減されＳＢＤやＦＥＴの特性が改善される。

（第１の実施形態の第１変形例）
以下に、第１の実施形態の第１変形例について図面を参照して説明する。図２は第１の実施形態の第１変形例に係る半導体装置の断面構成を示している。図２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

図２に示すように本変形例の半導体装置は、ショットキー電極８に、保護半導体層５の上にひさし状に張り出したフィールドプレート部８ａが設けられている。フィールドプレート部８ａを設けることにより、逆バイアス時にはショットキー電極８のオーミック電極７側の端部８ｂにおける電界が緩和されるためＳＢＤの耐圧が向上する。

また、順バイアス時においてはフィールドプレート部８ａの下側における保護半導体層５と 電子供給層４との界面に２次元電子ガス（２ＤＥＧ）が発生するため、ショットキー電極８と電子供給層４との実効的な接触面積が広がるので、大きな順バイアス電流を流すことが可能となる。

フィールドプレート部８ａの大きさは、ショットキー電極８とオーミック電極７との間隔、ショットキー電極８が電子供給層４の表面と接触する部分の長さ、半導体素子の使用条件等に応じて適宜決定すればよい。例えば、ショットキー電極８とオーミック電極７との間隔が３μｍで、ショットキー電極８が電子供給層４の表面と接触する部分の長さが４μｍの場合には、フィールドプレート部８ａと保護半導体層５の表面と接触する部分の長さを２μｍとすればよい。

なお、本実施形態においては、フィールドプレート部８ａ以外の部分についても、ショットキー電極８が保護半導体層５の上にわずかに張り出すように形成されており、オーミック電極７についても保護半導体層５の上にわずかに張り出すよう形成されている。このようにすることにより、電子供給層４の表面が露出しないようにすることができるため、電子供給層４の表面を安定化させる効果が得られ、ＳＢＤの信頼性を向上させることができる。ただし、このようなフィールドプレート部８ａ以外の張り出し部分は設けなくても、耐圧を向上させる効果を実現することができる。

以下に、本変形例のＳＢＤにおける電流及び電圧の特性について説明する。図３及び図４は本変形例のＳＢＤについて電流及び電圧の特性をシミュレーションにより求めた結果を示しており、図３は逆方向電流の絶対値を対数プロットしたグラフであり、図４は順方向電流をプロットしたグラフである。

シミュレーションにおいては、アンドープＧａＮからなるチャネル層３の膜厚を１μｍとし、Ａｌ_0.25Ｇａ_0.75Ｎからなる電子供給層４の膜厚を２５ｎｍとし、ＡｌＮからなる保護半導体層５の膜厚を０ｎｍ、５ｎｍ、１０ｎｍ及び１５ｎｍの４段階に変化させている。

図３に示すように保護半導体層５を設けることにより逆方向リーク電流が減少しており、保護半導体層５により表面準位の影響が低減できることが明らかである。また、保護半導体層５の膜厚を厚くするに従い、逆方向リーク電流が減少している。

図４に示すように保護半導体層５を設けることによりオーミック電極へ流れる順方向電流が増加している。これは、保護半導体層５を設けた場合には、フィールドプレート部８ａの下側における保護半導体層５と電子供給層４との界面に２ＤＥＧが発生することによる。また、保護半導体層５の膜厚を厚くするに従い順方向電流が増加しており、保護半導体層５の膜厚を厚くすることにより保護半導体層５と電子供給層４との界面に発生する２ＤＥＧの濃度を高くできることが判る。

（第１の実施形態の第２変形例）
以下に、第１の実施形態の第２変形例について図面を参照して説明する。図５は第１の実施形態の第２変形例に係る半導体装置の断面構成を示している。図５において図２と同一の構成要素には同一の符号を附すことにより説明を省略する。

図５に示すように本変形例の半導体装置はＳＢＤであり、保護半導体層５の上に形成された厚さが２００ｎｍの窒化膜（ＳｉＮ）からなる絶縁膜６を有しており、ショットキー電極８は保護半導体層５の上と絶縁膜６の上とに２段に張り出したフィールドプレート部８ｃを有していることを特徴とする。この構造により電子供給層４の上面に形成されたショットキー電極８のオーミック電極７側の端部８ｄだけでなく、保護半導体層５の上面に形成されたフィールドプレート部８ｃの端部８ｅにおける電界も緩和されるので１段のフィールドプレートを設けた場合と比べてさらに耐圧が向上する。

フィールドプレート部８ｃの大きさは、ショットキー電極８とオーミック電極７との間隔、ショットキー電極８が電子供給層４の表面と接触する部分の長さ、半導体素子の使用条件等に応じて適宜決定すればよい。ただし、ショットキー電極８が絶縁膜６の上面と接触する部分の長さを保護半導体層５の上面と接する部分の長さよりも長くする方が好ましい。例えばショットキー電極８とオーミック電極７との間隔が３μｍで、ショットキー電極８が電子供給層４の表面と接触する部分の長さが４μｍの場合には、フィールドプレート部８ｃが保護半導体層５の上面と接触する部分の長さを１μｍ、フィールドプレート部８ｃが絶縁膜６の上面と接触する部分の長さを２μｍとすればよい。

なお、絶縁膜６は、保護半導体層５の表面にわずかに存在する表面準位をさらに低減する効果が期待できるため、ＳｉＮとすることが好ましいが、ＳｉＯ₂等であってもよい。

（第２の実施形態）
以下に、第２の実施形態について図面を参照して説明する。図６は第２の実施形態に係る半導体装置の断面構成を示している。図６において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。図６に示すように本実施形態の半導体装置はＳＢＤである。

サファイアからなる基板１の上に形成されたＡｌＮからなるバッファ層２の上に、不純物濃度が３×１０¹⁷ｃｍ^-3となるようにドープされたｎ型で厚さが１μｍのＧａＮからなる動作層１３と、ノンドープで厚さ１０ｎｍのＡｌＮからなる保護半導体層５とが下から順にエピタキシャル成長されている。保護半導体層５を貫通して動作層１３と接するように、厚さが１０ｎｍのチタン（Ｔｉ）及び厚さが２００ｎｍのアルミニウム（Ａｌ）が下から順次積層されたオーミック電極７と、厚さが５０ｎｍのニッケル（Ｎｉ）及び厚さが２００ｎｍの金（Ａｕ）が下から順次積層され、フィールドプレート部８ｃを有するショットキー電極８とが互いに間隔をおいて形成されている。

本実施形態においては、ｎ型にドープされたＧａＮを動作層１３として用いており、ヘテロ接合界面に形成される２ＤＥＧをチャネルとして利用していない。従って、チャネルに２ＤＥＧを用いた場合と比べて順方向電流が低くなるが、動作層１３における不純物濃度を調整することにより高耐圧化を容易に行うことができる。

また、フィールドプレート部８ｃを設けたことにより、逆バイアス時にはショットキー電極８のオーミック電極７側の端部８ｄ及び８ｅにおける電界が緩和されるためＳＢＤの耐圧が向上する。さらに、順バイアス時においてはフィールドプレート部８ｃの下側における保護半導体層５と 動作層１３との界面に２次元電子ガス（２ＤＥＧ）が発生するため、ショットキー電極８と動作層１３との実効的な接触面積が広がるので、大きな順バイアス電流を流すことが可能となる。

なお、本実施形態においては、第１の実施形態の第２変形例と同様に保護半導体層５の上に絶縁膜６を設けたが、第１の実施形態の第１変形例のように絶縁膜６がない構成であってもよい。

（第３の実施形態）
以下に、第３の実施形態について図面を参照して説明する。図７は第３の実施形態に係る半導体装置の断面構成を示している。図７において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。図７に示すように本実施形態の半導体装置は電界効果トランジスタ（ＦＥＴ）であり、ＳｉＮからなる絶縁膜６及び保護半導体層５を貫通して電子供給層４と接するように形成されたオーミック電極であるソース電極３６及びドレイン電極３７と、ソース電極３６とドレイン電極３７との間に形成されたショットキー電極であるゲート電極３８とが形成されている。

ゲート電極３８は、ドレイン電極３７の側に張り出したフィールドプレート部３８ｃを有している。フィールドプレート部３８ｃは、保護半導体層５の上とＳｉＮからなる絶縁膜６の上とに２段に張り出すように形成されている。

フィールドプレート部３８ｃの大きさは、ゲート電極３８とドレイン電極３７との間隔、ゲート電極３８が電子供給層４の表面と接触する部分の長さ、半導体素子の使用条件等に応じて適宜決定すればよい。ただし、ゲート電極３８が絶縁膜６の上面と接触する部分の長さを保護半導体層５の上面と接する部分の長さよりも長くする方が好ましい。例えばゲート電極３８とドレイン電極３７との間隔が５μｍで、ゲート電極３８が電子供給層４の表面と接触する部分の長さが１μｍの場合には、フィールドプレート部３８ｃが保護半導体層５の上面と接触する部分の長さを１μｍ、フィールドプレート部３８ｃが絶縁膜６の上面と接触する部分の長さを２μｍとすればよい。

本実施形態のＦＥＴは、電子供給層４の上にバンドギャップが大きく安定な保護半導体層５が形成され、電子供給層４が露出していないため、逆バイアス時に電子供給層４の表面準位に起因して発生するリーク電流を大幅に低減することができる。また、ゲート電極３８がフィールドプレート部３８ｃを有しているため、ゲート電極３８におけるドレイン電極３７側の端部に印加される電界が緩和されるので、ＦＥＴの耐圧が向上する。さらに、周波数の上昇に伴いドレイン電流が低下する周波数分散という現象を改善する効果も得られる。

なお、本実施形態においては、第１の実施形態の第２変形例と同様に保護半導体層５の上に絶縁膜６を設けたが、第１の実施形態の第１変形例のように絶縁膜６がない構成であってもよい。

（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図８は第４の実施形態に係る半導体装置の製造方法について工程順に断面構造を示している。

図８（ａ）に示すように、まずサファイアからなる基板１の上にＡｌＮからなるバッファ層２を介して、アンドープで厚さが１μｍのＧａＮからなるチャネル層３と、部分的にｎ型ドープした厚さが２５ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなる電子供給層４と、ノンドープで厚さが１０ｎｍのＡｌＮからなる保護半導体層５とを有機金属気相成長法（ＭＯＣＶＤ法）で下から順次成長させる。さらに、その上に厚さが２００ｎｍのＳｉＮからなる絶縁膜６をプラズマＣＶＤにより堆積する。

次に、図８（ｂ）に示すようにレジストによるパターンニングとドライエッチングにより、絶縁膜６に保護半導体層５を露出させる開口部６ａ及び開口部６ｂを形成する。

次に、図８（ｃ）に示すように開口部６ａ及び開口部６ｂの内側に開口を有するレジストパターンを形成した後、塩素ガスをエッチャントとして保護半導体層５をドライエッチングすることにより電子供給層４を露出させる。これにより、電子供給層４が露出した底面と保護半導体層５が露出した中間段とを有する階段状の開口部５ａ及び５ｂを形成する。

次に、図８（ｄ）に示すように絶縁膜６の上に開口部５ａよりも大きい開口を有するレジストパターンを形成した後、厚さが１０ｎｍのＴｉと厚さが２００ｎｍのＡｌとを順次蒸着した後リフトオフすることにより、電子供給層４と接し且つ保護半導体層５及び絶縁膜６の上に２段に張り出した構造を有するオーミック電極７を形成する。続いて、７００℃で熱処理を行いオーミック接触を得る。

次に、図８（ｅ）に示すように絶縁膜６の上に開口部５ｂよりも大きい開口を有するレジストパターンを形成した後、厚さが５０ｎｍのＮｉと厚さが２００ｎｍのＡｕとを順次蒸着した後リフトオフすることにより、フィールドプレート部８ｃを有するショットキー電極８を形成する。続いて、３００℃で熱処理を行い良好なショットキー接合を得る。

第４の実施形態に係る半導体装置の製造方法においては、チャネル層３、電子供給層４及び保護半導体層５を基板の上に一度の膜成長工程においてエピタキシャル成長させている。このようにすることにより、電子供給層４の表面には原子の再配列による表面準位が生じないため、リーク電流をより効果的に低減できる。また、各層間の界面におけるマッチングがよく、２ＤＥＧを確実に発生させることもできるので、リーク電流が小さく且つ順方向の特性についても優れたＳＢＤを得ることができる。

なお、本実施形態においては、保護半導体層５のエッチング前に絶縁膜６を堆積したが、保護半導体層５をエッチングした後に絶縁膜６を堆積するように順序を入れ替えても構わない。また、絶縁膜６の堆積を省略すれば、第１の実施形態の第１変形例において示した、絶縁膜６がないＳＢＤを得ることができる。

（第４の実施形態の一変形例）
以下に、本発明の第４の実施形態の一変形例に係る半導体装置の製造方法について図を参照して説明する。図９は本変形例に係る半導体装置の製造方法について工程順に断面構造を示している。

図９（ａ）に示すように、まずサファイアからなる基板１の上にＡｌＮからなるバッファ層２を介して、アンドープで厚さが１μｍのＧａＮからなるチャネル層３と、部分的にｎ型ドープした厚さが２５ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなる電子供給層４とをＭＯＣＶＤ法で下から順次成長させる。さらに、その上に厚さが１００ｎｍのＳｉＯ₂膜をプラズマＣＶＤにより堆積した後、パターニングすることにより再成長用マスク２５を形成する。

次に、図９（ｂ）に示すようにノンドープで厚さが１０ｎｍのＡｌＮからなる保護半導体層５を電子供給層４の上に再成長させ、続いて再成長用マスク２５を除去する。再成長用マスク２５の部分にはＡｌＮが成長しないため、開口部を有する保護半導体層５が得られる。

次に、図９（ｃ）に示すように保護半導体層５の上に開口部を埋めるようにＳｉＮからなる絶縁膜６をプラズマＣＶＤにより堆積する。

次に、図９（ｄ）に示すようにＳｉＮ膜６の上にレジストパターンを形成してドライエッチングを行うことにより、電子供給層４が露出した底面と保護半導体層５が露出した中間段とを有する階段状の開口部５ｃ及び５ｄを形成する。

次に、図９（ｅ）に示すように絶縁膜６の上に開口部５ｃよりも大きい開口を有するレジストパターンを形成した後、厚さが１０ｎｍのＴｉと厚さが２００ｎｍのＡｌとを蒸着してリフトオフすることにより、電子供給層４と接し保護半導体層５及び絶縁膜６の上に２段に張り出した構造を有するオーミック電極７を形成する。続いて、７００℃で熱処理を行いオーミック接触を得る。

次に、図９（ｆ）に示すように絶縁膜６の上に開口部５ｄよりも大きい開口を有するレジストパターンを形成した後、厚さが５０ｎｍのＮｉと厚さが２００ｎｍのＡｕとを蒸着してリフトオフすることにより、フィールドプレート部８ｃを有するショットキー電極８を形成する。続いて、３００℃で熱処理を行い良好なショットキー接合を得る。

本変形例の半導体装置の製造方法によれば、保護半導体層５をドライエッチングする必要がないため、保護半導体層５及び電子供給層４へのダメージを低減することができる。また、Ａｌ_0.25Ｇａ_0.75Ｎからなる電子供給層４の表面がエッチングされることなく、保護半導体層５だけに開口部を形成することが可能である。

第４の実施形態及びその変形例において、エピタキシャル成長させる半導体層の種類を変更することにより、第２の実施形態に示したＳＢＤを得ることができる。また、同様にして第３の実施形態に示したＦＥＴを得ることもできる。

各実施形態及び変形例において、表面保護半導体層の厚さを１０ｎｍとする例を示したが、リーク電流を低減するためには特に厚さは限定されない。しかし、電子供給層又は動作層等の上にエピタキシャル成長させることを考えると３ｎｍ以上且つ２０ｎｍ以下とすることが好ましい。また、保護半導体層と下側の半導体層との界面近傍に２ＤＥＧを発生させ、順方向電流を増大させるためには５ｎｍ以上且つ１５ｎｍ以下とすることが好ましい。

なお、各実施形態及び変形例において、サファイア基板上に半導体装置を形成する例を示したが、炭化シリコン基板又は窒化ガリウム基板等の上に半導体装置を形成してもよい。また、オーミック電極を電子供給層又は動作層等の上に直接形成する例を示したが、オーミック電極と電子供給層との間にコンタクト層を介在させてもよい。

本発明に係る半導体装置及びその製造方法は、半導体層の表面準位によって生じる逆方向バイアス時のリーク電流を低減する半導体装置を実現でき、窒化物系半導体材料を用いたショットキー電極を有する半導体装置及びその製造方法等として有用である。

本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第１変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第１変形例に係る半導体装置の逆方向電流特性をシミュレーションにより求めた結果を示すグラフである。 本発明の第１の実施形態の第１変形例に係る半導体装置の順方向電流特性をシミュレーションにより求めた結果を示すグラフである。 本発明の第１の実施形態の第２変形例に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｆ）は本発明の第４の実施形態の一変形例に係る半導体装置の製造方法を工程順に示す断面図である。 従来例に係る半導体装置を示す断面図である。

符号の説明

１ 基板
２ バッファ層
３ チャネル層
４ 電子供給層
５ 保護半導体層
５ａ 開口部
５ｂ 開口部
５ｃ 開口部
５ｄ 開口部
６ 絶縁膜
６ａ 開口部
６ｂ 開口部
７ オーミック電極
８ ショットキー電極
８ａ フィールドプレート部
８ｂ 電極端部
８ｃ フィールドプレート部
８ｄ 電極端部
８ｅ 電極端部
１３ 動作層
２５ 再成長用マスク
３６ ソース電極
３７ ドレイン電極
３８ ゲート電極

Claims (16)

1. 基板の上に形成された第１の半導体層と、
   前記第１の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、
   前記ショットキー電極及びオーミック電極を露出し且つ前記第１の半導体層の上を覆うように形成され、前記第１の半導体層と比べてバンドギャップが大きい第２の半導体層とを備えていることを特徴とする半導体装置。
2. 前記ショットキー電極における前記オーミック電極側の側部は、前記第２の半導体層の上面において前記オーミック電極側に張り出すように形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第２の半導体層の上に該第２の半導体層と接して形成された絶縁膜をさらに備え、
   前記ショットキー電極における前記オーミック電極側の側部は、前記絶縁膜の上面において前記オーミック電極側に張り出すように形成されていることを特徴とする請求項２に記載の半導体装置。
4. 前記絶縁膜は窒化シリコンからなることを特徴とする請求項３に記載の半導体装置。
5. 前記第２の半導体層は、前記第１の半導体層の上にエピタキシャル成長させて形成したエピタキシャル層であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
6. 前記第１の半導体層と前記基板との間に形成され、前記第１の半導体層と比べてバンドギャップが小さい第３の半導体層をさらに備えていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
7. 前記第１の半導体層は一般式がＡｌ_xＧａ_1-xＮ（０．１５≦ｘ≦０．３５）で表される化合物であり、
   前記第２の半導体層は一般式がＡｌ_yＧａ_1-yＮ（ｘ＋０．１５≦ｙ≦１）で表される化合物であり、
   前記第３の半導体層は窒化ガリウムであることを特徴とする請求項６に記載の半導体装置。
8. 前記第１の半導体層は、ｎ型の不純物を含むことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
9. 基板の上に第１の半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の半導体層を順次形成する工程（ａ）と、
   前記第２の半導体層に前記第１の半導体層を露出する第１の開口部を形成する工程（ｂ）と、
   前記第２の半導体層における前記第１の開口部とは離れた位置に、前記第１の半導体層を露出する第２の開口部を形成する工程（ｃ）と、
   前記第１の半導体層の上における前記第１の開口部から露出する部分にショットキー電極を形成する工程（ｄ）と、
   前記第１の半導体層の上における前記第２の開口部から露出する部分にオーミック電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
10. 前記工程（ｄ）において、前記ショットキー電極は、前記第２の半導体層の上面における前記オーミック電極の側に張り出すように形成することを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記工程（ａ）において、前記第２の半導体層は、前記第１の半導体層の上にエピタキシャル成長させることを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
12. 前記工程（ａ）において、前記第１の半導体層の上面における前記第１の開口部形成領域にマスクを形成した後に、前記第２の半導体層を前記第１の半導体層の上にエピタキシャル成長させ、
    前記工程（ｂ）において、前記マスクを除去することにより前記第１の開口部を形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
13. 前記工程（ｄ）よりも前に、前記第２の半導体層の上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記第２の半導体層の上面における前記第１の開口部形成領域を内包する領域を露出させる第２の開口部を形成する工程とをさらに備え、
    前記工程（ｄ）において、前記ショットキー電極は、前記第２の開口部を埋め且つ前記絶縁膜の上面における前記オーミック電極の側に張り出すように形成することを特徴とする請求項９から１２のいずれか１項に記載の半導体装置の製造方法。
14. 前記工程（ａ）よりも前に、前記基板の上に、前記第１の半導体層と接し且つ前記第１の半導体層と比べてバンドギャップが小さい第３の半導体層を形成する工程をさらに備えていることを特徴とする請求項９から１３のいずれか１項に記載の半導体装置の製造方法。
15. 前記第１の半導体層は一般式がＡｌ_xＧａ_1-xＮ（０．１５≦ｘ≦０．３５）で表される化合物であり、
    前記第２の半導体層は一般式がＡｌ_yＧａ_1-yＮ（ｘ＋０．１５≦ｙ≦１）で表される化合物であり、
    前記第３の半導体層は窒化ガリウムであることを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記第１の半導体層は、ｎ型不純物を含むことを特徴とする請求項９から１３のいずれか１項に記載の半導体装置の製造方法。
    

Images