JP2014029991A - 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ - Google Patents

窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ Download PDF

Info

Publication number
JP2014029991A
JP2014029991A JP2013127606A JP2013127606A JP2014029991A JP 2014029991 A JP2014029991 A JP 2014029991A JP 2013127606 A JP2013127606 A JP 2013127606A JP 2013127606 A JP2013127606 A JP 2013127606A JP 2014029991 A JP2014029991 A JP 2014029991A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
electrode
layer
multilayer body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013127606A
Other languages
English (en)
Inventor
Koichiro Fujita
耕一郎 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013127606A priority Critical patent/JP2014029991A/ja
Priority to CN201380033935.3A priority patent/CN104395994A/zh
Priority to PCT/JP2013/067518 priority patent/WO2014003058A1/ja
Priority to US14/410,220 priority patent/US20150349108A1/en
Publication of JP2014029991A publication Critical patent/JP2014029991A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オン時の耐圧(オン耐圧)を向上させることができる窒化物半導体装置の電極構造を提供する。
【解決手段】この電極構造によれば、ソース電極（１１１）,ドレイン電極（１１２）が絶縁膜（１０７）と窒化物半導体積層体（１０５）の凹部（１１６,１１９）の開口縁（１１６Ａ,１１９Ａ）との間で窒化物半導体積層体（１０５）の表面に接するように凹部（１１６,１１９）から絶縁膜（１０７）の表面（１０７Ｃ）に亘って形成されている。このようなオーミック電極の構造によれば、オーミック電極の端縁部が窒化物半導体積層体と絶縁膜との間に挟まれた従来の電極構造に比べて、窒化物半導体積層体（１０５）に隣接するソース電極（１１１）,ドレイン電極（１１２）の端でのオン時の最大電界強度を低減でき、オン耐圧を向上させることができる。
【選択図】図１

Description

この発明は、ヘテロ界面を有する窒化物半導体積層体に形成された凹部にオーミック電極が形成された窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタに関する。
従来、窒化物半導体装置の電極構造としては、特許文献１(特許第４３３３６５２号公報)に示されるように、窒化物半導体積層体に凹部を形成し、この凹部にオーミック電極を形成してコンタクト抵抗の低減を図ったものがある。
また、このような電極構造を備えた窒化物半導体電界効果トランジスタが特許文献２(特開２０１１−２４９４３９号公報)に示されている。この窒化物半導体電界効果トランジスタは、図２１に示すように、Ｓｉ基板１５０１上に窒化物半導体積層体１５０２が形成され、この窒化物半導体積層体１５０２上にソース電極１５０５,ドレイン電極１５０６,ゲート電極１５０７が形成されている。
上記窒化物半導体積層体１５０２は、ＡｌＮバッファ層１５２１,アンドープＧａＮ層１５２３,アンドープＡｌＧａＮ層１５２４がＳｉ基板１５０１上に順に形成されて構成されている。この窒化物半導体積層体１５０２は、表面から上記アンドープＧａＮ層１５２３とアンドープＡｌＧａＮ層１５２４とのヘテロ界面を貫通する凹部が形成され、この凹部にソース電極１５０５とドレイン電極１５０６が形成されている。また、アンドープＡｌＧａＮ層１５２４には、上記ソース電極１５０５とドレイン電極１５０６との間の箇所に上記ヘテロ界面に達していない凹部が形成され、この凹部にゲート電極１５０７が形成されている。
上記ソース電極１５０５およびドレイン電極１５０６は、上記アンドープＡｌＧａＮ層１５２４の上面に接するように延在している鍔部１５０５Ａ,１５０６Ａを有している。このソース電極１５０５の鍔部１５０５Ａ上から上記ドレイン電極１５０６の鍔部１５０６Ａ上に亘って上記アンドープＡｌＧａＮ層１５２４の上面と上記ゲート電極１５０７を覆うように窒化アルミニウムからなる第１の絶縁膜１５１１が形成されている。さらに、この第１の絶縁膜１５１１上に窒化シリコンからなる第２の絶縁膜１５１２が形成されている。この第２の絶縁膜１５１２は、ゲート電極１５０７とドレイン電極１５０６との間で第１の絶縁膜１５１１を露出させる貫通穴が形成されている。この第２の絶縁膜１５１２の貫通穴を埋めると共に上記第２の絶縁膜１５１２上に延在してソース電極１５０５に達するフィールドプレート１５１５が形成されている。このフィールドプレート１５１５によって、ゲート電極近傍における電界集中を緩和して、ゲート耐圧の向上を図っている。
特許第４３３３６５２号公報 特開２０１１−２４９４３９号公報
ところで、スイッチングデバイスとしての電界効果トランジスタでは、通常、耐圧がオフ耐圧で表される。
図１９に、電界効果トランジスタの電極周辺の構造を模式的に示す。この電極周辺の構造では、ソース電極１３０１の端部およびドレイン電極１３０２の端部上に絶縁膜１３０７の端部が被さっている。この電界効果トランジスタでは、ヘテロ接合近傍にチャネル(２次元電子ガス)１３１１が形成されるノーマリオンのトランジスタである。このトランジスタでは、ゲート電極１３０３に−１０Ｖを印加することで、チャネル１３１１において破線で記載した領域１３０５が空乏化されてオフされる。ソース電極１３０１には０Ｖが印加され、ドレイン電極１３０２には例えば６００Ｖが印加される。
上記空乏化された領域１３０５には、正の空間電荷が存在し、ゲート電極１３０３の端１３０３Ａに一点鎖線で囲んだ高電界領域１３０６が形成される。このため、オフ耐圧を向上させるためには、ゲート構造を高耐圧化する必要があることが知られている。
しかし、本発明者らは、様々な実験を行う中で、図１９に示す電界効果トランジスタのオフ状態から、図２０に示すように、ゲート電極１３０３に０Ｖを印加して、オフからオンに切り替えたときに、ドレイン電極１３０２の端１３０２Ａに瞬間的に高電圧(最大６００Ｖ)がかかり、ドレイン電極１３０２の端１３０２Ａ近傍の一点鎖線で囲んだ領域１３０８に高電界領域が形成されることを新たに見出した。
このことから、スイッチングデバイスとしての電界効果トランジスタの耐圧として、オフ時の耐圧(オフ耐圧)だけでなく、オン時の耐圧(オン耐圧)を向上させることが重要であることが判明した。
そこで、この発明の課題は、オーミック電極の端部での電界強度を低減でき、オン時の耐圧(オン耐圧)を向上させることができる窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の窒化物半導体装置の電極構造は、ヘテロ界面を有すると共に表面から上記ヘテロ界面に向かって窪んだ凹部を有する窒化物半導体積層体と、
上記窒化物半導体積層体の表面上に形成されていると共に上記凹部の開口縁から上記窒化物半導体積層体の表面に沿って予め定められた距離だけ離隔した絶縁膜と、
上記絶縁膜と上記凹部の開口縁との間で上記窒化物半導体積層体の表面に接するように上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って形成されたオーミック電極とを備えたことを特徴としている。
この発明によれば、上記オーミック電極が、上記絶縁膜と上記凹部の開口縁との間で上記窒化物半導体積層体の表面に接するように上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って形成されている。このようなオーミック電極の構造によって、オーミック電極の端縁部が窒化物半導体積層体と絶縁膜との間に挟まれた従来の電極構造に比べて、上記窒化物半導体積層体に隣接する上記オーミック電極の端でのオン時の最大電界強度を低減でき、オン耐圧を向上させることができる。
また、一実施形態の窒化物半導体装置の電極構造では、上記凹部の開口縁から上記窒化物半導体積層体の表面の法線方向に伸ばした仮想線と上記絶縁膜の表面上の上記オーミック電極の外縁との間の第１の距離は、
上記絶縁膜が上記凹部の開口縁から離隔した第２の距離の２倍以上である。
この実施形態によれば、上記第１の距離が上記第２の距離の２倍を下回る場合に比べて、上記オーミック電極の端でのオン時の最大電界強度を確実に低減でき、オン耐圧をより向上させることができる。
また、一実施形態の窒化物半導体装置の電極構造では、上記絶縁膜は、
シリコン窒化膜を含む絶縁膜またはシリコン窒化膜からなる絶縁膜、あるいは、シリコン酸化窒化膜からなる絶縁膜、シリコン窒化炭化膜からなる絶縁膜、酸化アルミニウムまたは窒化アルミニウムからなる絶縁膜である。
この実施形態によれば、上記絶縁膜を用いることにより、電流コラプスの低減を図れる。電流コラプスとは、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
また、一実施形態の窒化物半導体装置の電極構造では、上記窒化物半導体積層体は、
第１のＧａＮ系半導体層と、
上記第１のＧａＮ系半導体層上に積層されていると共に上記第１のＧａＮ系半導体層とヘテロ界面を形成する第２のＧａＮ系半導体層とを有する。
この実施形態によれば、上記窒化物半導体積層体を、第１のＧａＮ系半導体層と第２のＧａＮ系半導体層とで構成することにより、高周波,高出力デバイスに好適な窒化物半導体装置の電極構造を提供できる。
また、この発明の窒化物半導体電界効果トランジスタでは、上記窒化物半導体装置の電極構造を備え、
上記オーミック電極で構成されたソース電極と、
上記オーミック電極で構成されたドレイン電極と、
上記窒化物半導体積層体上に形成されたゲート電極と
を備えた。
この構成によれば、オン時の耐圧(オン耐圧)を向上させることができる窒化物半導体電界効果トランジスタを提供できる。
この発明によれば、オーミック電極が、絶縁膜と窒化物半導体積層体の凹部の開口縁との間で上記窒化物半導体積層体の表面に接するように上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って形成されている構造によって、オーミック電極の端縁部が窒化物半導体積層体と絶縁膜との間に挟まれた従来の電極構造に比べて、上記窒化物半導体積層体側の上記オーミック電極の端でのオン時の最大電界強度を低減でき、オン耐圧を向上させることができる。
この発明の第１実施形態の窒化物半導体装置の電極構造の実施形態を備えたＧａＮ系電界効果トランジスタの断面図である。 上記ＧａＮ系電界効果トランジスタの製造工程を説明する工程断面図である。 図２に続く工程断面図である。 図３に続く工程断面図である。 図４に続く工程断面図である。 図５に続く工程断面図である。 図６に続く工程断面図である。 図７に続く工程断面図である。 上記実施形態の電極構造の要部を示す断面図である。 比較例の電極構造の要部を示す断面図である。 従来例の電極構造の要部を示す断面図である。 上記実施形態の実施例,比較例,従来例の電極構造における最大電界強度のシミュレーション結果から作成したグラフである。 上記シミュレーション結果から作成した窒化物半導体積層体内の最大電界強度のグラフである。 上記シミュレーション結果から作成した絶縁膜内の最大電界強度のグラフである。 上記シミュレーションにおける上記比較例の電位分布を表わす等電位線図である。 上記シミュレーションにおける実施例の電位分布を表わす等電位線図である。 上記シミュレーションにおけるもう１つの実施例の電位分布を表わす等電位線図である。 上記シミュレーションにおける従来例の電位分布を表わす等電位線図である。 オフ状態の電界効果トランジスタの断面を模式的に示す図である。 オフからオンに切り替えたときの電界効果トランジスタの断面を模式的に示す図である。 従来の窒化物半導体装置の電極構造を備えた電界効果トランジスタの断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１はこの発明の第１実施形態の電極構造の実施形態を備えた窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
この窒化物半導体装置は、図１に示すように、Ｓｉ基板１０１上に、アンドープＡｌＧａＮバッファ層１０２、第１のＧａＮ系半導体層の一例としてのアンドープＧａＮチャネル層１０３と、第２のＧａＮ系半導体層の一例としてのアンドープＡｌＧａＮバリア層１０４を形成している。このアンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４とのヘテロ界面近傍に２ＤＥＧ(２次元電子ガス)層１０６が発生する。上記アンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４とが窒化物半導体積層体１０５を構成している。
なお、上記ＧａＮチャネル層１０３に替えて、上記ＡｌＧａＮバリア層１０４よりもバンドギャップの小さい組成を有するＡｌＧａＮ層としてもよい。また、上記ＡｌＧａＮバリア層１０４上にキャップ層として例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。
上記窒化物半導体積層体１０５には、凹部１１６と凹部１１９とが互いに間隔をあけて形成されている。この凹部１１６と凹部１１９は、上記ＡｌＧａＮバリア層１０４の表面１０４Ａから上記ＡｌＧａＮバリア層１０４と上記２ＤＥＧ層１０６を貫通して上記ＧａＮチャネル層１０３まで達している。また、絶縁膜１０７が、上記ＡｌＧａＮバリア層１０４の表面１０４Ａ上に形成されている。この絶縁膜１０７は、上記凹部１１６,１１９の外に形成されている。この絶縁膜１０７は、上記凹部１１６,１１９の開口縁１１６Ａ,１１９Ａから上記ＡｌＧａＮバリア層１０４の表面１０４Ａに沿って予め定められた距離だけ離隔している。すなわち、この絶縁膜１０７の開口部１０７Ａ,１０７Ｂの側壁１０７Ａ‐１,１０７Ｂ‐１は、上記開口縁１１６Ａ,１１９Ａから上記ＡｌＧａＮバリア層１０４の表面１０４Ａに沿って予め定められた距離だけ離隔している。
また、上記凹部１１６にオーミック電極であるソース電極１１１が形成され、上記凹部１１９にドレイン電極１１２が形成されている。上記ソース電極１１１は、上記絶縁膜１０７の開口部１０７Ａを貫通して上記凹部１１６を埋めている。このソース電極１１１は、上記凹部１１６の開口縁１１６Ａから上記ＡｌＧａＮバリア層１０４の表面１０４Ａに沿って、上記絶縁膜１０７の開口部１０７Ａの側壁１０７Ａ‐１に達する第１鍔部１１１Ａと、上記絶縁膜１０７の表面１０７Ｃ上に形成された第２鍔部１１１Ｂとを有する。
また、上記ドレイン電極１１２は、上記絶縁膜１０７の開口部１０７Ｂを貫通して上記凹部１１９を埋めている。このドレイン電極１１２は、上記凹部１１９の開口縁１１９Ａから上記ＡｌＧａＮバリア層１０４の表面１０４Ａに沿って、上記絶縁膜１０７の開口部１０７Ｂの側壁１０７Ｂ‐１に達する第１鍔部１１２Ａと、上記絶縁膜１０７の表面１０７Ｃ上に形成された第２鍔部１１２Ｂとを有する。
このように、上記ソース電極１１１,ドレイン電極１１２は、上記絶縁膜１０７と上記凹部１１６,１１９の開口縁１１６Ａ,１１９Ａとの間で上記窒化物半導体積層体１０５のＡｌＧａＮバリア層１０４の表面１０４Ａに接するように上記窒化物半導体積層体１０５の凹部１１６,１１９から上記絶縁膜１０７の表面１０７Ｃに亘って形成されている。
上記ソース電極１１１およびドレイン電極１１２は、一例として、Ｔｉ,Ａｌ,ＴｉＮを順に積層したＴｉ/Ａｌ/ＴｉＮで構成されている。
また、上記ソース電極１１１とドレイン電極１１２との間の上記絶縁膜１０７上にゲート電極１１３が形成されている。このゲート電極１１３は、例えば、ＴｉＮまたはＷＮなどで作製される。
尚、図１に一点鎖線で示すように、上記絶縁膜１０７に上記ＡｌＧａＮバリア層１０４の表面を露出させる開口１０７Ｄを形成して、この開口１０７Ｄに
上記絶縁膜１０７を貫通して上記ＡｌＧａＮバリア層１０４に達するショットキー電極としてのゲート電極１１３を形成してもよい。
上記構成の窒化物半導体装置において、ＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４との界面近傍に発生した２次元電子ガス(２ＤＥＧ)層１０６でチャネルが形成され、このチャネルをゲート電極１１３に電圧を印加することにより制御して、ソース電極１１１とドレイン電極１１２とゲート電極１１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１１３に負電圧が印加されているときにゲート電極１１３下のＧａＮチャネル層１０３に空乏層が形成されてオフ状態となる一方、ゲート電極１１３の電圧がゼロのときにゲート電極１１３下のＧａＮ層１０３に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、上記窒化物半導体装置の製造方法を図２〜図８に従って説明する。なお、図２〜図８では、図を見やすくするためにＳｉ基板やアンドープＡｌＧａＮバッファ層を図示していない。
まず、図２に示すように、Ｓｉ基板(図示せず)上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡｌＧａＮバッファ層(図示せず)、アンドープＧａＮチャネル層１０３とアンドープＡｌＧａＮバリア層１０４を順に形成する。アンドープＧａＮチャネル層１０３の厚さは例えば１μｍ、アンドープＡｌＧａＮバリア層１０４の厚さは例えば３０ｎｍとする。このＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４が窒化物半導体積層体１０５を構成している。図２において、１０６は、ＧａＮチャネル層１０３とＡｌＧａＮバリア層１０４とのヘテロ界面近傍に形成される２次元電子ガス(２ＤＥＧ)層１０６である。
次に、上記ＡｌＧａＮバリア層１０４上に、絶縁膜１０７とする例えば窒化シリコン膜を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長))法により２００ｎｍの膜厚に成膜する。この絶縁膜１０７の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記絶縁膜１０７の膜厚は、一例として、２００ｎｍとしたが、２０ｎｍ〜４００ｎｍの範囲で設定してもよい。
次に、図３に示すように、上記絶縁膜１０７上にフォトレジスト層１２６を形成し、露光,現像することにより、上記フォトレジスト層１２６に開口１２６Ａ,１２６Ｂを形成し、上記開口１２６Ａ,１２６Ｂを形成したフォトレジスト層１２６をマスクとして、ウェットエッチングを行なう。これにより、図４に示すように、上記絶縁膜１０７に開口部１０７Ａ,１０７Ｂを形成する。なお、上記ウェットエッチングに替えてドライエッチングによって、上記絶縁膜１０７に開口部１０７Ａ,１０７Ｂを形成してもよい。
引き続いて、図５に示すように、上記開口１２６Ａ,１２６Ｂが形成されたフォトレジスト層１２６をマスクとして、ドライエッチングを行い、上記ＡｌＧａＮバリア層１０４からＧａＮチャネル層１０３まで達する凹部１１６,１１９を形成する。
次に、図６に示すように、上記フォトレジスト層１２６を除去する。次に、酸素プラズマ処理や酸洗浄を行う。なお、この酸素プラズマ処理や酸洗浄は、必ずしも行わなくてもよい。
次に、上記絶縁膜１０７を熱処理する。この熱処理は、例えば、窒素雰囲気において、５００℃で５分間とした。また、上記熱処理の温度は、一例として、５００℃〜８５０℃の範囲で設定してもよい。
次に、図７に示すように、上記絶縁膜１０７上および凹部１１６,１１９にスパッタリングにより、Ｔｉ,Ａｌ,ＴｉＮを順に積層することで、Ｔｉ/Ａｌ/ＴｉＮを積層して、オーミック電極となる積層金属膜１２８を形成する。ここで、ＴｉＮ層は、後工程からＴｉ/Ａｌ層を保護するためのキャップ層である。
また、この実施形態では、上記スパッタリングにおいて、上記Ｔｉ層の層厚α(ｎｍ)と上記Ａｌ層の層厚β(ｎｍ)との比α/βを、例えば、２/１００〜４０/１００として、後述するオーミックアニール工程の後に形成されるオーミック電極のＴｉＡｌ合金のＡｌに対するＴｉの原子数比が、２.０〜４０atom％の範囲内(例えば８atom％)となるようにした。
尚、上記スパッタリングに替えて上記Ｔｉ,Ａｌを蒸着してもよい。
次に、図８に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極１１１,１１２のパターンを形成する。
そして、オーミック電極１１１,１１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分間以上アニールすることによって、２次元電子ガス(２ＤＥＧ)層１０６とオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。この場合、５００℃を超える高温(例えば６００℃以上)でアニールした場合に比べて、コンタクト抵抗を大幅に低減できる。また、４００℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜１０７への電極金属の拡散を抑制できて、絶縁膜１０７の特性に悪影響を与えることがない。また、上記低温のアニールにより、ＧａＮチャネル層１０３からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、ここでは、上記アニール時間を１０分間以上としたが、上記アニール時間は、ＡｌにＴｉが十分に拡散する時間に設定すればよい。また、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
上記オーミック電極１１１,１１２がソース電極１１１とドレイン電極１１２となり、後の工程でソース電極１１１とドレイン電極１１２の間にＴｉＮまたはＷＮなどからなるゲート電極１１３が形成される。
この実施形態によれば、上記オーミック電極としてのソース電極１１１,ドレイン電極１１２が、上記絶縁膜１０７と上記凹部１１６,１１９の開口縁１１６Ａ,１１９Ａとの間で上記窒化物半導体積層体１０５の表面に接するように上記窒化物半導体積層体１０５の凹部１１６,１１９から上記絶縁膜１０７の表面１０７Ｃに亘って形成されている。
このようなオーミック電極であるソース電極１１１,ドレイン電極１１２の構造によれば、次に述べるように、オーミック電極の端縁部が窒化物半導体積層体と絶縁膜との間に挟まれた従来の電極構造に比べて、上記窒化物半導体積層体１０５に隣接する上記オーミック電極(ソース電極１１１,ドレイン電極１１２)の端でのオン時の最大電界強度を低減でき、オン耐圧を向上させることができることが判明した。
(シミュレーション結果の説明)
図９〜図１３を参照して、上記実施形態の電極構造におけるドレイン電極１１２の端での最大電界強度のシミュレーション結果を説明する。
このシミュレーションでは、図９に示すように、上記実施形態において、ＳｉＮで作製した絶縁膜１０７のうちドレイン電極１１２の第２鍔部１１２Ｂの下部の膜厚Ｙ１を２７５ｎｍとした。また、窒化物半導体積層体１０５の凹部１１９の深さＹ２を７５ｎｍとした。また、上記絶縁膜１０７の開口部１０７Ｂの側壁１０７Ｂ‐１と上記凹部１１９の開口縁１１９Ａとの間の第２の距離Ｘ２を０.３μｍまたは０.５μｍとした。また、上記凹部１１９の開口縁１１９Ａから上記ＡｌＧａＮバリア層１０４の表面１０４Ａの法線方向に伸ばした仮想線Ｌ１と上記絶縁膜１０７の表面１０７Ｃ上の上記ドレイン電極１１２の外縁１１２Ｃとの間の第１の距離Ｘ１を０.８μｍとした。また、図９に示した電極構造では、絶縁膜１０７は、ドレイン電極１１２上に被さっている。また、図９に示した電極構造では、絶縁膜１０７の膜厚を１１７５ｎｍとした。
また、上記絶縁膜１０７の比誘電率を７．０とし、上記ＡｌＧａＮバリア層１０４および上記ＧａＮチャネル層１０３の比誘電率を９．５とした。
また、図１０は、図９に示した電極構造において、上記第２の距離Ｘ２を０.０μｍとした比較例の構造を示している。この比較例では、上記絶縁膜１０７の膜厚Ｙ１,第１の距離Ｘ１,凹部１１９の深さＹ２は、それぞれ、図９の構造と同様、２７５ｎｍ,０.８μｍ,７５ｎｍとした。すなわち、この比較例では、絶縁膜１０７の開口の側壁１０７Ｂ‐１と凹部１１９のＡｌＧａＮバリア層１０４の側壁１０４Ｂとが略同一面に形成されている。
また、図１１は、従来例の電極構造を示す。この電極構造では、ドレイン電極６０６の鍔部６０６Ａ上に絶縁膜６１１が被さっている。この従来例では、上記絶縁膜６１１の膜厚を１１７５ｎｍとし、ＧａＮチャネル層６２３,ＡｌＧａＮバリア層６２４に形成された凹部６２５の深さを７５ｎｍとした。また、上記凹部６２５外でＡｌＧａＮバリア層６２４の表面に沿って延在している上記鍔部６０６Ａの寸法Ｘ０を０．８μｍとした。この従来例においても、上記絶縁膜６１１の比誘電率を７．０とし、上記ＡｌＧａＮバリア層６２４および上記ＧａＮチャネル層６２３の比誘電率を９．５とした。
図１２のグラフは、ソース電極に０Ｖを印加し、ドレイン電極に６００Ｖを印加し、ゲート電極に−１０Ｖを印加したオフ状態から、上記ゲート電極に０Ｖを印加して、オフからオンに切り替えたときに上記ドレイン電極の端に発生する電位分布をシミュレーションすることによって得たものである。
図１２において、実線の曲線Ｋ１の白抜き菱形印◇は、窒化物半導体積層体内の最大電界強度を表している。一方、破線の曲線Ｋ２の白抜き四角印□は、絶縁膜内の最大電界強度を表している。
なお、図１２は、図１１の従来例の電極構造において窒化物半導体積層体内の最大電界強度(二重丸◎で示す箇所のうちで電界強度が最大の値)のシミュレーション結果を１.００とした相対値を縦軸としている。また、図１２の横軸は、上記第２の距離Ｘ２を第１の距離Ｘ１で除算した値Ｘ２/Ｘ１とした。
図１２において、Ｘ２/Ｘ１＝０は、上記比較例に対応しており、Ｘ２/Ｘ１＝１は、上記従来例に対応している。
すなわち、図１２の実線の曲線Ｋ１の白抜きの菱形印◇および破線の曲線Ｋ２の白抜きの四角印□は、図１１の従来例の電極構造でのドレイン電極６０６の鍔部６０６Ａの外縁直下近傍(図１１の◎印の箇所)のＡｌＧａＮ層６２４内の電界強度と、凹部６２５の底の外縁直下近傍(図１１の◎印の箇所)のＧａＮ層６２３内の電界強度との内の大きい方の値を１.００とした相対値をプロットしたものである。
図１２において、横軸(Ｘ２/Ｘ１)＝(０.３/０.８)＝０.３７５に対応する白抜き四角印□は、図９の実施例で第２の距離Ｘ２を０.３μｍとした場合において、上記ドレイン電極１１２の外縁１１２Ｃ直下(図９の○印の箇所)の絶縁膜１０７内の最大電界強度の相対値１.０３６を表している。また、横軸(Ｘ２/Ｘ１)＝０.３７５に対応する白抜き菱形印◇は、図９の実施例で第２距離Ｘ２を０.３μｍとした場合に、窒化物半導体積層体１０５内の最大電界強度の相対値０.７１９を表している。つまり、上記白抜き菱形印◇は、ドレイン電極１１２の第１鍔部１１２Ａの外縁直下近傍(図９の◎印の箇所)のＡｌＧａＮ層１０４内の電界強度と、上記凹部１１９の底の外縁直下近傍(図９の◎印の箇所)のＧａＮ層１０３内の電界強度との内の大きい方の値の相対値を示している。
また、図１２において、横軸(Ｘ２/Ｘ１)＝(０.５/０.８)＝０.６２５に対応する白抜き四角印□が、図９の実施例で第２の距離Ｘ２を０.５μｍとした場合において、上記ドレイン電極１１２の外縁１１２Ｃ直下近傍(図９の○印の箇所)の絶縁膜１０７内の電界強度の相対値１.０２６を表している。また、横軸(Ｘ２/Ｘ１)＝０.６２５に対応する白抜き菱形印◇が、図９の実施例で第２の距離Ｘ２を０.５μｍとした場合において、窒化物半導体積層体１０５内の最大電界強度の相対値０.８０７を表している。つまり、横軸(Ｘ２/Ｘ１)＝０.６２５に対応する白抜き菱形印◇は、図９において、第２の距離Ｘ２を０.５μｍとした場合において、ドレイン電極１１２の第１鍔部１１２Ａの外縁直下近傍(図９の◎印の箇所)のＡｌＧａＮ層１０４内の電界強度の相対値と、上記凹部１１９の底の外縁直下近傍(図９の◎印の箇所)のＧａＮ層１０３内の電界強度の相対値との内の大きい方の値を示している。
また、図１２において、横軸(Ｘ２/Ｘ１)＝０.０に対応する白抜き四角印□は、図１０の比較例(第２の距離Ｘ２が零)でのドレイン電極４１２の鍔部４１２Ａの外縁４１２Ｃ直下近傍(図１０の〇印の箇所)の絶縁膜１０７内の電界強度の相対値１.０４２を表している。また、横軸(Ｘ２/Ｘ１)＝０.０に対応する白抜き菱形印◇が上記比較例での凹部１１９の底の外縁直下近傍(図１０の◎印の箇所)のＧａＮ層１０３内の電界強度の相対値０.７２９を示している。
また、図１２において、横軸(Ｘ２/Ｘ１)＝１.０に対応する白抜き四角印□は、図１１の従来例でのドレイン電極６０６の鍔部６０６Ａの外縁近傍(図１１の〇印の箇所)の絶縁膜６１１内の電界強度の相対値０.９７９を表している。
図１２のシミュレーション結果から、上記第２の距離Ｘ２を上記第１の距離Ｘ１よりも小さくすることで、窒化物半導体積層体１０５内の最大電界強度を、従来例に比べて低減できることが分かる。
また、図１２のシミュレーション結果から、上記第２の距離Ｘ２を第１の距離Ｘ１の２分の１以下、つまり上記横軸(Ｘ２/Ｘ１)の値を０.５以下にすることで、従来例に比べて、ＡｌＧａＮ層またはＧａＮ層内の最大電界強度を大幅に(２５％以上)低減できることが分かる。また、この第２の距離Ｘ２を第１の距離Ｘ１の２分の１以下にした場合、絶縁膜内の最大電界強度は、従来例の５％増以下に抑えられている。すなわち、本発明の実施形態によれば、絶縁膜内での最大電界強度が従来例に比べて約５％程度増加するが窒化物半導体積層体１０５内の最大電界強度を格段に低減できることで、オン時の耐圧(オン耐圧)を向上させることができる。オン耐圧を向上させるには、絶縁膜内での最大電界強度を低減させることよりも窒化物半導体積層体内の最大電界強度を低減させることが重要になる。
なお、図１２のシミュレーション結果によれば、上記(Ｘ２/Ｘ１)の値を、０.１以上かつ０.５以下、より好ましくは、０.３以上かつ０.４以下にすることで、上記窒化物半導体積層体１０５内の最大電界強度をより低減できる。
また、図１３は、横軸を上記第２の距離Ｘ２(μｍ)とし、縦軸を、窒化物半導体積層体１０５内の最大電界強度の相対値としたグラフである。すなわち、図１０に示した比較例の電極構造(Ｘ２＝０.０μｍ)での窒化物半導体積層体１０５内の最大電界強度を、相対値１.００とした。上記第１の距離Ｘ１(μｍ)は０.８(μｍ)で固定している。
図１３に示すように、第２の距離Ｘ２が０.３μｍ、つまり、(Ｘ２/Ｘ１)＝０.３７５のときに最大電界強度の相対値が０.９８６であり、最も低く、第２の距離Ｘ２が０.３μｍを超えると最大電界強度の相対値が増加し、第２の距離Ｘ２が０.８μｍ、つまり、(Ｘ２/Ｘ１)＝１.０００に達すると最大電界強度の相対値が１.３７１に達している。この(Ｘ２/Ｘ１)＝１.０００の構造は、図１１に示した従来例の電極構造に対応している。したがって、(Ｘ２/Ｘ１)＝０.３７５の本実施例では、従来例に比べて、窒化物半導体積層体１０５内の最大電界強度を、約３０％低減できた。
一方、図１４は、横軸を上記第２の距離Ｘ２(μｍ)とし、縦軸を、絶縁膜内の最大電界強度の相対値とした。すなわち、図１０に示した比較例の電極構造(Ｘ２＝０.０μｍ)での絶縁膜内の最大電界強度を、相対値１.００とした。また、上記第１の距離Ｘ１(μｍ)は、０.８(μｍ)で固定した。
図１４に示すように、第２の距離Ｘ２が０.３μｍ、つまり、(Ｘ２/Ｘ１)＝０.３７５のときに最大電界強度の相対値が０.９９５であり、上記比較例に比べて、絶縁膜内の最大電界強度が低減していた。また、第２の距離Ｘ２が０.８(μｍ)である従来例の電極構造では、絶縁膜内の最大電界強度の相対値が最も低く０.９４０であった。上記(Ｘ２/Ｘ１)＝０.３７５のときに最大電界強度の相対値が０.９９５であり、従来例に比べて、約５％増加している。
この実施例によれば、絶縁膜内での最大電界強度が従来例に比べて最大で５％程度増加するものの、窒化物半導体積層体１０５内の最大電界強度を格段に低減(約３０％低減)できることで、オン時の耐圧(オン耐圧)を向上させることができる。オン耐圧を向上させるには、絶縁膜内での最大電界強度を低減させることよりも窒化物半導体積層体内の最大電界強度を低減させることが重要になる。
図１５は上記(Ｘ２/Ｘ１)が０.０である比較例における等電位線図であり、図１６は本実施例(Ｘ２/Ｘ１＝０.３７５)における等電位線図であり、図１７は本実施例(Ｘ２/Ｘ１＝０.６２５)における等電位線図であり、図１８は従来例(Ｘ２/Ｘ１＝１.０００)における等電位線図である。図１５〜図１８の各曲線は、上記シミュレーションによる等電位線である。
尚、上記窒化物半導体装置では、上記窒化物半導体積層体１０５に形成した凹部１１６,１１９がＡｌＧａＮバリア層１０４と２ＤＥＧ層１０６を貫通するものとしたが、この凹部１１６,１１９はＡｌＧａＮバリア層１０４を貫通するが上記２ＤＥＧ層１０６を貫通しないものであってもよい。また、上記凹部１１６,１１９は、上記ＡｌＧａＮバリア層１０４を貫通していなくてもよい。
また、上記窒化物半導体装置では、上記絶縁膜１０７上にゲート電極１１３を形成してＭＯＳ構造としたが、上記絶縁膜１０７に形成した開口に露出したＡｌＧａＮバリア層１０４にショットキー電極としてのゲート電極１１３を形成してもよい。
また、上記実施形態では、Ｔｉ/Ａｌ/ＴｉＮを積層してオーミック電極としたが、これに限らず、ＴｉＮはなくともよく、また、Ｔｉ/Ａｌを積層した後、その上にＡｕ,Ａｇ,Ｐｔなどを積層してもよい。
また、上記実施形態では、Ｓｉ基板を用いた窒化物半導体装置について説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体１０５のＡｌＧａＮバリア層１０４とＧａＮチャネル層１０３との間に層厚１ｎｍ程度のＡｌＮヘテロ特性改善層を形成してもよい。
上記窒化物半導体装置の絶縁膜１０７の材料としては、一例として、ＳｉＮｘ，ＳｉＯ２，ＡｌＮ，Ａｌ２Ｏ３などが用いられる。特に、電流コラプス抑制のためにＡｌＧａＮバリア層１０４の表面にストイキオメトリックを崩したＳｉＮ膜を形成し、このＳｉＮ膜上に、表面保護のためのＳｉＯ２またはＳｉＮで作製した保護膜を積層した、多層膜構造の絶縁膜１０７とすることが好ましい。さらに、上記絶縁膜１０７の材料としては、例えば、ＳｉＯＮまたはＳｉＣＮを採用してもよい。また、ＳｉＮ膜上にＡｌＮ膜を挟んでＳｉＯＮ膜を形成したものを絶縁膜１０７としてもよい。
（第２実施形態）
第２実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、シリコン酸窒化膜（ＳｉＯＮ）を含む絶縁膜、または、シリコン炭窒化膜（ＳｉＣＮ）を含む絶縁膜としたものである。この絶縁膜としてＳｉＯＮ膜またはＳｉＣＮ膜を含むことにより、電流コラプスの低減を図れる。
なお、ＳｉＯＮ膜を含む絶縁膜の代わりに、ＳｉＯＮ膜からなる絶縁膜を用いてもよい。
また、ＳｉＣＮ膜を含む絶縁膜の代わりに、ＳｉＣＮ膜からなる絶縁膜を用いてもよい。
（第３実施形態）
第３実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、酸化アルミニウム膜（Ａｌ２Ｏ３）を含む絶縁膜、または、シリコン酸化膜（ＳｉＯ２）を含む絶縁膜としたものである。この絶縁膜としてＡｌ２Ｏ３膜またはＳｉＯ２膜を含むことにより、電流コラプスの低減を図れる。
なお、Ａｌ２Ｏ３膜を含む絶縁膜の代わりに、Ａｌ２Ｏ３膜からなる絶縁膜を用いてもよい。
また、ＳｉＯ２膜を含む絶縁膜の代わりに、ＳｉＯ２膜からなる絶縁膜を用いてもよい。
（第４実施形態）
第４実施形態の窒化物半導体装置の電極構造は、第１実施形態における絶縁膜１０７を、ＡｌＮ膜を含む絶縁膜としたものである。この絶縁膜としてＡｌＮ膜を含むことにより、電流コラプスの低減を図れる。
なお、ＡｌＮ膜を含む絶縁膜の代わりに、ＡｌＮ膜からなる絶縁膜を用いてもよい。
また、上記窒化物半導体装置では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ゲート電極は、絶縁ゲート構造に限らず、ショットキー電極でもよい。
この発明の窒化物半導体装置の窒化物半導体は、ＡｌxＩｎyＧａ１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１０１ Ｓｉ基板
１０２ アンドープＡｌＧａＮバッファ層
１０３ アンドープＧａＮチャネル層
１０４ アンドープＡｌＧａＮバリア層
１０４Ａ 表面
１０４Ｂ 側壁
１０５ 窒化物半導体積層体
１０６ ２次元電子ガス(２ＤＥＧ)層
１０７ 絶縁膜
１０７Ａ,１０７Ｂ 開口部
１０７Ａ‐１,１０７Ｂ‐１ 側壁
１１１ ソース電極
１１１Ａ 第１鍔部
１１１Ｂ 第２鍔部
１１２ ドレイン電極
１１２Ａ 第１鍔部
１１２Ｂ 第２鍔部
１１２Ｃ 外縁
１１３ ゲート電極
１１６,１１９ 凹部
１１６Ａ,１１９Ａ 開口縁
１２６ フォトレジスト層
１２６Ａ,１２６Ｂ 開口
Ｌ１ 仮想線
Ｘ１ 第１の距離
Ｘ２ 第２の距離
Ｙ１ 絶縁膜の膜厚
Ｙ２ 凹部の深さ

Claims (4)

  1. ヘテロ界面を有すると共に表面から上記ヘテロ界面に向かって窪んだ凹部を有する窒化物半導体積層体と、
    上記窒化物半導体積層体の表面上に形成されていると共に上記凹部の開口縁から上記窒化物半導体積層体の表面に沿って予め定められた距離だけ離隔した絶縁膜と、
    上記絶縁膜と上記凹部の開口縁との間で上記窒化物半導体積層体の表面に接するように上記窒化物半導体積層体の凹部から上記絶縁膜の表面に亘って形成されたオーミック電極と
    を備えたことを特徴とする窒化物半導体装置の電極構造。
  2. 請求項１に記載の窒化物半導体装置の電極構造において、
    上記凹部の開口縁から上記窒化物半導体積層体の表面の法線方向に伸ばした仮想線と上記絶縁膜の表面上の上記オーミック電極の外縁との間の第１の距離は、
    上記絶縁膜が上記凹部の開口縁から離隔した第２の距離の２倍以上であることを特徴とする窒化物半導体装置の電極構造。
  3. 請求項１または２に記載の窒化物半導体装置の電極構造において、
    上記窒化物半導体積層体は、
    第１のＧａＮ系半導体層と、
    上記第１のＧａＮ系半導体層上に積層されていると共に上記第１のＧａＮ系半導体層とヘテロ界面を形成する第２のＧａＮ系半導体層とを有することを特徴とする窒化物半導体装置の電極構造。
  4. 請求項１から３のいずれか１つに記載の窒化物半導体装置の電極構造を備え、
    上記オーミック電極で構成されたソース電極と、
    上記オーミック電極で構成されたドレイン電極と、
    上記窒化物半導体積層体上に形成されたゲート電極と
    を備えたことを特徴とする窒化物半導体電界効果トランジスタ。
JP2013127606A 2012-06-29 2013-06-18 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ Pending JP2014029991A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013127606A JP2014029991A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
CN201380033935.3A CN104395994A (zh) 2012-06-29 2013-06-26 氮化物半导体器件的电极结构和氮化物半导体场效应晶体管
PCT/JP2013/067518 WO2014003058A1 (ja) 2012-06-29 2013-06-26 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
US14/410,220 US20150349108A1 (en) 2012-06-29 2013-06-26 Electrode structure for nitride semiconductor device, and nitride semiconductor field effect transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012147135 2012-06-29
JP2012147135 2012-06-29
JP2013127606A JP2014029991A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2014029991A true JP2014029991A (ja) 2014-02-13

Family

ID=49783199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127606A Pending JP2014029991A (ja) 2012-06-29 2013-06-18 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ

Country Status (4)

Country Link
US (1) US20150349108A1 (ja)
JP (1) JP2014029991A (ja)
CN (1) CN104395994A (ja)
WO (1) WO2014003058A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016157581A1 (ja) * 2015-03-31 2017-10-19 シャープ株式会社 窒化物半導体電界効果トランジスタ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
EP4016586A4 (en) * 2020-06-01 2022-10-12 Nuvoton Technology Corporation Japan SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
WO2022051932A1 (en) * 2020-09-09 2022-03-17 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN117832260B (zh) * 2024-01-12 2024-08-27 上海新微半导体有限公司 一种漏极结构及制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007158149A (ja) * 2005-12-07 2007-06-21 Sharp Corp 半導体装置
JP2007519231A (ja) * 2003-12-05 2007-07-12 インターナショナル・レクティファイヤ・コーポレーション Ｉｉｉ族窒化物素子の不動態化およびその方法
JP2008243943A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2010278137A (ja) * 2009-05-27 2010-12-09 Sharp Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006120694A (ja) * 2004-10-19 2006-05-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2007519231A (ja) * 2003-12-05 2007-07-12 インターナショナル・レクティファイヤ・コーポレーション Ｉｉｉ族窒化物素子の不動態化およびその方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007158149A (ja) * 2005-12-07 2007-06-21 Sharp Corp 半導体装置
JP2008243943A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP2010278137A (ja) * 2009-05-27 2010-12-09 Sharp Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016157581A1 (ja) * 2015-03-31 2017-10-19 シャープ株式会社 窒化物半導体電界効果トランジスタ
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor

Also Published As

Publication number Publication date
WO2014003058A1 (ja) 2014-01-03
US20150349108A1 (en) 2015-12-03
CN104395994A (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
JP6591168B2 (ja) 半導体装置及びその製造方法
JP5776217B2 (ja) 化合物半導体装置
TWI512993B (zh) 電晶體與其形成方法與半導體元件
JP6462456B2 (ja) 半導体装置および半導体装置の製造方法
TW201633532A (zh) 半導體裝置及半導體裝置之製造方法
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
JP2014045174A (ja) 窒化物半導体装置
WO2012111363A1 (ja) 横型半導体装置
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
WO2013108844A1 (ja) 窒化物半導体装置
WO2014003058A1 (ja) 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP5750382B2 (ja) 窒化物半導体装置
JP5993632B2 (ja) ＧａＮ系半導体装置
JP2013115323A (ja) 電界効果トランジスタ
WO2014129245A1 (ja) 窒化物半導体装置
JP5917990B2 (ja) 窒化物半導体装置
JP6018809B2 (ja) 窒化物半導体装置
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
US12027614B2 (en) Semiconductor device
JP6150322B2 (ja) 窒化物半導体素子
WO2013125589A1 (ja) 窒化物半導体装置およびその製造方法
WO2016035479A1 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606