JP2012227227A - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP2012227227A
JP2012227227A JP2011091332A JP2011091332A JP2012227227A JP 2012227227 A JP2012227227 A JP 2012227227A JP 2011091332 A JP2011091332 A JP 2011091332A JP 2011091332 A JP2011091332 A JP 2011091332A JP 2012227227 A JP2012227227 A JP 2012227227A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
thickness
quantum level
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011091332A
Other languages
English (en)
Inventor
Makoto Uchiumi
誠 内海
Sadahiro Kato
禎宏 加藤
Masayuki Iwami
正之 岩見
Takuya Furukawa
拓也 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Power Device Research Association
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Priority to JP2011091332A priority Critical patent/JP2012227227A/ja
Priority to CN2012800078537A priority patent/CN103348479A/zh
Priority to KR1020137018278A priority patent/KR20140042770A/ko
Priority to EP12770971.5A priority patent/EP2698823A4/en
Priority to PCT/JP2012/002597 priority patent/WO2012140915A1/ja
Publication of JP2012227227A publication Critical patent/JP2012227227A/ja
Priority to US13/952,640 priority patent/US20140008615A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低シート抵抗化、リーク電流の低減、および、オーミック電極の接触抵抗の低減を実現する。
【解決手段】基板と、基板上に設けられ第１の窒化物系化合物半導体からなるチャネル層と、チャネル層上に設けられたバリア層と、バリア層上に設けられた第１電極と、チャネル層の上方に設けられた第２電極とを備え、バリア層は、チャネル層上に設けられ第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり量子準位が形成された量子準位層とを有する半導体デバイスを提供する。
【選択図】図１

Description

本発明は、半導体デバイスに関する。
窒化物系化合物半導体のＧａＮ（窒化ガリウム）からなるチャネル層と、ＡｌＧａＮからなるバリア層との間に、多層膜を挿入したＨＦＥＴ（ヘテロ接合電界効果型トランジスタ）が知られている（例えば、特許文献１）。多層膜は、ＧａＮからなる層とＡｌＮからなる層とを、量子準位を形成しない厚さで積層して形成される。
特許文献１ 特開２００５―３５４１０１号公報
厚さが２ｎｍのＡｌＮからなる層を、チャネル層とバリア層との間に形成することで、２次元電子ガスの分布が、バリア層に広がることを防止できるので、キャリアの移動度を高くできる。しかし、ＧａＮからなるチャネル層、多層膜のＡｌＮからなる層、多層膜のＧａＮからなる層、および、ＡｌＧａＮからなるバリア層の間のヘテロ接合で結晶の転位が発生する。これにより、バリア層を貫通する転位の数が増える。転位は電流の経路となるから、バリア層上に形成された電極とチャネル層との間のリーク電流が増加する。
また、チャネル層とバリア層との間に、ＡｌＮからなる層を挿入すると、バリア層上に形成するオーミック電極と、チャネル層との間のコンタクト抵抗が高くなる。以上のように、キャリアの移動度を高くすることによる低シート抵抗化と、リーク電流の低減、および、オーミック電極の接触抵抗の低減とを両立することが難しかった。
本発明の第１の態様においては、基板と、基板上に設けられ、第１の窒化物系化合物半導体からなるチャネル層と、チャネル層上に設けられたバリア層と、バリア層上に設けられた第１電極と、チャネル層の上方に設けられた第２電極とを備え、バリア層は、チャネル層上に設けられ、第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、障壁層上に設けられ、第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり、量子準位が形成された、量子準位層と、を有する半導体デバイスを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１の実施形態に係るショットキーバリアダイオード（ＳＢＤ）の断面図である。 バリア層のフォトルミネッセンススペクトルである。 本発明の第２の実施形態に係るＳＢＤの断面図である。 本発明の第３の実施形態に係るＳＢＤの断面図である。 本発明の第４の実施形態に係るＨＦＥＴの断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の第１の実施形態に係るＳＢＤ１００（ショットキーバリアダイオード）の断面図である。ＳＢＤ１００は、基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、絶縁層１５０、オーミック電極１６０、およびショットキー電極１７０を備える。
チャネル層１３０は基板１１０の上方に設けられ、窒化物系化合物半導体からなる。チャネル層１３０は、ＧａＮで形成してよい。チャネル層１３０は、不純物がドープされた、あるいは、ノンドープのＧａＮからなってよい。チャネル層１３０の厚さは、例えば１０００ｎｍである。バリア層１４０は、チャネル層１３０上に、障壁層１４２および量子準位層１４４が繰り返し積層されて形成される。障壁層１４２は、チャネル層１３０を形成する窒化物系化合物半導体よりバンドギャップエネルギーが大きい窒化物系化合物半導体からなる。障壁層１４２は、ＡｌＮで形成してよい。量子準位層１４４は、障壁層１４２を形成する窒化物系化合物半導体よりバンドギャップエネルギーが小さい窒化物系化合物半導体からなる。量子準位層１４４は、ＧａＮで形成してよい。
チャネル層１３０上に、障壁層１４２が形成されてよい。チャネル層１３０とバリア層１４０との間のヘテロ接合によって、チャネル層１３０のバリア層１４０側の界面に２次元電子ガスが発生する。バンドギャップエネルギーの大きい障壁層１４２がチャネル層１３０上に接すると、チャネル層１３０の２次元電子ガスがバリア層１４０に広がることを防止できる。これにより、チャネル層１３０におけるキャリアの移動度を高くできる。
障壁層１４２上に量子準位層１４４が形成される。障壁層１４２および量子準位層１４４の厚さが調整されて、障壁層１４２および量子準位層１４４によって井戸型ポテンシャルが形成されると、量子準位層１４４に量子準位が形成される。キャリアが量子準位層１４４に形成された量子準位を伝わるので、チャネル層１３０とオーミック電極１６０との間の接触抵抗が低くなる。また、障壁層１４２が薄く形成されることにより、障壁層１４２に形成される転移が少なくなる。これにより、ショットキー電極１７０とチャネル層１３０との間のリーク電流が小さくなる。さらに、障壁層１４２が薄く形成されるので、オーミック電極１６０とチャネル層１３０との間の接触抵抗が低くなる。
基板１１０は、サファイア基板であってよい。また、基板１１０は、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板その他の、基板表面上に窒化物系化合物半導体層を形成することができる基板であってもよい。
バッファ層１２０が、基板１１０とチャネル層１３０の間に設けられてよい。バッファ層１２０は、窒化物系化合物半導体からなる層であってよい。例えば、バッファ層１２０は、ＡｌＮからなる層、ＧａＮからなる層、ＡｌＧａＮからなる層、または、これらを積層した多層膜で形成される。バッファ層１２０の厚さは、例えば２０ｎｍである。基板１１０として、結晶性のよい窒化物系化合物半導体層を形成することができる基板を用いるときは、バッファ層１２０を省略して、基板１１０上にバッファ層１２０を形成してもよい。
バッファ層１２０、チャネル層１３０、障壁層１４２、および、量子準位層１４４がＭＯＣＶＤ法で形成されてよい。例えば、チャネル層１３０または量子準位層１４４を形成する場合、基板１１０をＭＯＣＶＤ装置に設置し、トリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ３）とを、ＭＯＣＶＤ装置のチャンバーに導入して、ＧａＮをエピタキシャル成長する。また、バッファ層１２０または障壁層１４２を形成する場合、トリメチルアルミ（ＴＭＡｌ）とＮＨ３とを、ＭＯＣＶＤ装置のチャンバーに導入して、ＡｌＮをエピタキシャル成長する。
他の実施形態として、バッファ層１２０、チャネル層１３０、障壁層１４２、および、量子準位層１４４の全部または一部がＨＶＰＥ法（ハイドライド気相成長法）、あるいは、ＭＢＥ法（分子線エピタキシー法）で形成されてもよい。また、障壁層１４２は、ＡｌＸＧａ１−ＸＮ（０＜Ｘ＜１）で形成されてもよい。
絶縁層１５０が、バリア層１４０上の一部に形成される。絶縁層１５０は、絶縁性物質からなる層であってよい。例えば、絶縁層１５０がシリコン酸化膜で形成される。また、絶縁層１５０は、シリコン窒化膜で形成されてもよい。バリア層１４０上の全面に絶縁性物質からなる層が形成され、次にオーミック電極１６０およびショットキー電極１７０が形成される部分の絶縁性物質からなる層が除去されて開口部を設けて、絶縁層１５０が形成されてよい。このとき、絶縁層１５０がＣＶＤ法およびフォトリソグラフィー法で形成されてよい。
オーミック電極１６０が、バリア層１４０上の、絶縁層１５０が除去された部分に形成されてよい。オーミック電極１６０はチャネル層１３０とオーミック接合する材料で形成される。オーミック電極１６０の材料は、例えば、Ｔｉを含む。オーミック電極１６０は、Ｔｉからなる層、Ａｌからなる層、およびＡｕからなる層をこの順に、バリア層１４０上に積層して形成してよい。
ショットキー電極１７０が、バリア層１４０上の、絶縁層１５０が除去された部分に形成されてよい。オーミック電極１６０とショットキー電極１７０は所定の距離だけ離れて形成されてよい。ショットキー電極１７０はチャネル層１３０とショットキー接合する材料で形成される。ショットキー電極１７０の材料は、例えば、Ｎｉを含む。ショットキー電極１７０は、Ｎｉからなる層およびＡｕからなる層をこの順に、バリア層１４０上に積層して形成されてよい。オーミック電極１６０およびショットキー電極１７０は、リフトオフ法を用いて、スパッタリングで形成されることができるが、形成方法はこれに限定されない。
表１に、ＳＢＤ１００のシート抵抗、キャリアの移動度、キャリア密度、コンタクト抵抗、およびリーク電流を示す。オーミック電極１６０およびショットキー電極１７０の電極面積は、それぞれ０．０２ｍｍ２とした。また、オーミック電極１６０とショットキー電極１７０との、電極間距離は０．０１ｍｍとした。コンタクト抵抗は、オーミック電極１６０を用いて、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ法により測定した。また、ショットキー電極１７０に−５０Ｖの電圧を印加し、オーミック電極１６０とショットキー電極１７０との間に流れる電流をリーク電流として測定した。
障壁層１４２および量子準位層１４４の厚さは、Ｘ線回折により測定した。表１において、繰り返し回数とは、障壁層１４２および量子準位層１４４の積層を繰り返す回数を示す。例えば、繰り返し回数が４とは、チャネル層１３０から絶縁層１５０に向かって、障壁層１４２と量子準位層１４４とが、それぞれ４層ずつ交互に積層されていることを示す。したがって、障壁層１４２の厚さと量子準位層１４４の厚さとを加えたものに、繰り返し回数をかけたものが、バリア層１４０全体の厚さとなる。
Figure 2012227227
試料番号１のように、障壁層１４２の厚さが２ｎｍを超えると、コンタクト抵抗が高く、かつ、リーク電流が大きい。これは、障壁層１４２の一層の厚さが厚いので、抵抗が高く、転位が増加することによる。試料番号６のように、障壁層１４２の厚さが０．２ｎｍ以下であると、コンタクト抵抗が高く、かつ、リーク電流が大きい。ＡｌＮからなる障壁層１４２の厚さが、ＡｌＮが単位格子を形成しないほど薄くなると、原子配列の乱れを生じやすく、転移が発生しやすいからである。
したがって、試料番号１から６を参照して、障壁層１４２の厚さは、０．２ｎｍより大きく、２．０ｎｍ以下であることが好ましく、０．２５ｎｍ以上、１．５ｎｍ以下であることが、より好ましい。このとき、量子準位層１４４の厚さは、０．６ｎｍ以上、６．０ｎｍ以下であることが好ましい。量子準位層１４４が薄すぎると、量子準位が形成されないからである。このため、障壁層１４２および量子準位層１４４を積層する繰り返しの回数は、４回以上、３１回以下であることが好ましく、２４回以下であることが、より好ましい。
試料番号７のように、バリア層１４０が有する障壁層１４２の厚さの合計が、バリア層１４０の全体の厚さに対して９％より小さいと、シート抵抗が高い。バリア層１４０の全体の組成がＧａＮよりなので、チャネル層１３０のキャリア密度が低いことによる。試料番号１１のように、バリア層１４０が有する障壁層１４２の厚さの合計が、バリア層１４０の全体の厚さに対して３９％より大きいと、リーク電流が大きい。これは、ＡｌＮからなる障壁層１４２によって、欠陥が増えるからである。したがって、試料番号７から１１を参照して、バリア層１４０が有する障壁層１４２の厚さの合計が、バリア層１４０の全体の厚さに対して９％以上、３９％以下であることが好ましく、１５％以上、３５％以下であることがより好ましい。
試料番号１２のように、バリア層１４０の厚さが４８ｎｍ以上では、コンタクト抵抗が高く、かつ、リーク電流が大きい。バリア層１４０が厚いので、バリア層の抵抗が高く、また、欠陥が多いからである。試料番号１７のように、バリア層１４０の厚さが１１ｎｍより薄いと、シート抵抗が高い。これは、バリア層１４０が薄いので、チャネル層１３０に発生する２次元電子ガスの濃度が低いからである。したがって、試料番号１２から１７を参照して、バリア層１４０の厚さが１１ｎｍ以上で４８ｎｍより薄いことが好ましく、１５ｎｍ以上、４０ｎｍ以下であることが、より好ましい。
表２に、ＧａＮからなる量子準位層１４４の厚さを１．６ｎｍ、ＡｌＮからなる障壁層１４２および量子準位層１４４を積層する繰り返しの回数を１２回としたＳＢＤ１００のシート抵抗、キャリアの移動度、キャリア密度、コンタクト抵抗、およびリーク電流を示す。障壁層１４２について、チャネル層１３０に最も近い、最下部に形成された障壁層１４２をのぞいて、他の障壁層１４２の厚さはすべて０．５５ｎｍで同一とした。チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さは、他の障壁層１４２の厚さと異なってよい。各試料における、チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さを表２に示した。第１の実施形態に係るＳＢＤ１００においては、チャネル層１３０に最も近い、最下部に形成された障壁層１４２はチャネル層１３０に接している。その他の条件および測定方法は表１の測定と同様とした。
Figure 2012227227
チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さが０．７５ｎｍ以上、１ｎｍ以下のときに、シート抵抗が最も低く、これより厚さが薄いと、シート抵抗が高くなる。試料番号１８のように、チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さが０．２５ｎｍでは、シート抵抗がやや高い。障壁層１４２が薄いので、チャネル層１３０に発生する２次元電子ガスの濃度が低いからである。試料番号２４のように、チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さが２ｎｍ以上では、リーク電流が大きい。障壁層１４２が厚いので欠陥が多いからである。また、試料番号２４では、移動度がやや低く、シート抵抗がやや高い。これは障壁層１４２が厚いために欠陥が多いことによる。したがって、チャネル層１３０に最も近い、最下部に形成された障壁層１４２の厚さが１．９ｎｍ以下であることが好ましく、０．２５ｎｍ以上、１．５ｎｍ以下であることがより好ましく、０．５ｎｍ以上、１．２５ｎｍ以下であることが、さらに好ましい。
表３に、障壁層１４２の厚さを０．５５ｎｍ、障壁層１４２および量子準位層１４４を積層する繰り返しの回数を１２回としたＳＢＤ１００のシート抵抗、キャリアの移動度、キャリア密度、コンタクト抵抗、およびリーク電流を示す。量子準位層１４４については、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４を除いて、他のすべての量子準位層１４４の厚さを１．６０ｎｍで同一とした。チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４の厚さは、他の量子準位層の厚さと異なってよい。各試料における最上部に形成された量子準位層１４４の厚さを表３に示した。第１の実施形態に係るＳＢＤ１００においては、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４はオーミック電極１６０およびショットキー電極１７０に接している。その他の条件および測定方法は表１の測定と同様とした。
Figure 2012227227
試料番号２９のように、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４の厚さが１５ｎｍ以上では、コンタクト抵抗が高い。量子準位層１４４が厚いからである。また、キャリア密度がやや低く、シート抵抗がやや高い。バリア層１４０の組成がＧａＮに近いので、チャネル層１３０の２次元電子ガスの濃度が低いからである。試料番号２５から２９を参照して、最上部に形成された量子準位層１４４の厚さが厚い方が結晶の欠陥が少ないので、リーク電流が小さい。したがって、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４の厚さが０．５ｎｍ以上、１４ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、６ｎｍ以下であることがさらに好ましい。
実施形態１に係るＳＢＤ１００において、チャネル層１３０の近くに形成された量子準位層１４４の厚さが、チャネル層１３０から離れて形成された他の量子準位層１４４の厚さより薄くてよい。量子準位層１４４が薄くなると、量子井戸の幅が狭くなるので、量子準位層１４４に形成される準位が高くなる。したがって、量子準位層１４４のコンダクションバンドの傾きが、表面に向けて緩やかになるから、リーク電流が小さい。例えば、量子準位層１４４のいずれか一層の厚さが、当該量子準位層１４４よりチャネル層１３０に近く下側に形成された他の量子準位層１４４のいずれか一層の厚さより厚い。量子準位層１４４の一層の厚さが、当該量子準位層１４４よりチャネル層１３０に近く下側に形成された他のいずれの量子準位層１４４の一層の厚さ以上であってよい。
量子準位層１４４が、各層の厚さが同一である複数の量子準位層１４４を含む複数のグループに分かれ、当該複数のグループのうちの一つに含まれる量子準位層１４４の各層の厚さが、チャネル層１３０に近い他のグループに含まれる量子準位層１４４の厚さより厚くてもよい。あるいは、量子準位層１４４の各層の厚さがチャネル層１３０に近いほど薄くてもよい。量子準位層１４４の各層の厚さが、チャネル層１３０に近く下側に形成された量子準位層１４４から、遠くに形成された量子準位層１４４に向かって、直線的に厚くてもよい。あるいは、障壁層１４２を挟んで隣接する量子準位層１４４同士の厚さの差が、チャネル層１３０から絶縁層１５０へと上側に向かって徐々に大きくなってもよい。
すべての障壁層１４２の厚さを同一としてよい。あるいは、チャネル層１３０の近くに形成された障壁層１４２の厚さが、チャネル層１３０から離れて形成された他の障壁層１４２の厚さより厚くてよい。これにより、障壁層１４２によるチャネル層１３０への２次元電子ガスの閉じ込め効果が大きくなるので、シート抵抗が小さくなる。例えば、障壁層１４２のいずれか一層の厚さが、当該障壁層１４２よりチャネル層１３０に近く下側に形成された他の障壁層１４２のいずれか一層の厚さより薄い。障壁層１４２の一層の厚さが、当該障壁層１４２よりチャネル層１３０に近く下側に形成された他のいずれの障壁層１４２の一層の厚さ以下であってよい。
障壁層１４２が、各層の厚さが同一である複数の障壁層１４２を含む複数のグループに分かれ、当該複数のグループのうちの一つに含まれる障壁層１４２の各層の厚さが、チャネル層１３０に近い他のグループに含まれる障壁層１４２の厚さより薄くてもよい。あるいは、障壁層１４２の各層の厚さがチャネル層１３０に近いほど厚くてもよい。障壁層１４２の各層の厚さが、チャネル層１３０に近く下側に形成された障壁層１４２から、遠くに形成された障壁層１４２に向かって、直線的に薄くてもよい。また、量子準位層１４４を挟んで隣接する障壁層１４２同士の厚さの差が、チャネル層１３０から絶縁層１５０へと上側に向かって徐々に小さくなってもよい。
表４に、量子準位層１４４の厚さの例を示す。表４に示した例において、すべての障壁層１４２の厚さを０．５ｎｍで同一とし、障壁層１４２および量子準位層１４４を積層する繰り返しの回数を１２回とした。表４においてａの列が、量子準位層１４４のうちでチャネル層１３０の最も近くに形成された量子準位層１４４の厚さを示す。ａからｌにいくにしたがって、この順に量子準位層１４４がチャネル層１３０から遠くなり、ｌの列が、量子準位層１４４のうちでチャネル層１３０から最も離れて形成された量子準位層１４４の厚さを示す。
Figure 2012227227
試料番号３０、３１および３２のＳＢＤ１００は、試料番号１９のＳＢＤに比べて、ショットキー電極１７０からチャネル層１３０へのリーク電流が５０％小さい。これは、上記のように、量子準位層１４４のコンダクションバンドの傾きが緩やかになるからである。
表５に障壁層１４２および量子準位層１４４の厚さの例を示す。表５に示した例において、障壁層１４２および量子準位層１４４を積層する繰り返しの回数は１２回である。表５においてａの列が、障壁層１４２および量子準位層１４４のうちでチャネル層１３０に最も近くに形成された障壁層１４２および量子準位層１４４の厚さを示す。ａからｌにいくにしたがって、この順に障壁層１４２および量子準位層１４４がチャネル層１３０から遠くなり、ｌの列が、障壁層１４２および量子準位層１４４のうちでチャネル層１３０から最も離れて形成された障壁層１４２および量子準位層１４４の厚さを示す。すなわち、表５に示したＳＢＤ１００において、チャネル層１３０上に厚さ０．７５ｎｍのＡｌＮからなる障壁層１４２が形成され、厚さ３．０ｎｍのＧａＮからなる量子準位層１４４上に絶縁層１５０、オーミック電極１６０およびショットキー電極１７０が形成される。
Figure 2012227227
試料番号３３のＳＢＤ１００は、試料番号１９のＳＢＤに比べて、ショットキー電極１７０からチャネル層１３０へのリーク電流が５０％小さく、かつ、シート抵抗が５％低い。これは、上記で説明したように、量子準位層１４４のコンダクションバンドの傾きが緩やかで、かつ、障壁層１４２によるチャネル層１３０への２次元電子ガスの閉じ込め効果が大きいからである。
図２は、波長２６６ｎｍの紫外線励起によるバリア層１４０のフォトルミネッセンススペクトルである。白い四角が試料番号１、黒い丸が試料番号２、白い三角が試料番号４、バツ印が試料番号５、そして短い横線（−）が試料番号６のバリア層１４０に対応する。約３．４ｅＶの発光ピークがＧａＮのバンド間遷移を示す。図２に示すように、バリア層１４０で３．４ｅＶより高エネルギー側に発光ピークが観察された。これは、バリア層１４０が有する障壁層１４２および量子準位層１４４で井戸型ポテンシャルが形成され、量子準位層１４４に量子準位が形成されるからである。
３．４ｅＶより高エネルギー側の発光ピークは、障壁層１４２の厚さが薄くなるに従って強度が弱くなり、障壁層１４２が０．２５ｎｍより薄いとほぼ観察されない。障壁層１４２が薄すぎると量子準位が形成されないからである。また、３．４ｅＶより高エネルギー側の発光ピークは、量子準位層１４４の厚さが薄くなるに従って、高エネルギー側に移動する。量子準位層１４４が薄いと、量子井戸の幅が狭く、量子準位が高いからである。試料番号２から４のＳＢＤ１００では、量子準位層１４４に量子準位が形成されていることを示す。
図３は、本発明の第２の実施形態に係るＳＢＤ２００の断面図である。図３において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。ＳＢＤ２００は、基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、絶縁層１５０、オーミック電極１６０、およびショットキー電極１７０を備える。バリア層１４０は、チャネル層１３０上に、障壁層１４２および量子準位層１４４を積層して形成される。チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４がＳＢＤ２００の端部で除去され、量子準位層１４４が除去された部分で絶縁層１５０が、障壁層１４２の中でもっともチャネル層１３０から離れて形成されている障壁層１４２上に形成されてよい。
第２の実施形態に係るＳＢＤ２００において、バリア層１４０が有する量子準位層１４４のうち、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４は、ショットキー電極１７０が形成される部分で除去されてよい。ショットキー電極１７０は、チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４が除去された部分に形成されて、障壁層１４２のなかでチャネル層から最も離れて形成された障壁層１４２上に形成されてよい。ショットキー電極１７０が障壁層１４２に接するので、ショットキーバリアを高くすることができる。これにより、ショットキー電極１７０からチャネル層１３０へのリーク電流を小さくすることができる。
絶縁層１５０がバリア層１４０上に形成され、次にオーミック電極１６０を形成する部分の絶縁層１５０を除去して、バリア層１４０上にオーミック電極１６０が形成されてよい。オーミック電極１６０は例えばリフトオフ法で形成できる。
絶縁層１５０、および、チャネル層１３０から最も離れて最上部に形成された量子準位層１４４が除去されて、除去された部分にショットキー電極１７０が形成されてよい。量子準位層１４４がＧａＮで形成され、障壁層１４２がＡｌＮで形成されているときは、障壁層１４２をエッチングストップ層として、チャネル層１３０から最も離れて最上部に形成された量子準位層１４４が除去されてよい。量子準位層１４４が、塩素系のガスを用いたドライエッチングで除去されてよい。ショットキー電極１７０は例えばリフトオフ法で形成されてよい。
ショットキー電極１７０は、バリア層１４０が有する障壁層１４２のうち、いずれか一つの障壁層１４２の表面上に形成されてよい。このとき、ショットキー電極１７０と、表面が接する障壁層１４２よりも上側に形成された量子準位層１４４、および障壁層１４２が存在するときは存在する障壁層１４２が、ショットキー電極１７０が形成される部分で除去されてよい。これにより、ショットキー接合のショットキーバリアの高さを調節することができる。
図４は、本発明の第３の実施形態に係るＳＢＤ３００の断面図である。図４において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。ＳＢＤ３００は、基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、絶縁層１５０、オーミック電極１６０、およびショットキー電極１７０を備える。バリア層１４０は、チャネル層１３０上に、障壁層１４２および量子準位層１４４を積層して形成される。
バリア層１４０は、ショットキー電極１７０が形成される部分で除去されてよい。ショットキー電極１７０はチャネル層１３０上の、バリア層１４０が除去された部分に形成されてよい。ショットキー電極１７０がチャネル層１３０に接するので、ショットキー電極１７０からチャネル層１３０へのリーク電流が、バリア層１４０の結晶欠陥の影響を受けない。したがって、リーク電流を小さくできる。チャネル層１３０から最も離れて、最上部に形成された量子準位層１４４がＳＢＤ２００の端部で除去され、量子準位層１４４が除去された部分で絶縁層１５０が、障壁層１４２の中でもっともチャネル層１３０から離れて形成されている障壁層１４２上に形成されてよい。
絶縁層１５０がバリア層１４０上に形成された後、オーミック電極１６０が形成される部分の絶縁層１５０を除去して、オーミック電極１６０がバリア層１４０上に形成されてよい。オーミック電極１６０は例えばリフトオフ法で形成できる。
ショットキー電極１７０を形成する部分の、絶縁層１５０、および、バリア層１４０が除去されて、ショットキー電極１７０が形成されてよい。バリア層１４０が、塩素系のガスおよびアルゴンガスを用いたドライエッチングで除去されて、チャネル層１３０が露出されてよい。ショットキー電極１７０が、例えばリフトオフ法でチャネル層１３０上に形成される。
図５は、本発明の第３の実施形態に係るＨＦＥＴ４００（ヘテロ接合電界効果型トランジスタ）の断面図である。図５において図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。ＨＦＥＴ４００は、基板１１０、バッファ層１２０、チャネル層１３０、バリア層１４０、絶縁層１５０、ソース電極４１０、ドレイン電極４１２、および、ゲート電極４１４を備える。バリア層１４０は、チャネル層１３０上に、障壁層１４２および量子準位層１４４を積層して形成される。
絶縁層１５０は、ソース電極４１０、ドレイン電極４１２、およびゲート電極４１４を形成する部分で、除去されてよい。ソース電極４１０、ドレイン電極４１２、およびゲート電極４１４は、絶縁層１５０が除去された部分でバリア層１４０上に形成されてよい。ソース電極４１０およびドレイン電極４１２は、チャネル層１３０とオーミック接合する材料で形成されてよい。ソース電極４１０およびドレイン電極４１２の材料は、例えば、Ｔｉを含む。オーミック電極１６０は、Ｔｉからなる層、Ａｌからなる層、およびＡｕからなる層をこの順にバリア層１４０上に積層して形成されてよい。
ゲート電極４１４はチャネル層１３０とショットキー接合する材料で形成されてよい。ゲート電極４１４の材料は、例えば、Ｎｉを含む。ショットキー電極１７０は、Ｎｉからなる層およびＡｕからなる層をこの順に積層してバリア層１４０上に形成されてよい。ゲート電極４１４、ソース電極４１０およびドレイン電極４１２は、リフトオフ法を用いて、スパッタリングでバリア層１４０上に形成されることができるが、形成方法はこれに限定されない。
チャネル層１３０と障壁層１４２とのヘテロ接合によって、チャネル層１３０のバリア層１４０側の界面には、２次元電子ガスが発生する。ゲート電極４１４の電位によって２次元電子ガスを制御する。
ゲート電極４１４は、バリア層１４０が有する障壁層１４２のうち、いずれか一つの障壁層１４２の表面上に形成されてよい。このとき、ゲート電極４１４と、表面が接する障壁層１４２よりも上側に形成された量子準位層１４４、および障壁層１４２が存在するときは、ゲート電極４１４を形成する部分で除去されてよい。これにより、ゲート電極４１４のショットキー接合のショットキーバリアの高さを調節することができる。
バリア層１４０がゲート電極４１４を形成する部分で除去され、ゲート電極４１４がチャネル層１３０上のバリア層１４０を除去した部分に形成されてよい。ゲート電極４１４がチャネル層１３０に接するので、ゲート電極４１４からチャネル層１３０へのリーク電流が、バリア層１４０の結晶欠陥の影響を受けない。これによりリーク電流を小さくすることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ ＳＢＤ、１１０ 基板、１２０ バッファ層、１３０ チャネル層、１４０ バリア層、１４２ 障壁層、１４４ 量子準位層、１５０ 絶縁層、１６０ オーミック電極、１７０ ショットキー電極、２００ ＳＢＤ、３００ ＳＢＤ、４００ ＨＦＥＴ、４１０ ソース電極、４１２ ドレイン電極、４１４ ゲート電極

Claims (18)

  1. 基板と、
    前記基板の上方に設けられ、第１の窒化物系化合物半導体からなるチャネル層と、
    前記チャネル層上に設けられたバリア層と、
    前記バリア層上に設けられた第１電極と、
    前記チャネル層の上方に設けられた第２電極と、を備え
    前記バリア層は、
    前記チャネル層上に設けられ、前記第１の窒化物系化合物半導体よりバンドギャップエネルギーが大きい第２の窒化物系化合物半導体からなる障壁層と、
    前記障壁層上に設けられ、前記第２の窒化物系化合物半導体よりバンドギャップエネルギーが小さい第３の窒化物系化合物半導体からなり、量子準位が形成された、量子準位層と、が繰り返し積層されている
    半導体デバイス。
  2. 前記第２の窒化物系化合物半導体はＡｌＮであり、
    前記第３の窒化物系化合物半導体はＧａＮである請求項１に記載の半導体デバイス。
  3. 前記バリア層の厚さが１５ｎｍ以上、４０ｎｍ以下であり、
    前記障壁層の各層の厚さが０．２５ｎｍ以上、１．５ｎｍ以下である請求項１または２に記載の半導体デバイス。
  4. 前記バリア層が有する障壁層の厚さの合計が、前記バリア層の厚さに対して１５％以上である請求項１から３のいずれか一項に記載の半導体デバイス。
  5. 前記バリア層が有する前記障壁層のうち、前記チャネル層に最も近い前記障壁層の厚さが０．５ｎｍ以上、１．５ｎｍ以下である請求項１から４のいずれか一項に記載の半導体デバイス。
  6. 前記バリア層が有する前記障壁層のうち、前記チャネル層に最も近い前記障壁層の厚さが、他の前記障壁層の厚さと異なる請求項１から５のいずれか一項に記載の半導体デバイス。
  7. 前記バリア層が有する前記量子準位層のうち、前記チャネル層から最も離れて形成された前記量子準位層の厚さが０．５ｎｍ以上、１０ｎｍ以下である請求項１から６のいずれか一項に記載の半導体デバイス。
  8. 前記バリア層が有する前記量子準位層のうち、前記チャネル層から最も離れて形成された前記量子準位層の厚さが、他の前記量子準位層の厚さと異なる請求項１から７のいずれか一項に記載の半導体デバイス。
  9. 前記量子準位層のいずれか一層の厚さが、前記チャネル層に近い他の前記量子準位層のいずれか一層の厚さより厚い請求項１から８のいずれか一項に記載の半導体デバイス。
  10. 前記量子準位層の一層の厚さが、前記チャネル層に近い他の前記量子準位層の一層の厚さ以上である請求項１から９のいずれか一項に記載の半導体デバイス。
  11. 前記量子準位層が、各層の厚さが同一である複数の前記量子準位層を含む複数のグループに分かれ、
    前記複数のグループの一つに含まれる前記量子準位層の各層の厚さが、前記複数のグループの他の一つに含まれ、前記チャネル層に近い他の前記量子準位層の厚さより厚い請求項１から１０のいずれか一項に記載の半導体デバイス。
  12. 前記量子準位層の各層の厚さが、前記チャネル層に近いほど薄い請求項１から８のいずれか一項に記載の半導体デバイス。
  13. 前記障壁層のいずれか一層の厚さが、前記チャネル層に近い他の前記障壁層のいずれか一層の厚さより薄い請求項１から１２のいずれか一項に記載の半導体デバイス。
  14. 前記障壁層の一層の厚さが、前記チャネル層に近い他の前記障壁層の一層の厚さ以下である請求項１から１３のいずれか一項に記載の半導体デバイス。
  15. 前記第１電極が前記チャネル層にオーミック接続し、
    前記第２電極が前記チャネル層にショットキー接続する、
    請求項１から１４のいずれか一項に記載の半導体デバイス。
  16. 前記バリア層上に設けられ、前記チャネル層にオーミック接続した第３電極をさらに備える請求項１５に記載の半導体デバイス。
  17. 前記第２電極が前記障壁層の表面に接して設けられた請求項１５または１６に記載の半導体デバイス。
  18. 前記第２電極が前記チャネル層に接して設けられた請求項１５または１６に記載の半導体デバイス。
JP2011091332A 2011-04-15 2011-04-15 半導体デバイス Pending JP2012227227A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011091332A JP2012227227A (ja) 2011-04-15 2011-04-15 半導体デバイス
CN2012800078537A CN103348479A (zh) 2011-04-15 2012-04-13 半导体器件
KR1020137018278A KR20140042770A (ko) 2011-04-15 2012-04-13 반도체 디바이스
EP12770971.5A EP2698823A4 (en) 2011-04-15 2012-04-13 SEMICONDUCTOR DEVICE
PCT/JP2012/002597 WO2012140915A1 (ja) 2011-04-15 2012-04-13 半導体デバイス
US13/952,640 US20140008615A1 (en) 2011-04-15 2013-07-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011091332A JP2012227227A (ja) 2011-04-15 2011-04-15 半導体デバイス

Publications (1)

Publication Number Publication Date
JP2012227227A true JP2012227227A (ja) 2012-11-15

Family

ID=47009104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011091332A Pending JP2012227227A (ja) 2011-04-15 2011-04-15 半導体デバイス

Country Status (6)

Country Link
US (1) US20140008615A1 (ja)
EP (1) EP2698823A4 (ja)
JP (1) JP2012227227A (ja)
KR (1) KR20140042770A (ja)
CN (1) CN103348479A (ja)
WO (1) WO2012140915A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115366A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2800139A1 (en) * 2013-04-30 2014-11-05 Azzurro Semiconductors AG Layer sequence for an electronic device
CN111477536A (zh) * 2020-03-31 2020-07-31 华为技术有限公司 一种半导体外延结构及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172164A (ja) * 1995-12-19 1997-06-30 Nec Corp 電界効果トランジスタ
JP2001274375A (ja) * 2000-03-28 2001-10-05 Nec Corp ヘテロ接合電界効果トランジスタ
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008198783A (ja) * 2007-02-13 2008-08-28 Sharp Corp 電界効果トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094500B2 (ja) * 1991-05-21 2000-10-03 日本電気株式会社 電界効果トランジスタ
US20050006639A1 (en) * 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
JP4517077B2 (ja) 2005-08-01 2010-08-04 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172164A (ja) * 1995-12-19 1997-06-30 Nec Corp 電界効果トランジスタ
JP2001274375A (ja) * 2000-03-28 2001-10-05 Nec Corp ヘテロ接合電界効果トランジスタ
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008198783A (ja) * 2007-02-13 2008-08-28 Sharp Corp 電界効果トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A.R.BONNEFOI ET AL: "Resonant Tunneling Transistors with Controllable Negative Differential Resistances", IEEE ELECTRON DEVICE LETTERS, vol. 6, no. 12, JPN6013061410, December 1985 (1985-12-01), pages 636 - 638, ISSN: 0002702798 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115366A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ

Also Published As

Publication number Publication date
EP2698823A4 (en) 2014-10-01
EP2698823A1 (en) 2014-02-19
US20140008615A1 (en) 2014-01-09
CN103348479A (zh) 2013-10-09
KR20140042770A (ko) 2014-04-07
WO2012140915A1 (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
JP6174874B2 (ja) 半導体装置
EP1779438B1 (en) Iii-v hemt devices
JP5564842B2 (ja) 半導体装置
US8866192B1 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
CN107408511B (zh) 化合物半导体基板
US9401403B2 (en) Nitride semiconductor structure
US9478632B2 (en) Method of manufacturing a semiconductor device
JP5787417B2 (ja) 窒化物半導体基板
EP2290675B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
EP2211376A1 (en) Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
JP6035721B2 (ja) 半導体装置の製造方法
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP5919703B2 (ja) 半導体装置
JP2005085852A (ja) 半導体電子デバイス
JP2011166067A (ja) 窒化物半導体装置
JP2009032713A (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US20140327012A1 (en) Hemt transistors consisting of (iii-b)-n wide bandgap semiconductors comprising boron
JP2011040676A (ja) 半導体装置及びその製造方法
JP2011049271A (ja) 半導体装置
EP2296172B1 (en) Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure
US20120168771A1 (en) Semiconductor element, hemt element, and method of manufacturing semiconductor element
WO2012140915A1 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715