JP2011049488A - Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス - Google Patents

Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス Download PDF

Info

Publication number
JP2011049488A
JP2011049488A JP2009198746A JP2009198746A JP2011049488A JP 2011049488 A JP2011049488 A JP 2011049488A JP 2009198746 A JP2009198746 A JP 2009198746A JP 2009198746 A JP2009198746 A JP 2009198746A JP 2011049488 A JP2011049488 A JP 2011049488A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009198746A
Other languages
English (en)
Inventor
Makoto Hashimoto
信 橋本
Katsushi Akita
勝史 秋田
Hideaki Nakahata
英章 中幡
Hiroshi Amano
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009198746A priority Critical patent/JP2011049488A/ja
Priority to CN201080038234.5A priority patent/CN102484076B/zh
Priority to PCT/JP2010/064174 priority patent/WO2011024754A1/ja
Priority to US13/392,998 priority patent/US20120211801A1/en
Priority to TW099128682A priority patent/TW201119032A/zh
Publication of JP2011049488A publication Critical patent/JP2011049488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型のIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供する。
【解決手段】III族窒化物半導体積層ウェハ１０は、ＡｌＮからなり該ＡｌＮ結晶のｃ軸に沿った主面２７ａを有する基板２７と、Ａｌを含むIII族窒化物系半導体からなり主面２７ａ上に設けられた第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３と、主面２７ａ上に設けられ、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３よりバンドギャップが大きいIII族窒化物系半導体からなり、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３とヘテロ接合を成す第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５とを備える。
【選択図】図１

Description

本発明は、III族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスに関するものである。
非特許文献１には、ｍ面ＧａＮ基板上に形成されたヘテロ接合トランジスタ（ＨＦＥＴ：Heterojunction Field-Effect Transistor）が記載されている。非特許文献１に記載されたＨＦＥＴでは、ｍ面ＧａＮ基板上にアンドープＧａＮ層（１［μｍ］）、ＦｅドープＧａＮ層（１．５［μｍ］）、チャネル層としてのアンドープＧａＮ層（３００［ｎｍ］）、並びに、バリア層としてのＡｌＧａＮ層（アンドープＡｌＧａＮ層（２［ｎｍ］）、ＳｉドープＡｌＧａＮ層（１５［ｎｍ］）及びアンドープＡｌＧａＮ層（６［ｎｍ］））が順に積層されており、エンハンスメント型（ノーマリーオフ型）のＨＦＥＴを実現している。
非特許文献２には、高電子移動度トランジスタ（ＨＥＭＴ：HighElectron Mobility Transistor）が記載されている。非特許文献２に記載されたＨＥＭＴでは、サファイア基板上にＡｌＮバッファ層、ＡｌＧａＮチャネル層、及びＡｌＧａＮバリア層が順に積層されている。
非特許文献３には、ＳｉＣ基板上にＧａＮ結晶を成長させる方法として、ＳｉＣ基板上にＡｌＮを成長させたのちＧａＮ結晶を成長させる方法と、ＳｉＣ基板上にＡｌＮおよびＡｌＧａＮを成長させたのちＧａＮを成長させる方法とが記載されている。
Tetsuya Fujiwara et al.,"Enhancement-Mode m-plane AlGaN/GaN Heterojunction Field-EffectTransistors", Applied Physics Express, Vol.2, 011001 (2009) Takuma Nanjo et al., "Remarkablebreakdown voltage enhancement in AlGaN channel high electron mobilitytransistors", Applied Physics Letters, Vol. 92, 263502 (2008) Y. S. Cho et al., "Reduction ofstacking fault density in m-plane GaN grown on SiC", Applied Physics Letters, Vol. 93,111904 (2008)
現在、窒化ガリウム系半導体を材料に用いたＨＥＭＴ等の電子デバイスは、その高い破壊電界強度と二次元電子ガスチャネルの高い移動度により有望視されている。このような電子デバイスとしては、非特許文献１のように、III族窒化物系半導体からなるチャネル層及びバリア層を、ＧａＮ基板上に成長させることが一般的に行われている。
一方、例えばＡｌＮといったＡｌを含むIII族窒化物系半導体は、ＧａＮと比較してバンドギャップが大きく、破壊電界強度がより高いため、Ａｌを含むIII族窒化物系半導体からなる基板を用いることにより更に高耐圧・高出力の電子デバイスを作製することが可能となる。
また、例えば非特許文献２のようにＡｌＮバッファ層、ＡｌＧａＮチャネル層及びＡｌＧａＮバリア層をｃ軸方向に成長させた場合、停止状態時においてもピエゾ電界によってＡｌＧａＮチャネル層に高濃度の二次元電子ガスが生じる。したがって、ノーマリーオフ型の半導体デバイスを実現することが困難となる。
また、非特許文献２及び非特許文献３のように、Ａｌを含むIII族窒化物系半導体層をIII族窒化物とは異なる基板（例えばＳｉＣ基板）上に成長させると、当該半導体層の結晶欠陥の発生を抑制することが難しくなる。
本発明は、上記問題点に鑑みてなされたものであり、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型のIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供することを目的とする。
上記課題を解決するために、本発明によるIII族窒化物半導体積層ウェハは、ＡｌＮからなり該ＡｌＮ結晶のｃ軸に沿った主面を有する基板と、Ａｌを含むIII族窒化物系半導体からなり主面上に設けられた第１の半導体層と、主面上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、第１の半導体層とヘテロ接合を成す第２の半導体層とを備えることを特徴とする。
また、本発明によるIII族窒化物半導体デバイスは、ＡｌＮからなり該ＡｌＮ結晶のｃ軸に沿った主面を有する基板と、Ａｌを含むIII族窒化物系半導体からなり主面上に設けられたチャネル層と、主面上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、チャネル層とヘテロ接合を成す第１のバリア層とを備えることを特徴とする。
上記III族窒化物半導体積層ウェハ及び上記III族窒化物半導体デバイスにおいては、基板として、ＧａＮ基板より破壊電界強度が大きいＡｌＮ基板が用いられている。また、このＡｌＮ基板はｃ軸に沿った主面（すなわち無極性面。ｍ面やａ面など）を有しており、この主面上に、Ａｌを含むIII族窒化物系半導体からなるチャネル層（第１の半導体層）が形成されている。このようにチャネル層（第１の半導体層）を無極性面上に形成することで、ピエゾ電界を低減し、チャネル層（第１の半導体層）においてピエゾ電界に起因する二次元電子ガスの発生を抑制できる。したがって、ノーマリーオフ型の半導体デバイスを好適に実現できる。また、III族窒化物であるＡｌＮ基板上に、III族窒化物系半導体からなるチャネル層（第１の半導体層）およびバリア層（第２の半導体層）が形成されているので、これらの半導体層の結晶欠陥の発生を好適に抑制できる。すなわち、上記III族窒化物半導体積層ウェハ及び上記III族窒化物半導体デバイスによれば、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型の半導体デバイス、及び該半導体デバイスの作製に用いられる積層ウェハを提供できる。
また、III族窒化物半導体積層ウェハは、第１の半導体層におけるＡｌを含むIII族窒化物系半導体のｃ軸方向のＸ線ロッキングカーブ半値幅が、当該III族窒化物系半導体のｃ軸に垂直な方向のＸ線ロッキングカーブ半値幅の１．２倍以下であることを特徴としてもよい。同様に、チャネル層におけるＡｌを含むIII族窒化物系半導体のｃ軸方向のＸ線ロッキングカーブ半値幅が、当該III族窒化物系半導体のｃ軸に垂直な方向のＸ線ロッキングカーブ半値幅の１．２倍以下であることを特徴としてもよい。
また、III族窒化物半導体積層ウェハは、主面がＡｌＮ結晶のｍ面またはａ面であることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、主面がＡｌＮ結晶のｍ面またはａ面であることを特徴としてもよい。ＡｌＮ基板がこれらの無極性面を主面とすることで、チャネル層（第１の半導体層）に生じるピエゾ電界を効果的に低減できる。
また、III族窒化物半導体積層ウェハは、第１の半導体層の厚さが５０［ｎｍ］以下であることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、チャネル層の厚さが５０［ｎｍ］以下であることを特徴としてもよい。本発明者は研究の末、Ａｌを含むチャネル層（第１の半導体層）が厚過ぎると、結晶方向の揺らぎに異方性が生じ、デバイス特性に影響することを見出した。すなわち、チャネル層（第１の半導体層）が厚くなるに従い、ｃ軸方向の結晶の揺らぎがｃ軸方向と直交する方向と比較して大きくなり、主にｃ軸方向と直交する方向に積層欠陥が延びる。その結果、該積層欠陥の延在方向と直交する方向には電流が流れにくくなって素子抵抗が上昇してしまい、また該積層欠陥の延在方向と平行な方向には積層欠陥を通ってリーク電流が流れ、耐圧特性が低下してしまう。また、デバイス特性（例えばトランジスタを作製したときのリーク電流や順方向電流、オン抵抗）が、ｃ軸方向とｃ軸に直交する方向とで異なってくるという問題も生じる。これに対し、チャネル層（第１の半導体層）の厚さを５０［ｎｍ］以下とすることで、このような結晶方向の揺らぎの異方性を抑制し、デバイス特性を良好に保つことができる。
また、III族窒化物半導体積層ウェハは、第１の半導体層がＡｌＧａＮからなることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、チャネル層がＡｌＧａＮからなることを特徴としてもよい。
また、III族窒化物半導体積層ウェハは、第２の半導体層がＡｌＮからなることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、第１のバリア層がＡｌＮからなることを特徴としてもよい。
また、III族窒化物半導体積層ウェハは、主面上において第２の半導体層との間に第１の半導体層を挟む位置に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、第１の半導体層とヘテロ接合を成す第３の半導体層を更に備えることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、主面上において第１のバリア層との間にチャネル層を挟む位置に設けられ、チャネル層よりバンドギャップが大きいIII族窒化物系半導体からなり、チャネル層とヘテロ接合を成す第２のバリア層を更に備えることを特徴としてもよい。これにより、いわゆるダブルへテロ構造のトランジスタを好適に実現できる。
また、III族窒化物半導体積層ウェハは、第３の半導体層がＡｌＮからなることを特徴としてもよい。同様に、III族窒化物半導体デバイスは、第２のバリア層がＡｌＮからなることを特徴としてもよい。
本発明によれば、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型のIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供できる。
図１は、本発明の第１実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。 図２は、本発明の第２実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。 図３は、本発明の第３実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。 図４は、比較例としてのIII族窒化物半導体積層ウェハＣの構造を示す図面である。 図５は、実施例１での評価結果を示す図表である。 図６は、実施例２における、ソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄの配置を示す図面である。 図７は、実施例２での評価結果を示す図表である。 図８は、実施例３での結果を示す図表である。 図９は、実施例４での結果を示す図表である。 図１０は、本発明の第４実施形態に係るIII族窒化物半導体デバイスの構造を示す図面である。 図１１は、本発明の第５実施形態に係るIII族窒化物半導体デバイスの構造を示す図面である。
以下、添付図面を参照しながら本発明によるIII族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１は、本発明の第１実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。本実施形態のIII族窒化物半導体積層ウェハ１０は、ＡｌＮ基板２７を備える。ＡｌＮ基板２７は、該ＡｌＮ結晶のｃ軸に沿った主面２７ａを有する。なお、図１には、ＡｌＮ基板２７のｃ軸方向およびｍ軸方向をそれぞれ図示している。本実施形態では、ＡｌＮ基板２７の主面２７ａはＡｌＮ結晶のｍ面によって構成されている。
また、III族窒化物半導体積層ウェハ１０は、Ａｌを含むIII族窒化物半導体からなる第１の半導体層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ（０＜Ｘ１≦１、０≦Ｙ１＜１、０＜Ｘ１＋Ｙ１≦１）層１３と、III族窒化物半導体からなる第２の半導体層としての第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０＜Ｘ２＋Ｙ２≦１）層１５とを備える。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５はＡｌＮ基板２７の主面２７ａ上に設けられており、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３は第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５上に設けられている。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３よりバンドギャップが大きく、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３とヘテロ接合を成す。III族窒化物半導体積層ウェハ１０から作製される半導体デバイスにおいて、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３は例えばチャネル層として働き、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は例えばバリア層として働く。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３寄りのアンドープ層１５ａと、ドープ層１５ｂとを含んでいる。ドープ層１５ｂには、例えばＳｉがドープされている。
第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３は、ＡｌＧａＮからなる（すなわちＹ１＝０、０＜Ｘ１＜１）ことができる。また、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、ＡｌＮからなる（すなわちＸ２＝１，Ｙ２＝０）ことができる。第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３及び第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、例えば有機金属気相成長（ＭＯＶＰＥ）法で成長される。
好適な実施例では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の厚さは例えば３０［ｎｍ］であり、Ａｌ原子組成比Ｘ１は０．８であり、Ｉｎ原子組成比Ｙ１は０である。また、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５の厚さは例えば２３［ｎｍ］（うちアンドープ層１５ａが３［ｎｍ］、ドープ層１５ｂが２０［ｎｍ］）であり、ドープ層１５ｂのドーパント濃度は１×１０１９［ｃｍ−３］である。
第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、バッファ層としてのエピタキシャル層１７上に設けられている。エピタキシャル層１７は、アンドープのIII族窒化物系半導体からなり、例えばアンドープＡｌＮからなる。エピタキシャル層１７は、ＡｌＮ基板２７の主面２７ａ上に設けられている。エピタキシャル層１７の好適な厚さは、例えば２［μｍ］である。エピタキシャル層１７は、例えば有機金属気相成長法で成長される。
本実施形態のIII族窒化物半導体積層ウェハ１０の作製方法は以下のとおりである。まず、ｃ軸に沿った主面（好ましくはｍ面もしくはａ面）２７ａを有するＡｌＮ基板２７をＭＯＶＰＥ炉内にセットし、ＮＨ３雰囲気にて１１５０℃の炉内熱処理を行う。次に、ＭＯＶＰＥ法を用いて、エピタキシャル層１７、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５のドープ層１５ｂ及びアンドープ層１５ａ、並びに第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を順次成長させる。なお、このとき用いられるＡｌＮ基板２７は、主面２７ａの転位密度が１×１０６［ｃｍ−２］未満といった、結晶性が極めて優れたものであることが好ましい。
本実施形態のIII族窒化物半導体積層ウェハ１０においては、基板として、ＧａＮ基板より破壊電界強度が大きいＡｌＮ基板２７が用いられている。また、このＡｌＮ基板２７の主面２７ａはＡｌＮ結晶のｍ面によって構成され、この主面２７ａ上に、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３が形成されている。このように第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を無極性面上に形成することで、ピエゾ電界を低減し、チャネル層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３においてピエゾ電界に起因する二次元電子ガスの発生を抑制できる。したがって、ノーマリーオフ型の半導体デバイスを好適に実現できる。また、III族窒化物であるＡｌＮ基板２７上に、III族窒化物系半導体からなる第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３および第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５が形成されているので、これらの半導体層の結晶欠陥の発生を好適に抑制できる。
なお、本実施形態ではＡｌＮ基板２７の主面２７ａがｍ面からなる場合を例示したが、主面２７ａはＡｌＮ結晶のｃ軸に沿っていれば良く、例えばａ面といった他の無極性面であっても本実施形態の上記効果を得ることができる。
（第２の実施の形態）
図２は、本発明の第２実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。本実施形態のIII族窒化物半導体積層ウェハ１１は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５、エピタキシャル層１７及びＡｌＮ基板２７を備える。これらの構成は上述した第１実施形態と同様である。
また、III族窒化物半導体積層ウェハ１１は、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ（０≦Ｘ３≦１、０≦Ｙ３≦１、０＜Ｘ３＋Ｙ３≦１）層１９を更に備える。第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５との間に第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を挟む位置に設けられており、本実施形態では第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３上に設けられている。第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３よりバンドギャップが大きく、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３とヘテロ接合を成す。III族窒化物半導体積層ウェハ１１から作製される半導体デバイスにおいて、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３は例えばチャネル層として働き、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は例えば第１のバリア層として働き、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は例えば第２のバリア層として働く。第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３寄りのアンドープ層１９ａと、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３から離れたアンドープ層１９ｂと、これらのアンドープ層１９ａ及び１９ｂの間に設けられたドープ層１９ｃとを含む。ドープ層１９ｃには、例えばＳｉがドープされている。
本実施形態においても、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３はＡｌＧａＮからなることができ、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５はＡｌＮからなることができる。また、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は、ＡｌＮからなることができる。第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ１−Ｙ３Ｎ層１９は、例えば有機金属気相成長法で成長される。
好適な実施例では、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９の厚さは例えば２６［ｎｍ］（うちアンドープ層１５ａ及び１５ｂがそれぞれ３［ｎｍ］、ドープ層１９ｃが２０［ｎｍ］）であり、ドープ層１９ｃのドーパント濃度は１×１０１９［ｃｍ−３］である。
本実施形態のIII族窒化物半導体積層ウェハ１１の作製方法は、次の点を除いて第１実施形態と同様である。すなわち、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を成長させた後、続けて第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９のアンドープ層１９ａ、ドープ層１９ｃ、及びアンドープ層１９ｂをＭＯＶＰＥ法により成長させる。なお、本実施形態においても、ＡｌＮ基板２７は、主面２７ａの転位密度が１×１０６［ｃｍ−２］未満といった、結晶性が極めて優れたものであることが好ましい。
本実施形態のIII族窒化物半導体積層ウェハ１１は、第１実施形態と同様のＡｌＮ基板２７、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３及び第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５を備えているので、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型の半導体デバイスを作製できる。
また、本実施形態のIII族窒化物半導体積層ウェハ１１は、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９を備える。この第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９は、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５との間に第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を挟む位置に設けられ、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３よりバンドギャップが大きく、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３とヘテロ接合を成す。このような第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９を備えることにより、いわゆるダブルへテロ構造のトランジスタを好適に作製できる。
（第３の実施の形態）
図３は、本発明の第３実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。本実施形態のIII族窒化物半導体積層ウェハ１２は、Ａｌを含むIII族窒化物半導体からなる第１の半導体層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ（０＜Ｘ１≦１、０≦Ｙ１＜１、０＜Ｘ１＋Ｙ１≦１）層２１と、III族窒化物半導体からなる第２の半導体層としての第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０＜Ｘ２＋Ｙ２≦１）層２３と、ＡｌＮ基板２７とを備える。なお、ＡｌＮ基板２７の構成は上述した第１実施形態と同様である。
第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１はＡｌＮ基板２７の主面２７ａ上に直に設けられており、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１上に設けられている。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１よりバンドギャップが大きく、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１とヘテロ接合を成す。III族窒化物半導体積層ウェハ１２から作製される半導体デバイスにおいて、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１は例えばチャネル層として働き、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は例えばバリア層として働く。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１寄りのアンドープ層２３ａと、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１から離れたアンドープ層２３ｂと、これらのアンドープ層２３ａ及び２３ｂの間に設けられたドープ層２３ｃとを含む。ドープ層２３ｃには、例えばＳｉがドープされている。
第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１は、ＡｌＧａＮからなる（すなわちＹ１＝０、０＜Ｘ１＜１）ことができる。また、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は、ＡｌＮからなる（すなわちＸ２＝１，Ｙ２＝０）ことができる。第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１及び第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３は、例えば有機金属気相成長（ＭＯＶＰＥ）法で成長される。
好適な実施例では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１の厚さは例えば２［μｍ］であり、Ａｌ原子組成比Ｘ１は０．８であり、Ｉｎ原子組成比Ｙ１は０である。また、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３の厚さは例えば３６［ｎｍ］（うちアンドープ層２３ａ及び２３ｂがそれぞれ３［ｎｍ］、ドープ層２３ｃが３０［ｎｍ］）であり、ドープ層２３ｃのドーパント濃度は１×１０１９［ｃｍ−３］である。
本実施形態のIII族窒化物半導体積層ウェハ１２の作製方法は以下のとおりである。まず、ＡｌＮ基板２７をＮＨ３雰囲気にて１１５０℃の炉内熱処理を行う。次に、ＭＯＶＰＥ法を用いて、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１、並びに第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層２３のアンドープ層２３ａ、ドープ層２３ｃ及びアンドープ層２３ｂを順次成長させる。なお、本実施形態においても、ＡｌＮ基板２７は、主面２７ａの転位密度が１×１０６［ｃｍ−２］未満といった、結晶性が極めて優れたものであることが好ましい。
（実施例１）
ここで、上記第１実施形態のIII族窒化物半導体積層ウェハ１０（図１参照）、および第３実施形態のIII族窒化物半導体積層ウェハ１２（図３参照）を作製し、結晶性の評価を行った結果について説明する。
本実施例では、まず、主面がｍ面であり主面の転位密度が１×１０６［ｃｍ−２］未満のＡｌＮ基板を２枚用意した。そして、一方のＡｌＮ基板には、厚さ２［μｍ］のアンドープＡｌＮ層（エピタキシャル層１７に相当）、厚さ２０［ｎｍ］でドーパント濃度１×１０１９［ｃｍ−３］のＳｉドープＡｌＮ層（ドープ層１５ｂに相当）、厚さ３［ｎｍ］のアンドープＡｌＮ層（アンドープ層１５ａに相当）、厚さ３０［ｎｍ］のアンドープＡｌ０．８Ｇａ０．２Ｎ層（第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３に相当）を順に成長させた。以下、これを積層ウェハＡとする。また、他方のＡｌＮ基板には、厚さ２［μｍ］のアンドープＡｌ０．８Ｇａ０．２Ｎ層（第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層２１に相当）、厚さ３［ｎｍ］のアンドープＡｌＮ層（アンドープ層２３ａに相当）、厚さ３０［ｎｍ］のアンドープＡｌＮ層（ドープ層２３ｃに相当）、厚さ３［ｎｍ］のアンドープＡｌＮ層（アンドープ層２３ｂに相当）を順に成長させた。以下、これを積層ウェハＢとする。
また、比較例として、図４に示すIII族窒化物半導体積層ウェハＣを作製した。図４に示すIII族窒化物半導体積層ウェハＣは、ＡｌＮ結晶のｃ面を主面１０２ａとするＡｌＮ基板１０２を備えており、該主面１０２ａ上に、厚さ２［μｍ］のアンドープＡｌ０．８Ｇａ０．２Ｎ層１０４、厚さ３［ｎｍ］のアンドープＡｌＮ層１０６、厚さ３０［ｎｍ］でドーパント濃度１×１０１９［ｃｍ−３］のＳｉドープＡｌＮ層１０８、及び厚さ３［ｎｍ］のアンドープＡｌＮ層１１０が積層されて成るものである。なお、ＡｌＮ基板１０２は、積層ウェハＡ，Ｂと同様、主面の転位密度が１×１０６［ｃｍ−２］未満の結晶性が極めて優れたものである。
図５は、本実施例での評価結果を示す図表である。図５には、上述した各積層ウェハＡ〜Ｃについて、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）による積層欠陥および転位の観察結果が示されている。また、図５には、各積層ウェハＡ〜Ｃについて、チャネル層（すなわちアンドープＡｌ０．８Ｇａ０．２Ｎ層）の表面、およびＡｌＮ基板の表面における、ａ軸方向およびｃ軸方向（積層ウェハＣの場合はｍ軸方向）のチルト（揺らぎ）に応じたＸ線ロッキングカーブ（ＸＲＣ）半値幅の値が示されている。
図５に示されるように、積層ウェハＢでは、積層欠陥や転位が多数発生しており、ＴＥＭ観察から、積層欠陥密度が１×１０６[ｃｍ−１]以上、転位密度が１×１０１０[ｃｍ−１]以上となっている。積層欠陥や転位が発生している。特に積層欠陥については、アンドープＡｌ０．８Ｇａ０．２Ｎ層をＡｌＮ基板上に厚く（２［μｍ］）積むことによって、ｃ軸方向の結晶の揺らぎがｃ軸方向と直交する方向と比較して大きくなり、主にｃ軸方向と直交する方向に積層欠陥が延びたためと考えられる。また、ＡｌＮ基板のＸＲＣ半値幅と比較してチャネル層（アンドープＡｌ０．８Ｇａ０．２Ｎ層）のＸＲＣ半値幅が大きくなると共に、チャネル層のａ軸方向のＸＲＣ半値幅よりｃ軸方向のＸＲＣ半値幅が顕著に大きくなっており、結晶のチルト（揺らぎ）に異方性が生じている。
一方、積層ウェハＡでは、積層欠陥や転位はＴＥＭ観察から確認できなかった。（このＴＥＭ観察から積層欠陥密度が２×１０３[ｃｍ−１]未満、転位密度が１×１０８[ｃｍ−１]未満である。）積層欠陥や転位は全く発生しておらず、チャネル層（アンドープＡｌ０．８Ｇａ０．２Ｎ層）のＸＲＣ半値幅も、ＡｌＮ基板とほぼ同等の値でありａ軸方向およびｃ軸方向で異方性は認められない。これは、積層ウェハＡにおいてはチャネル層（アンドープＡｌ０．８Ｇａ０．２Ｎ層）を積層ウェハＢに比して薄く（３０［ｎｍ］）形成しているためと考えられる。このように、チャネル層の結晶性をより良好にする為には、チャネル層は薄く形成されることが好ましく、例えば５０［ｎｍ］以下といった厚さで形成されることにより、チャネル層の積層欠陥や転位を効果的に低減し、且つ結晶のチルト（揺らぎ）の異方性を抑制できる。なお、チャネル層（アンドープＡｌ０．８Ｇａ０．２Ｎ層）の厚さの下限は、例えば２［ｎｍ］である。
積層ウェハＣでは、チャネル層（アンドープＡｌ０．８Ｇａ０．２Ｎ層）に転位密度が１×１０９[ｃｍ−１]の転位が発生したものの、積層欠陥は断面ＴＥＭ観察から確認できなかった（積層欠陥密度は２×１０３[ｃｍ−１]未満）。また、チャネル層のＸＲＣ半値幅はａ軸方向およびｍ軸方向で同等であり、結晶のチルト（揺らぎ）の異方性は認められなかった。
なお、第１実施形態のIII族窒化物半導体積層ウェハ１０（本実施例の積層ウェハＡ）は、いわゆる逆ＨＥＭＴ構造を有しており、第２実施形態のIII族窒化物半導体積層ウェハ１１は、いわゆるダブルへテロ構造のＨＥＭＴの作製に用いられる。通常のＨＥＭＴ構造（本実施例の積層ウェハＣ）と比較して、積層ウェハＡ（逆ＨＥＭＴ構造）の方がオーミック接合がとりやすい等の特徴があるエピ構造である。
また、積層ウェハＢ（ダブルへテロ構造のＨＥＭＴ）では、チャネル層が、上下のバリア層によって閉じ込められるため、キャリアの閉じ込め効果が強いという特徴がある。また、そのキャリア閉じ込め効果を利用することで、チャネル層の伝導性の向上（シート抵抗の低減）を図ることができる。また、電極と接する部分がよりバンドギャップが大きい材料であるため、デバイスの耐圧の向上を図ることができる。
（実施例２）
次に、実施例１の積層ウェハＡ〜Ｃを用いて、ＨＦＥＴ構造を作製し、その順方向電流特性およびリーク電流特性を調べた結果について説明する。本実施例では、図６に示すように、ソース電極Ｓ、ゲート電極Ｇ、およびドレイン電極Ｄを積層ウェハＡ〜Ｃ上に作製した。また、このような電極Ｓ，ＧおよびＤを、積層ウェハＡ〜Ｃ上の或る領域において電流方向Ａｉがａ軸方向に沿うように形成した。また、積層ウェハＡ〜Ｃ上の他の領域においては、電流方向Ａｉがｃ軸方向（積層ウェハＣの場合はｍ軸方向）に沿うように、それぞれ形成した。
なお、本実施例では、各電極Ｓ，ＧおよびＤの長手方向（電極Ｓ，ＧおよびＤが並んだ方向と直交する方向）の長さＬを全て１０００［μｍ］とし、ソース電極Ｓとゲート電極Ｇとの間隔ＷＳＧを４［μｍ］とし、ゲート電極Ｇとドレイン電極Ｄとの間隔ＷＧＤを１０［μｍ］とした。また、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）により、これらの電極Ｓ，ＧおよびＤを含む領域の周囲の半導体層をメサ状に除去し、素子間分離を行った。
図７は、本実施例での評価結果を示す図表である。図７には、上述した各積層ウェハＡ〜Ｃについて、ソース電極Ｓとゲート電極Ｇとの間に＋１［Ｖ］を印加し、ソース電極Ｓとドレイン電極Ｄとの間に＋５［Ｖ］を印加した場合のドレイン電流（順方向電流）密度を測定した値が示されている。また、図７には、各積層ウェハＡ〜Ｃについて、ソース電極Ｓとゲート電極Ｇとの間に−２［Ｖ］を印加し、ソース電極Ｓとドレイン電極Ｄとの間に−１００［Ｖ］を印加した場合のソース・ドレイン間のリーク電流密度を測定した値が示されている。
まず順方向電流について考察すると、図７に示されるように、積層ウェハＢにおいて電流方向Ａｉがｃ軸方向に沿う場合、ａ軸方向に沿う場合に比して電流密度が小さくなっている。これは、積層ウェハＢにおいて電流方向Ａｉがｃ軸方向に沿う場合、積層欠陥に対し垂直な方向に電流が流れることとなるので、積層欠陥による散乱が影響しているものと考えられる。すなわち、このような場合には、素子のオン抵抗が大きくなってしまうことを意味する。
また、リーク電流について考察すると、図７に示されるように、積層ウェハＢにおいて電流方向Ａｉがａ軸方向に沿う場合、ｃ軸方向に沿う場合に比して電流密度が大きくなっている。これは、積層ウェハＢにおいて電流方向Ａｉがａ軸方向に沿う場合、積層欠陥に対し平行な方向に電流が流れることとなるので、積層欠陥を介するリーク電流が多く生じているものと考えられる。すなわち、このような場合には、素子の耐圧が低くなってしまうことを意味する。
積層ウェハＢに関する上記結果に対し、積層ウェハＡでは、電流方向Ａｉがどの結晶軸に沿っているかにかかわらず順方向電流密度が同程度となっているので、素子のオン抵抗を電流方向によらず低く抑えることができる。また、積層ウェハＡでは、電流方向Ａｉがどの結晶軸に沿っているかにかかわらずリーク電流密度が同程度となっているので、素子の耐圧を電流方向によらず高く保つことができる。積層ウェハＡにおけるこのような特性は、積層ウェハＡのチャネル層が、積層ウェハＢに比して積層欠陥や転位が少なく、且つ、結晶のチルト（揺らぎ）の異方性が十分に少なく結晶性が良好であることに起因すると考えられる。
なお、積層ウェハＣでは、チャネル層に転位が存在するものの、順方向電流密度およびリーク電流密度の異方性は認められなかった。
本実施例の結果より、積層ウェハＡのようにチャネル層を比較的薄く（例えば５０［ｎｍ］以下）形成し、積層欠陥や転位の発生、およびチャネル層の結晶のチルト（揺らぎ）の異方性をそれぞれ低減することによって、当該積層ウェハから作製される半導体デバイスのオン抵抗および耐圧の異方性を効果的に抑制しうることが示された。
なお、前述した非特許文献３では、Ｘ線ロッキングカーブの半値幅が、ｃ軸方向とｃ軸に垂直な方向とで顕著に異なっている。図５に示したように、実施例１の積層ウェハＡにおいてもｃ軸方向とａ軸方向とでＸ線ロッキングカーブ半値幅が全く等しいというわけではないが、これは測定上の誤差や、積層ウェハの状態（形状・反り・クラック等）による影響が含まれているためである。実施例の積層ウェハＡでは、ｃ軸に垂直な方向（例えばａ軸）のＸＲＣ半値幅１３９［ａｒｃｓｅｃ］（すなわちｃ軸に垂直な方向へのチルト角に相当）と、ｃ軸方向のＸＲＣ半値幅１６８［ａｒｃｓｅｃ］（ｃ軸方向へのチルト角に相当）との比が１６８／１３９＝１．２となっており、ｃ軸方向へのチルト角がｃ軸に垂直な方向へのチルト角の１．２倍以下であれば、実施例２で示したとおり良好な結晶性を有するといえる。
（実施例３）
上記実施例１，２より、ｍ面のような非極性のＡｌＮ基板を用いたとき、積層ウェハＡのようにＡｌＧａＮチャネル層を比較的薄く成長することによって、積層欠陥や転位の発生、およびチャネル層の結晶のチルト（揺らぎ）の異方性をそれぞれ低減し、当該積層ウェハから作製される半導体デバイスのオン抵抗・耐圧の異方性を抑制すると同時に、デバイス特性の向上を図ることができた。
ここで、上記実施例１では積層ウェハＡのＡｌＧａＮチャネル層の厚さを３０［ｎｍ］としたが、ＡｌＧａＮチャネル層の厚さの範囲に関する実施例について説明する。
本実施例では、実施例１で作製したウェハＡに加え、ＡｌＧａＮチャネル層の厚さをそれぞれ４０［ｎｍ］，５０［ｎｍ］，６０［ｎｍ］，８０［ｎｍ］，２０００［ｎｍ］とした積層ウェハＡ４０，Ａ５０，Ａ６０，Ａ８０，及びＡ２０００を作製した。なお、これらの積層ウェハのＡｌＧａＮチャネル層以外の構成については、実施例１の積層ウェハＡと全く同じとした。
上記実施例１，２において、結晶のチルト（揺らぎ）の異方性やデバイス特性の異方性の原因が、ＡｌＧａＮチャネル層での転位や積層欠陥といった結晶欠陥にあることが明らかとなったので、本実施例の積層ウェハＡ４０，Ａ５０，Ａ６０，Ａ８０，及びＡ２０００についてＴＥＭ評価を実施し、結晶欠陥とＡｌＧａＮチャネル層の厚さとの関係について調べた。図８は、その結果を示す図表である。図８に示す結果によれば、ＡｌＧａＮチャネル層の厚さは５０［ｎｍ］以下が好ましいことがわかる。
（実施例４）
実施例３の図８（ＡｌＧａＮチャネル層の厚みと結晶欠陥・異方性）では、ＡｌＧａＮチャネル層の厚みが５０［ｎｍ］より厚ければ、結晶欠陥が発生し、異方性が生じることを示している。
さらに実験を継続し、エピタキシャル成長の最適化（ジグ（サセプタ）の最適化）に関して検討した結果、ＡｌＧａＮチャネル層の厚さが実施例１と同じ３０［ｎｍ］であったとしても、エピタキシャル成長として最適な状態でない場合は、ＡｌＧａＮチャネル層に結晶欠陥が発生し、結晶のチルト（揺らぎ）の異方性が生じること、及び、ＡｌＧａＮチャネル層の異方性が小さい場合（上記ｈｗｃ／ｈｗａが１．２以下）に、良好な特性が得られることがわかった。以下、その実施例について説明する。
本実施例では、実施例１の積層ウェハＡと同様のエピタキシャル構造を有する積層ウェハＤ〜Ｇを作製した。すなわち、厚さ４３０［μｍ］のＡｌＮ基板に対し、実施例１では基板を載置するサセプタのポケット深さを４３０［μｍ］としたが、本実施例ではポケット深さ４５０［μｍ］、５００［μｍ］、６００［μｍ］、および８００［μｍ］のサセプタを用い、敢えてガスの流れを乱れさせ、その影響を調べる実験を行った。その際、ＡｌＧａＮチャネル層の組成や厚さ等が、実施例１の積層ウェハＡと同じになるようにガス流量や成長時間の調整を行った。
図９は、本実施例における結果を示す図表である。図９に示すように、エピタキシャル構造が同じであっても、エピタキシャル成長の最適化の状態により、ＸＲＣ半値幅の異方性が大きくなる場合と、そうでない場合とがある。ＡｌＧａＮチャネル層のＸＲＣ半値幅の比（ｈｗｃ／ｈｗａ）が１．２より大きい場合には、転位や積層欠陥が生じ、図９に示すようなリーク電流の増大や、オン抵抗の増大といったデバイス特性の低下が生じる。
（第４の実施の形態）
図１０は、本発明の第４実施形態に係るIII族窒化物半導体デバイスの構造を示す図面である。本実施形態のIII族窒化物半導体デバイス３０は、半導体積層部３０ａを備える。この半導体積層部３０ａは、第１実施形態に係るIII族窒化物半導体積層ウェハ１０（図１参照）をチップ状に切り出したものであって、チャネル層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３、バリア層としての第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層３５（アンドープ層３５ａ及びドープ層３５ｂ）、並びにエピタキシャル層３７を備える。これらの層３３，３５および３７は、第１実施形態の第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５及びエピタキシャル層１７と同様の構成を有するため、詳細な説明を省略する。また、半導体積層部３０ａは、ＡｌＮ基板５７を備える。このＡｌＮ基板５７は、第１実施形態のＡｌＮ基板２７と同様の構成を有する。
また、III族窒化物半導体デバイス３０は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３上に並んで設けられた電極３９及び４１を更に備える。また、III族窒化物半導体デバイス３０は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３上において電極３９と電極４１との間に設けられた電極４３を更に備える。
III族窒化物半導体デバイス３０がヘテロ接合トランジスタであるとき、電極３９はソース電極及びドレイン電極の一方であり、電極４１はソース電極及びドレイン電極の他方であり、電極４３はゲート電極である。或いは、III族窒化物半導体デバイス３０がショットキバリアダイオードであるとき、電極３９及び４１はアノード電極であり、電極４３はカソード電極である。
III族窒化物半導体デバイス３０の動作中のある期間には、電極４３に逆バイアスが印加される。一方、III族窒化物半導体デバイス３０の動作中の他の期間では、電極４３に順バイアスが印加される。この動作期間において、電極３９及び４１は、III族窒化物半導体デバイス３０に流れるキャリアを提供する。このために、電極３９及び４１は第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３にオーミック接合を成すことが好ましい。また、電極４３は第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３にショットキ接合を成すことが好ましい。このIII族窒化物半導体デバイス３０では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３と第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層３５とのヘテロ接合により、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３の内部に二次元電子ガス層４５が生成される。
本実施形態のIII族窒化物半導体デバイス３０は、第１実施形態のIII族窒化物半導体積層ウェハ１０と同様の構成を有する半導体積層部３０ａを備える。したがって、このIII族窒化物半導体デバイス３０によれば、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型の半導体デバイスを提供できる。
また、上述した実施例１，２において述べたように、本実施形態においても、チャネル層である第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３は、例えば厚さ５０［ｎｍ］以下といった薄い層であることが好ましい。これにより、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３の結晶方向の揺らぎの異方性を抑制し、デバイス特性（耐圧およびオン抵抗）を良好に保つことができる。
（第５の実施の形態）
図１１は、本発明の第５実施形態に係るIII族窒化物半導体デバイスの構造を示す図面である。本実施形態のIII族窒化物半導体デバイス３１は、半導体積層部３１ａを備える。この半導体積層部３１ａは、第２実施形態に係るIII族窒化物半導体積層ウェハ１１（図２参照）をチップ状に切り出したものであって、チャネル層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３、バリア層としての第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層３５（アンドープ層３５ａ及びドープ層３５ｂ）、並びにエピタキシャル層３７を備える。これらの層３３，３５および３７は第１実施形態の第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５及びエピタキシャル層１７と同様の構成を有するため、詳細な説明を省略する。また、半導体積層部３１ａは、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層４７（アンドープ層４７ａ及び４７ｂ、並びにドープ層４７ｃ）を備える。この第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層４７は、第２実施形態の第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層１９（アンドープ層１９ａ及び１９ｂ、並びにドープ層１９ｃ）と同様の構成を有する。また、半導体積層部３１ａは、ＡｌＮ基板５７を備える。このＡｌＮ基板５７は、第１実施形態のＡｌＮ基板２７と同様の構成を有する。
また、III族窒化物半導体デバイス３１は、第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層４７のアンドープ層４７ｂ上に並んで設けられた電極４９及び５１を更に備える。また、III族窒化物半導体デバイス３１は、アンドープ層４７ｂ上において電極４９と電極５１との間に設けられた電極５３を更に備える。
III族窒化物半導体デバイス３１がヘテロ接合トランジスタであるとき、電極４９はソース電極及びドレイン電極の一方であり、電極５１はソース電極及びドレイン電極の他方であり、電極５３はゲート電極である。或いは、III族窒化物半導体デバイス３１がショットキバリアダイオードであるとき、電極４９及び５１はアノード電極であり、電極５３はカソード電極である。
III族窒化物半導体デバイス３１の動作中のある期間には、電極５３に逆バイアスが印加される。一方、III族窒化物半導体デバイス３１の動作中の他の期間では、電極５３に順バイアスが印加される。この動作期間において、電極４９及び５１は、III族窒化物半導体デバイス３１に流れるキャリアを提供する。このために、電極４９及び５１は第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層４７のアンドープ層４７ｂにオーミック接合を成すことが好ましい。また、電極５３はアンドープ層４７ｂにショットキ接合を成すことが好ましい。このIII族窒化物半導体デバイス３１では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３と第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層３５とのヘテロ接合により、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３の内部に二次元電子ガス層４５が生成される。また、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３と第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層４７とのヘテロ接合により、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３の内部に二次元電子ガス層５５が生成される。
本実施形態のIII族窒化物半導体デバイス３１は、第２実施形態のIII族窒化物半導体積層ウェハ１１と同様の構成を有する半導体積層部３１ａを備える。したがって、このIII族窒化物半導体デバイス３１によれば、破壊電界強度が大きく、結晶欠陥が少ないノーマリーオフ型の半導体デバイスを提供できる。
また、上述した実施例１，２において述べたように、本実施形態においても、チャネル層である第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３は、例えば厚さ５０［ｎｍ］以下といった薄い層であることが好ましい。これにより、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層３３の結晶方向の揺らぎの異方性を抑制し、デバイス特性（耐圧およびオン抵抗）を良好に保つことができる。
本発明によるIII族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態ではチャネル層（又は第１の半導体層）の材料としてＡｌＧａＮを例示したが、ＩｎＡｌＧａＮやＡｌＮ、ＩｎＡｌＮ等、Ａｌを含むIII族窒化物半導体であれば本発明におけるチャネル層（第１の半導体層）を好適に構成できる。また、上記各実施形態ではバリア層（又は第２の半導体層）の材料としてＡｌＮを例示したが、ＩｎＡｌＧａＮやＡｌＧａＮ、ＩｎＡｌＮ等、チャネル層（第１の半導体層）よりバンドギャップが大きいIII族窒化物半導体であれば、本発明におけるバリア層（第２の半導体層）を好適に構成できる。
１０〜１２…III族窒化物半導体積層ウェハ、１３，３３…第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層、１５，３５…第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層、１５ａ，３５ａ…アンドープ層、１５ｂ，３５ｂ…ドープ層、１７，３７…エピタキシャル層、１９，４７…第３のＡｌＸ３ＩｎＹ３Ｇａ１−Ｘ３−Ｙ３Ｎ層、１９ａ，１９ｂ，４７ａ，４７ｂ…アンドープ層、１９ｃ，４７ｃ…ドープ層、２７，５７…ＡｌＮ基板、２７ａ，５７ａ…主面、３０，３１…III族窒化物半導体デバイス、３０ａ，３１ａ…半導体積層部、３９，４１，４３…電極、４５，５５…二次元電子ガス層。

Claims (16)

  1. ＡｌＮからなり該ＡｌＮ結晶のｃ軸に沿った主面を有する基板と、
    Ａｌを含むIII族窒化物系半導体からなり前記主面上に設けられた第１の半導体層と、
    前記主面上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、前記第１の半導体層とヘテロ接合を成す第２の半導体層と
    を備えることを特徴とする、III族窒化物半導体積層ウェハ。
  2. 前記第１の半導体層における前記Ａｌを含むIII族窒化物系半導体のｃ軸方向のＸ線ロッキングカーブ半値幅が、当該III族窒化物系半導体のｃ軸に垂直な方向のＸ線ロッキングカーブ半値幅の１．２倍以下であることを特徴とする、請求項１に記載のIII族窒化物半導体積層ウェハ。
  3. 前記主面が前記ＡｌＮ結晶のｍ面またはａ面であることを特徴とする、請求項１または２に記載のIII族窒化物半導体積層ウェハ。
  4. 前記第１の半導体層の厚さが５０［ｎｍ］以下であることを特徴とする、請求項１〜３のいずれか一項に記載のIII族窒化物半導体積層ウェハ。
  5. 前記第１の半導体層がＡｌＧａＮからなることを特徴とする、請求項１〜４のいずれか一項に記載のIII族窒化物半導体積層ウェハ。
  6. 前記第２の半導体層がＡｌＮからなることを特徴とする、請求項１〜５のいずれか一項に記載のIII族窒化物半導体積層ウェハ。
  7. 前記主面上において前記第２の半導体層との間に前記第１の半導体層を挟む位置に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、前記第１の半導体層とヘテロ接合を成す第３の半導体層を更に備えることを特徴とする、請求項１〜６のいずれか一項に記載のIII族窒化物半導体積層ウェハ。
  8. 前記第３の半導体層がＡｌＮからなることを特徴とする、請求項７に記載のIII族窒化物半導体積層ウェハ。
  9. ＡｌＮからなり該ＡｌＮ結晶のｃ軸に沿った主面を有する基板と、
    Ａｌを含むIII族窒化物系半導体からなり前記主面上に設けられたチャネル層と、
    前記主面上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなり、前記チャネル層とヘテロ接合を成す第１のバリア層と
    を備えることを特徴とする、III族窒化物半導体デバイス。
  10. 前記チャネル層における前記Ａｌを含むIII族窒化物系半導体のｃ軸方向のＸ線ロッキングカーブ半値幅が、当該III族窒化物系半導体のｃ軸に垂直な方向のＸ線ロッキングカーブ半値幅の１．２倍以下であることを特徴とする、請求項９に記載のIII族窒化物半導体デバイス。
  11. 前記主面が前記ＡｌＮ結晶のｍ面またはａ面であることを特徴とする、請求項９または１０に記載のIII族窒化物半導体デバイス。
  12. 前記チャネル層の厚さが５０［ｎｍ］以下であることを特徴とする、請求項９〜１１のいずれか一項に記載のIII族窒化物半導体デバイス。
  13. 前記チャネル層がＡｌＧａＮからなることを特徴とする、請求項９〜１２のいずれか一項に記載のIII族窒化物半導体デバイス。
  14. 前記第１のバリア層がＡｌＮからなることを特徴とする、請求項９〜１３のいずれか一項に記載のIII族窒化物半導体デバイス。
  15. 前記主面上において前記第１のバリア層との間に前記チャネル層を挟む位置に設けられ、前記チャネル層よりバンドギャップが大きいIII族窒化物系半導体からなり、前記チャネル層とヘテロ接合を成す第２のバリア層を更に備えることを特徴とする、請求項９〜１４のいずれか一項に記載のIII族窒化物半導体デバイス。
  16. 前記第２のバリア層がＡｌＮからなることを特徴とする、請求項１５に記載のIII族窒化物半導体デバイス。
JP2009198746A 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス Pending JP2011049488A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009198746A JP2011049488A (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
CN201080038234.5A CN102484076B (zh) 2009-08-28 2010-08-23 Iii族氮化物半导体设备
PCT/JP2010/064174 WO2011024754A1 (ja) 2009-08-28 2010-08-23 Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
US13/392,998 US20120211801A1 (en) 2009-08-28 2010-08-23 Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device
TW099128682A TW201119032A (en) 2009-08-28 2010-08-26 Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198746A JP2011049488A (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Publications (1)

Publication Number Publication Date
JP2011049488A true JP2011049488A (ja) 2011-03-10

Family

ID=43627859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198746A Pending JP2011049488A (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Country Status (5)

Country Link
US (1) US20120211801A1 (ja)
JP (1) JP2011049488A (ja)
CN (1) CN102484076B (ja)
TW (1) TW201119032A (ja)
WO (1) WO2011024754A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035535A (ja) * 2013-08-09 2015-02-19 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
WO2019066914A1 (en) * 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
US11183613B2 (en) 2017-09-29 2021-11-23 Intel Corporation Group III-nitride light emitting devices including a polarization junction
US11355652B2 (en) 2017-09-29 2022-06-07 Intel Corporation Group III-nitride polarization junction diodes
US11437504B2 (en) 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
KR102098937B1 (ko) * 2014-01-27 2020-04-08 엘지이노텍 주식회사 발광소자
CN104157680B (zh) * 2014-08-04 2017-05-10 安徽三安光电有限公司 一种半导体模板的制作方式及led或fet组件
JP6746887B2 (ja) * 2015-09-16 2020-08-26 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US11251264B2 (en) * 2019-10-08 2022-02-15 Vanguard International Semiconductor Corporation Semiconductor device and manufacturing method of the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278570A (ja) * 2005-03-28 2006-10-12 Nippon Telegr & Teleph Corp <Ntt> ショットキーダイオード、電界効果トランジスタおよびその製造方法
JP2007537600A (ja) * 2004-05-10 2007-12-20 独立行政法人科学技術振興機構 有機金属気相成長法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作
JP2008311533A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 高電子移動度トランジスタ
JP2009044006A (ja) * 2007-08-09 2009-02-26 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009147264A (ja) * 2007-12-18 2009-07-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US8545629B2 (en) * 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537600A (ja) * 2004-05-10 2007-12-20 独立行政法人科学技術振興機構 有機金属気相成長法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作
JP2006278570A (ja) * 2005-03-28 2006-10-12 Nippon Telegr & Teleph Corp <Ntt> ショットキーダイオード、電界効果トランジスタおよびその製造方法
JP2008311533A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 高電子移動度トランジスタ
JP2009044006A (ja) * 2007-08-09 2009-02-26 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009147264A (ja) * 2007-12-18 2009-07-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013032003; Ｌ．　Ｊ　Ｓｃｈｏｗａｌｔｅｒ，　ｅｔ　ａｌ．: '"Ｅｐｉｔａｘｉａｌ　ｇｒｏｗｔｈ　ｏｆ　ＡｌＮ　ａｎｄ　Ａｌ０．５Ｇａ０．５Ｎ　ｌａｙｅｒｓ　ｏｎ　ａｌｕｍｉｎｕｍ　ｎｉｔｒｉｄｅ　ｓｕｂｓｔｒａｔｅｓ"' Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ Ｖｏｌ．　２１１，　Ｎｏ．　１-４, 20000401, ｐｐ．　７８-８１ *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
JP2015035535A (ja) * 2013-08-09 2015-02-19 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
WO2019066914A1 (en) * 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
US11183613B2 (en) 2017-09-29 2021-11-23 Intel Corporation Group III-nitride light emitting devices including a polarization junction
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
US11355652B2 (en) 2017-09-29 2022-06-07 Intel Corporation Group III-nitride polarization junction diodes
US11437504B2 (en) 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
US11799057B2 (en) 2017-09-29 2023-10-24 Intel Corporation Group III-nitride light emitting devices including a polarization junction
US11942378B2 (en) 2017-09-29 2024-03-26 Intel Corporation Tunnel polarization junction III-N transistors

Also Published As

Publication number Publication date
CN102484076B (zh) 2015-07-08
CN102484076A (zh) 2012-05-30
US20120211801A1 (en) 2012-08-23
TW201119032A (en) 2011-06-01
WO2011024754A1 (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP4381380B2 (ja) 半導体装置及びその製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP3960957B2 (ja) 半導体電子デバイス
JP5100427B2 (ja) 半導体電子デバイス
JP5684574B2 (ja) 半導体装置
JP2003059948A (ja) 半導体装置及びその製造方法
JP2007088426A (ja) 半導体電子デバイス
JP2006324465A (ja) 半導体装置及びその製造方法
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
JP2011166067A (ja) 窒化物半導体装置
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2012109344A (ja) 窒化物半導体素子および窒化物半導体パッケージ
US8633514B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP5064808B2 (ja) 半導体電子デバイス
JP2012169470A (ja) 半導体装置およびその製造方法
WO2010058561A1 (ja) 電界効果トランジスタ
US20190296138A1 (en) Semiconductor apparatus and manufacturing method thereof
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
WO2012140915A1 (ja) 半導体デバイス
JP2015126034A (ja) 電界効果型半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212