JP6746887B2 - 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 - Google Patents
高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 Download PDFInfo
- Publication number
- JP6746887B2 JP6746887B2 JP2015183069A JP2015183069A JP6746887B2 JP 6746887 B2 JP6746887 B2 JP 6746887B2 JP 2015183069 A JP2015183069 A JP 2015183069A JP 2015183069 A JP2015183069 A JP 2015183069A JP 6746887 B2 JP6746887 B2 JP 6746887B2
- Authority
- JP
- Japan
- Prior art keywords
- type gan
- concentration
- pair
- regions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims description 40
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 26
- 239000000758 substrate Substances 0.000 description 20
- 238000000231 atomic layer deposition Methods 0.000 description 18
- 239000007789 gas Substances 0.000 description 15
- 239000002994 raw material Substances 0.000 description 15
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 238000003795 desorption Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910021074 Pd—Si Inorganic materials 0.000 description 1
- -1 SiN Chemical class 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- UPWPDUACHOATKO-UHFFFAOYSA-K gallium trichloride Chemical compound Cl[Ga](Cl)Cl UPWPDUACHOATKO-UHFFFAOYSA-K 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
本発明は、高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法に関する。
特許文献１には、電界効果トランジスタ及びその製造方法が記載されている。図９は、この文献に記載された電界効果トランジスタの構造を示す断面図である。同図に示されるように、この電界効果トランジスタ１００は、サファイア基板１０１上に順に形成された、チャネル層を形成するアンドープＧａＮバッファ層１０２、ｎ型ＡｌＧａＮ電子供給層１０３、及びｎ型ＩｎＡｌＧａＮキャップ層１０４を備える。ｎ型ＩｎＡｌＧａＮキャップ層１０４の上には、ｎ型ＩｎＡｌＧａＮキャップ層１０４と接し且つソース電極及びドレイン電極となるＴｉ／Ａｌオーミック電極１０５が形成されている。ｎ型ＡｌＧａＮ電子供給層１０３の一部はｎ型ＩｎＡｌＧａＮキャップ層１０４の開口から露出しており、その露出表面上には、ｎ型ＡｌＧａＮ電子供給層１０３と接し且つゲート電極となるＰｄ−Ｓｉショットキー電極１０６が形成されている。
ＧａＮなどのIII族窒化物半導体は、広いバンドギャップを有すると共に、極めて大きな絶縁破壊電圧及び飽和電子速度を有するので、電子デバイスの高出力且つ高速な動作を実現するための材料として注目されている。特に、ＧａＮ層上にＡｌＧａＮ層やＩｎＡｌＮ層が積層されたいわゆるヘテロ接合構造においては、ＧａＮ層中のヘテロ接合界面近傍に電子が高濃度に蓄積し、いわゆる二次元電子ガス（２ＤＥＧ：two-dimensional electron gas）が形成される。この二次元電子ガスは高い電子移動度を示すので、ＨＥＭＴ（High Electron Mobility Transistor）構造に有用である。特に、ＧａＮ層上に積層されたＩｎＡｌＮ層は、極めて高い電子濃度をＧａＮ層との界面に誘起することができるので好適である。
ところで、トランジスタの動作周波数を高めることは即ち遮断周波数（ｆｔ）を大きくすることであり、その為にはゲート容量を低減すると共に相互コンダクタンス（ｇｍ）を増大させるとよい。相互コンダクタンスを増大させるためには、ソース−ゲート間のアクセス抵抗を低減することが効果的である。ソース−ゲート間のアクセス抵抗の低減のためには、ソース電極のコンタクト抵抗を低減することが望ましい。
しかしながら、コンタクト抵抗の低減は容易ではない。例えば、ＧａＡｓ系のＨＥＭＴでは、電子供給層（例えばＡｌＧａＡｓ）の上に形成された高濃度のｎ型ＧａＡｓ層の上にソース電極を形成することにより、コンタクト抵抗を低減し得る。しかしながら、ＧａＮ系のＨＥＭＴにおいて、ＩｎＡｌＮ電子供給層の上に成長させた高濃度のｎ型ＧａＮ層の上にソース電極を形成した場合、ｎ型ＧａＮ層とＩｎＡｌＮ電子供給層とのヘテロ界面に逆ピエゾ電荷が生じ、伝導帯の底エネルギーＥｃとフェルミ準位エネルギーＥｆとの差が広がる。これにより、当該界面のバンド不連続量が大きくなってポテンシャルバリアが形成される。このことは、コンタクト抵抗を増大する方向に作用するので、ソース−ゲート間のアクセス抵抗の低減を妨げる要因となる。
一方、電子供給層およびチャネル層のうちソース電極の直下に位置する部分を除去し、除去後の領域に有機金属気相成長法（ＭＯＣＶＤ）等を用いて高濃度のｎ型ＧａＮ領域を成長させ、該ｎ型ＧａＮ領域上にソース電極を形成する方法がある。このような方法によれば、ｎ型ＧａＮ領域が電子供給層とチャネル層との界面に直接接するので、アクセス抵抗を低減することができる。
しかしながら、化合物半導体の気相成長に一般的に採用されるＭＯＣＶＤ法において、原料となる有機金属に含まれアクセプタとなる炭素（Ｃ）の混入を抑制しつつｎ型不純物（例えばＳｉ）の濃度を高めるためには、高濃度ｎ型ＧａＮ領域の成長温度を１０００℃以上とする必要がある。このような成長温度はＡｌＧａＮの成長温度とほぼ等しいので、電子供給層がＡｌＧａＮからなる場合には有効な方法である。しかし、成長温度がそれよりも低い（例えば８００℃付近である）ＩｎＡｌＮによって電子供給層が構成される場合には、ＩｎＡｌＮを１０００℃付近の温度環境に曝すこととなり、ＩｎＡｌＮ表面からのＩｎ原子の脱離及び拡散が顕著となる。従って、電子供給層の表面の結晶性が低下し、ＨＥＭＴの動作特性が劣化してしまうという問題がある。
本発明は、ソース電極下に位置する高濃度ｎ型ＧａＮ領域を、ＩｎＡｌＮ電子供給層の表面の結晶性の低下を抑制しつつ形成することが可能な高電子移動度トランジスタの製造方法、及びそのような方法により製造された高電子移動度トランジスタを提供することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係る高電子移動度トランジスタは、ｎ型不純物としてシリコン（Ｓｉ）を含み、積層方向と交差する方向に並ぶ一対の高濃度ｎ型ＧａＮ領域と、一対の高濃度ｎ型ＧａＮ領域の間に設けられ、積層方向に順に積層されたＧａＮチャネル層及びＩｎＡｌＮ電子供給層と、一方の高濃度ｎ型ＧａＮ領域上に設けられたソース電極と、他方の高濃度ｎ型ＧａＮ領域上に設けられたドレイン電極と、ＩｎＡｌＮ電子供給層上に設けられたゲート電極とを備える。一対の高濃度ｎ型ＧａＮ領域のＳｉと炭素（Ｃ）との組成比（Ｓｉ／Ｃ）は、１００以上である。
また、本発明の別の実施形態に係る高電子移動度トランジスタは、ｎ型不純物としてシリコン（Ｓｉ）を含み、積層方向と交差する方向に並ぶ一対の高濃度ｎ型ＧａＮ領域と、一対の高濃度ｎ型ＧａＮ領域の間に設けられ、積層方向に順に積層されたＧａＮチャネル層及びＩｎＡｌＮ電子供給層と、一方の高濃度ｎ型ＧａＮ領域上に設けられたソース電極と、他方の高濃度ｎ型ＧａＮ領域上に設けられたドレイン電極と、ＩｎＡｌＮ電子供給層上に設けられたゲート電極とを備える。一対の高濃度ｎ型ＧａＮ領域は、複数のＳｉ層を含む。
また、本発明の一実施形態に係る高電子移動度トランジスタの製造方法は、ＧａＮチャネル層及びＩｎＡｌＮ電子供給層を積層方向に順に成長させる工程と、ＧａＮチャネル層及びＩｎＡｌＮ電子供給層において、積層方向と交差する方向に並ぶ一対の領域を除去する工程と、一対の領域が除去されて露出したＧａＮチャネル層上に、ｎ型不純物としてシリコン（Ｓｉ）を含む一対の高濃度ｎ型ＧａＮ領域をＡＬＤ法により成長させる工程と、一方の高濃度ｎ型ＧａＮ領域上にソース電極、他方の高濃度ｎ型ＧａＮ領域上にドレイン電極をそれぞれ形成し、ＩｎＡｌＮ電子供給層上にゲート電極を形成する工程とを含む。
本発明による高電子移動度トランジスタ及びその製造方法によれば、ソース電極下に位置する高濃度ｎ型ＧａＮ領域を、ＩｎＡｌＮ電子供給層の表面の結晶性の低下を抑制しつつ形成することができる。
［本願発明の実施形態の詳細］
本発明の実施形態に係る高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
本発明の実施形態に係る高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）１Ａの構成を示す断面図である。ＨＥＭＴ１Ａは、基板１１、窒化物半導体層１２、ソース電極３１、ドレイン電極３２、及びゲート電極３３を備える。窒化物半導体層１２は、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５がこの順に積層されて成り、更に一対のｎ型ＧａＮ領域１６ａ，１６ｂを有する。このＨＥＭＴ１Ａは絶縁性の表面保護膜４１によって覆われており、ソース電極３１、ドレイン電極３２、及びゲート電極３３は、表面保護膜４１に形成された開口を介して、対応する各金属配線にそれぞれ接続される。
基板１１は、結晶成長用の基板である。基板１１の構成材料としては、例えばＳｉＣやサファイア、Ｓｉ等が挙げられる。バッファ層１３は、基板１１上にエピタキシャル成長した層である。バッファ層１３の厚さは、例えば１０ｎｍ以上３００ｎｍ以下である。バッファ層１３は、例えばＡｌＮ又はＡｌＧａＮといった、Ａｌを含むIII族窒化物半導体からなる。ＧａＮチャネル層１４は、バッファ層１３上にエピタキシャル成長した層である。ＧａＮチャネル層１４の厚さは、例えば４００ｎｍ以上１２００ｎｍ以下である。
ＩｎＡｌＮ電子供給層１５は、ＧａＮチャネル層１４上にエピタキシャル成長した層である。ＩｎＡｌＮ電子供給層１５の厚さは、例えば５ｎｍ以上２０ｎｍ以下である。ＨＥＭＴ１Ａが動作する際には、ＧａＮチャネル層１４とＩｎＡｌＮ電子供給層１５との界面に２次元電子ガス（2 Dimensional Electron Gas；２ＤＥＧ）が生じることにより、ＧａＮチャネル層１４におけるＩｎＡｌＮ電子供給層１５側の表面近傍に、チャネル領域が形成される。好適なＩｎ組成は例えば１５％以上１９％以下であり、ＧａＮチャネル層１４との格子整合を考慮して定められる。一例では、ＩｎＡｌＮ電子供給層１５のＩｎ組成は１７％である。
一対のｎ型ＧａＮ領域１６ａ，１６ｂは、ＩｎＡｌＮ電子供給層１５及びＧａＮチャネル層１４がエッチングされることにより形成された凹部（リセス）にエピタキシャル成長した領域である。ｎ型ＧａＮ領域１６ａ，１６ｂの厚さは、ＩｎＡｌＮ電子供給層１５よりも厚く、ＩｎＡｌＮ電子供給層１５とＧａＮチャネル層１４とを合わせた厚さよりも薄い。従って、ｎ型ＧａＮ領域１６ａ，１６ｂの側面は、チャネル領域と接する。ｎ型ＧａＮ領域１６ｂは、ｎ型ＧａＮ領域１６ａに対し、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５の積層方向と交差する方向に並んでいる。そして、前述したＧａＮチャネル層１４の一部およびＩｎＡｌＮ電子供給層１５は、高濃度ｎ型ＧａＮ領域１６ａ，１６ｂの間に設けられ、積層方向に順に積層されている。ｎ型ＧａＮ領域１６ａ，１６ｂは、ｎ型不純物であるＳｉが高濃度でドープされたＧａＮからなる。ｎ型ＧａＮ領域１６ａ，１６ｂの厚さは例えば８０ｎｍ以上２００ｎｍ以下であり、ｎ型不純物濃度は例えば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
後述する製造方法に示されるように、ｎ型ＧａＮ領域１６ａ，１６ｂは、他の層とは異なり原子層堆積（Atomic Layer Deposition；ＡＬＤ）法により形成される。従って、ｎ型ＧａＮ領域１６ａ，１６ｂは例えば６５０℃以下といった極めて低い温度で成長することが可能である。ＡＬＤ法を用いることにより原料中に含まれるＣ（炭素原子）の混入が少なく、ＳｉとＣ（炭素原子）との組成比（Ｓｉ／Ｃ）は例えば１０００以上と極めて高くなる。また、Ｓｉのドープを間欠的に行うこともできるので、ｎ型ＧａＮ領域１６ａ，１６ｂでは、Ｓｉ含有層１６１とＳｉ非含有層１６２とが交互に積層される。換言すれば、ｎ型ＧａＮ領域１６ａ，１６ｂでは、積層方向においてＳｉ濃度が高い層と低い層とが交互に現れる。
ソース電極３１、ゲート電極３３、及びドレイン電極３２は、窒化物半導体層１２上においてこの順に並んで形成されている。ソース電極３１はｎ型ＧａＮ領域１６ａ上に設けられてｎ型ＧａＮ領域１６ａとオーミック接触を成し、ドレイン電極３２はｎ型ＧａＮ領域１６ｂ上に設けられてｎ型ＧａＮ領域１６ｂとオーミック接触を成す。なお、ソース電極３１及びドレイン電極３２それぞれは、ｎ型ＧａＮ領域１６ａ及び１６ｂそれぞれの一部がエッチングされて形成された凹部上に設けられてもよい。ゲート電極３３は、ＩｎＡｌＮ電子供給層１５上であってｎ型ＧａＮ領域１６ａとｎ型ＧａＮ領域１６ｂとの間の領域上に設けられ、ＩｎＡｌＮ電子供給層１５と接している。
表面保護膜４１は、窒化物半導体層１２を覆う絶縁性の無機膜である。表面保護膜４１は、例えばＳｉＮ、ＳｉＯ2、或いはＳｉＯＮといったシリコン化合物からなる。
以上の構成を備える本実施形態のＨＥＭＴ１Ａの製造方法について、図２〜図４を参照しながら説明する。まず、図２（ａ）に示されるように、基板１１上においてバッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５を順に成長する。具体的には、基板１１をＭＯＣＶＤ装置内に配置して、トリメチルアルミニウム（ＴＭＡ）及びＮＨ3を供給することにより、基板１１上にＡｌＮバッファ層１３をエピタキシャル成長する。このときの成長温度は例えば１０００℃〜１２００℃であり、一例では１０８０℃である。次に、トリメチルガリウム（ＴＭＧ）及びＮＨ3を供給することにより、ＡｌＮバッファ層１３上にＧａＮチャネル層１４をエピタキシャル成長する。このときの成長温度は例えば１０００℃〜１１００℃であり、一例では１０８０℃である。続いて、トリメチルインジウム（ＴＭＩ）、ＴＭＡ及びＮＨ3を供給することにより、ＧａＮチャネル層１４上にＩｎＡｌＮ電子供給層１５をエピタキシャル成長する。このときの成長温度は例えば６５０℃〜８５０℃であり、一例では８００℃である。こうして、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５を基板１１上に有する基板生産物５１を作製する。
続いて、基板生産物５１をＭＯＣＶＤ装置から取り出し、ドライエッチング装置内に配置する。そして、例えばクロライド系ガスによるドライエッチングによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５に含まれる一対の領域Ａ１，Ａ２を除去する。なお、例えば塩素（Ｃｌ）を用いた反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によって一対の領域Ａ１，Ａ２を除去してもよい。こうして、図２（ｂ）に示されるように、ＩｎＡｌＮ電子供給層１５を貫通してＧａＮチャネル層１４に達する一対のリセス６１が形成される。
続いて、基板生産物５１をドライエッチング装置から取り出し、ＡＬＤ装置内に配置する。そして、図２（ｃ）に示されるように、一対の領域Ａ１，Ａ２が除去されて露出したＧａＮチャネル層１４上に、ｎ型不純物としてＳｉを含む一対のｎ型ＧａＮ領域１６ａ，１６ｂをＡＬＤ法により選択的に成長させる。ｎ型ＧａＮ領域１６ａ，１６ｂの成長時においてＩｎＡｌＮ電子供給層１５の表面はＧａＮを成長させない為にＳｉＮ、ＳｉＯ2といった絶縁膜によって保護されている。
具体的には、ＡＬＤ装置内にキャリアガスとして窒素ガスを導入し、成長温度まで昇温する。成長温度は、例えば３００℃以上６５０℃以下（一例では６００℃）といった比較的低い温度である。次に、ＡＬＤ装置内において、Ｇａ原料としてのトリエチルガリウム（ＴＥＧａ）若しくはトリクロロガリウム（ＧａＣｌ3）とＮ原料としてのＮＨ3とを交互に供給するとともに、ｎ型不純物としてのＳｉＨ4を供給することにより、ｎ型ＧａＮ領域１６ａ，１６ｂを成長する。
ここで、図３（ａ）及び図３（ｂ）は、原料供給方式を説明するためのグラフであって、横軸は時間を表し、縦軸は原料供給量を表す。ｎ型ＧａＮ領域１６ａ，１６ｂを成長させる工程では、図３（ａ）に示されるように、ＴＥＧａ（若しくはＧａＣｌ3）及びＳｉＨ4の同時供給ステップＳａと、ＮＨ3の供給ステップＳｂとを交互に繰り返してもよい。この場合、図１に示されたＳｉ含有層１６１はＧａ及びＳｉからなり、Ｓｉ非含有層１６２はＮからなる。なお、図３（ａ）ではＴＥＧａ（若しくはＧａＣｌ3）の供給ステップ毎にＳｉＨ4を同時供給する場合を例示しているが、ＴＥＧａ（若しくはＧａＣｌ3）の複数の供給ステップのうち一部のステップのみにおいてＳｉＨ4を同時供給してもよい。
また、図３（ｂ）に示されるように、ＴＥＧａ（若しくはＧａＣｌ3）を供給するステップＳｃと、ＳｉＨ4を供給するステップＳｄと、ＮＨ3を供給するステップＳｂとをそれぞれ独立して繰り返し行ってもよい。この方法は、ドーパントであるＳｉを平面的に（層状に）添加する方法であり、δドープと呼ばれることがある。この場合、図１に示されたＳｉ含有層１６１はＳｉからなり、Ｓｉ非含有層１６２はＧａ層及びＮ層の積層体からなる。なお、この方法では、ＮＨ3を供給する２つのステップＳｂの間にＳｉＨ4を供給するステップＳｄを行うことが好ましい。
ｎ型ＧａＮ領域１６ａ，１６ｂの成長工程では、ＴＥＧａ（若しくはＧａＣｌ3）およびＮＨ3の供給時間は各々０．０１〜１秒である。ＴＥＧａ（若しくはＧａＣｌ3）からＮＨ3へのガスの切り替え、ＮＨ3からＴＥＧａ（若しくはＧａＣｌ3）へのガスの切り替えの際、不活性ガス（例えば窒素ガス）によるパージを行う。ＴＥＧａ（若しくはＧａＣｌ3）の１供給ステップとＮＨ3の１供給ステップとを合わせて１サイクルとするとき、２０００〜８０００サイクル行うことで膜厚が８０ｎｍ〜２００ｎｍのｎ型ＧａＮ領域１６ａ，１６ｂを形成する。最後に、降温した後にＡＬＤ装置から基板生産物５１を取り出す。
続いて、図４に示されるように、ｎ型ＧａＮ領域１６ａ上にソース電極３１、ｎ型ＧａＮ領域１６ｂ上にドレイン電極３２をそれぞれ形成し、ＩｎＡｌＮ電子供給層１５上にゲート電極３３を形成する。以上の各工程を経て、本実施形態のＨＥＭＴ１Ａが完成する。
以上に説明した本実施形態によるＨＥＭＴ１Ａの製造方法によって得られる効果について説明する。前述したように、ＭＯＣＶＤにおいてＳｉを補償する炭素の混入を抑制しつつｎ型不純物（Ｓｉ）の濃度を高めるためには、ｎ型ＧａＮ領域の成長温度を１０００℃以上とする必要がある。この場合、ＩｎＡｌＮ電子供給層を１０００℃付近の温度環境に曝すこととなり、ＩｎＡｌＮ表面からのＩｎ原子の脱離及び拡散が顕著となる。このため、電子供給層の表面の結晶性が低下し、ＨＥＭＴの特性が劣化してしまう。ＩｎＡｌＮ電子供給層の結晶性を維持しつつｎ型ＧａＮ領域を成長させる為には、Ｉｎ原子の脱離及び拡散が十分に少なくなる温度（例えば８００°Ｃ以下）での成長が望まれるが、ＭＯＣＶＤでは炭素の混入が増大するため高濃度（例えば１×１０18ｃｍ-3以上の電子濃度）のｎ型ＧａＮ領域を実現することが困難となる。
そこで本実施形態では、極めて低い温度での成長が可能であるＡＬＤ法を用いてｎ型ＧａＮ領域１６ａ，１６ｂを成長させる。ＡＬＤ法は、III族原料とＶ族原料とを交互に供給して、原料の表面吸着、反応及び脱離抑制を制御しうる成膜法であり、ＭＯＣＶＤ法と比較して極めて低い温度での成長を可能とする。これにより、高濃度のｎ型ＧａＮ領域１６ａ，１６ｂを、ＩｎＡｌＮ電子供給層１５の表面の結晶性の低下を抑制しつつ形成することができる。
また、ＡＬＤ法であっても、Ｇａ原料ガスとしてＴＭＧを用いると、成長温度が極めて低いため炭素が僅かながら残留し、ｎ型ＧａＮ領域１６ａ，１６ｂの高濃度化を阻害する。そこで本実施形態では、Ｇａ原料ガスとして一般的に用いられるＴＭＧではなく、ＴＥＧａ若しくはＧａＣｌ3を用いる。これにより、成長温度の低さにかかわらず炭素の残留を更に抑制し、高濃度のｎ型ＧａＮ領域１６ａ，１６ｂを好適に形成することができる。
なお、本実施形態によれば、次の観点からも、ソース−ゲート間のアクセス抵抗を低減することができる。すなわち、ソース−ゲート間のアクセス抵抗を低減するためには、領域Ａ１，Ａ２が除去されて形成されたリセス６１の側面（図２参照）と、再成長したｎ型ＧａＮ領域１６ａ，１６ｂの側面との間の導電性が重要となる。高濃度ｎ型ＧａＮ領域１６ａ，１６ｂをＭＯＣＶＤにより成長させた場合、図５（ａ）に示されるように、ＧａＮの成長が平面的に積み重なるように行われるので、リセス６１の側面上における成長が滞り、隙間Ｄが生じる等によって導電性が低下することがある。これに対し、本実施形態のようにｎ型ＧａＮ領域１６ａ，１６ｂをＡＬＤ法により成長させた場合、図５（ｂ）に示されるように、被覆性が良くリセス６１の側面上にもＧａＮが均一に成長するので、導電性を良好にできる。その結果、ソース−ゲート間のアクセス抵抗を効果的に低減することができる。
また、本実施形態のように、ｎ型ＧａＮ領域１６ａ，１６ｂを成長させる際の成長温度を６５０℃以下としてもよい。このような極めて低い成長温度によって、ＩｎＡｌＮ電子供給層１５の表面の結晶性の低下を抑制しつつ高濃度のｎ型ＧａＮ領域１６ａ，１６ｂを形成することができる。
また、図３（ａ）に示されたように、ｎ型ＧａＮ領域１６ａ，１６ｂを成長させる際、ＴＥＧａ及びＳｉＨ4の同時供給と、Ｎ原料ガスの供給とを交互に繰り返してもよい。これにより、高濃度のｎ型ＧａＮ領域１６ａ，１６ｂを好適に形成することができる。但し、図３（ｂ）に示されたように、ＴＥＧａ、ＳｉＨ4、及びＮ原料ガスの供給をそれぞれ独立して行う工程を繰り返すと、ｎ型不純物濃度を更に高めることが可能になる。その結果、ｎ型ＧａＮ領域１６ａ，１６ｂのシート抵抗をより低下させることができ、コンタクト抵抗も下がることと併せて、ＨＥＭＴ１Ａの動作特性を格段に改善することができる。
また、本実施形態のように、クロライド系ガスをエッチングガスとするドライエッチングを行うことにより一対の領域Ａ１，Ａ２を除去してもよい。これにより、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の各一部を好適に除去することができる。
続いて、第１及び第２の実施例について説明する。第１の実施例では、ｎ型ＧａＮ領域１６ａ，１６ｂを成長させる際、ＴＥＧａ及びＳｉＨ4の同時供給と、Ｎ原料ガスの供給とを交互に繰り返した（図３（ａ））。また、第２の実施例では、ｎ型ＧａＮ領域１６ａ，１６ｂを成長させる際、ＴＥＧａ、ＳｉＨ4、及びＮ原料ガスの供給をそれぞれ独立して行う工程を繰り返した（図３（ｂ））。なお、第１の比較例として、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２を除去することなくＩｎＡｌＮ電子供給層１５上にソース電極３１及びドレイン電極３２を形成した場合、並びに、第２の比較例として、ＭＯＣＶＤ法を用いてｎ型ＧａＮ領域１６ａ，１６ｂを成長させた場合についても説明する。
（第１の実施例）
まず、半絶縁性のＳｉＣ基板上に、ＭＯＣＶＤ法においてＴＭＡ（トリメチルアルミニウム）及びＮＨ3（アンモニア）を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３としてのＡｌＮ層を成長させた。成長後のＡｌＮ層の厚さは、３０ｎｍであった。次に、ＴＭＧ（トリメチルガリウム）及びＮＨ3を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３の上にＧａＮチャネル層１４を成長させた。
まず、半絶縁性のＳｉＣ基板上に、ＭＯＣＶＤ法においてＴＭＡ（トリメチルアルミニウム）及びＮＨ3（アンモニア）を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３としてのＡｌＮ層を成長させた。成長後のＡｌＮ層の厚さは、３０ｎｍであった。次に、ＴＭＧ（トリメチルガリウム）及びＮＨ3を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３の上にＧａＮチャネル層１４を成長させた。
続いて、ＴＭＡ、ＴＭＩ（トリメチルインジウム）及びＮＨ3を原料として、成長温度８００℃、圧力１５．０ｋＰａにて、ＧａＮチャネル層１４の上にＩｎＡｌＮ電子供給層１５を成長させた。成長後のＩｎＡｌＮ電子供給層１５の厚さは８ｎｍであり、Ｉｎ組成はＧａＮに格子整合可能な１７％である。
続いて、Ｃｌ系ガスを用いたＲＩＥによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２をエッチングすることにより深さ８０ｎｍのリセスを形成した。その後、ＡＬＤ法を用い、ＴＥＧａ及びＮＨ3を原料として、成長温度５００℃、圧力１ｋＰａにて、ＳｉＨ4をドープしながらこのリセス部分に厚さ１２０ｎｍのｎ型ＧａＮ領域１６ａ，１６ｂを成長させた。このとき、ＴＥＧａ及びＳｉＨ4の同時供給と、ＮＨ3の供給とを交互に繰り返した。成長後のｎ型ＧａＮ領域１６ａ，１６ｂにおけるｎ型不純物Ｓｉの濃度は、５．０×１０18ｃｍ-3であった。
続いて、ｎ型ＧａＮ領域１６ａ，１６ｂの上に、通常のフォトリソグラフィ技術及びリフトオフ技術を用いて、ソース電極３１及びドレイン電極３２としてそれぞれＴｉ／Ａｌからなるオーミック電極を形成した。また、ｎ型ＧａＮ領域１６ａ，１６ｂ間のＩｎＡｌＮ電子供給層１５上に、Ｎｉ／Ａｕからなるゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本実施例のＨＥＭＴを完成させた。なお、本実施例のＨＥＭＴでは、良好な高周波特性を実現する為にゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとした。
（第２の実施例）
第１の実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、Ｃｌ系ガスを用いたＲＩＥによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２をエッチングすることにより深さ８０ｎｍのリセスを形成した。その後、ＡＬＤ法を用い、ＴＥＧａ及びＮＨ3を原料として、成長温度５００℃にて、ＳｉＨ4をドープしながらこのリセス部分に厚さ１２０ｎｍのｎ型ＧａＮ領域１６ａ，１６ｂを成長させた。このとき、ＴＥＧａ、ＳｉＨ4、及びＮＨ3の供給をそれぞれ独立して行う工程を繰り返した。成長後のｎ型ＧａＮ領域１６ａ，１６ｂにおけるｎ型不純物Ｓｉの濃度は、第１実施例よりも高い１．０×１０19ｃｍ-3であった。
第１の実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、Ｃｌ系ガスを用いたＲＩＥによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２をエッチングすることにより深さ８０ｎｍのリセスを形成した。その後、ＡＬＤ法を用い、ＴＥＧａ及びＮＨ3を原料として、成長温度５００℃にて、ＳｉＨ4をドープしながらこのリセス部分に厚さ１２０ｎｍのｎ型ＧａＮ領域１６ａ，１６ｂを成長させた。このとき、ＴＥＧａ、ＳｉＨ4、及びＮＨ3の供給をそれぞれ独立して行う工程を繰り返した。成長後のｎ型ＧａＮ領域１６ａ，１６ｂにおけるｎ型不純物Ｓｉの濃度は、第１実施例よりも高い１．０×１０19ｃｍ-3であった。
続いて、第１実施例と同様にしてｎ型ＧａＮ領域１６ａ，１６ｂの上にソース電極３１及びドレイン電極３２を形成し、ｎ型ＧａＮ領域１６ａ，１６ｂ間のＩｎＡｌＮ電子供給層１５の上にゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本実施例のＨＥＭＴを完成させた。なお、本実施例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとした。
（第１の比較例）
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＩｎＡｌＮ電子供給層１５の上にソース電極３１、ドレイン電極３２、及びゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本比較例のＨＥＭＴを完成させた。なお、本比較例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとした。
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＩｎＡｌＮ電子供給層１５の上にソース電極３１、ドレイン電極３２、及びゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本比較例のＨＥＭＴを完成させた。なお、本比較例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとした。
（第２の比較例）
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、Ｃｌ系ガスを用いたＲＩＥによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２をエッチングすることにより深さ８０ｎｍのリセスを形成した。その後、ＭＯＣＶＤ法を用い、ＴＭＧ及びＮＨ3を原料として、成長温度１０００℃、圧力２０．０ｋＰａにて、ＳｉＨ4をドープしながらこのリセス部分に厚さ１２０ｎｍのｎ型ＧａＮ層を成長させた。成長後のｎ型ＧａＮ層におけるｎ型不純物Ｓｉの濃度は５．０×１０18ｃｍ-3であった。
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、Ｃｌ系ガスを用いたＲＩＥによって、ＧａＮチャネル層１４及びＩｎＡｌＮ電子供給層１５の一対の領域Ａ１，Ａ２をエッチングすることにより深さ８０ｎｍのリセスを形成した。その後、ＭＯＣＶＤ法を用い、ＴＭＧ及びＮＨ3を原料として、成長温度１０００℃、圧力２０．０ｋＰａにて、ＳｉＨ4をドープしながらこのリセス部分に厚さ１２０ｎｍのｎ型ＧａＮ層を成長させた。成長後のｎ型ＧａＮ層におけるｎ型不純物Ｓｉの濃度は５．０×１０18ｃｍ-3であった。
続いて、第１実施例と同様にしてｎ型ＧａＮ層の上にソース電極３１及びドレイン電極３２を形成し、ＩｎＡｌＮ電子供給層１５の上にゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本比較例のＨＥＭＴを完成させた。なお、本比較例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとした。
（実施例及び比較例の検証）
上記のようにして作製された第１実施例、第２実施例、第１比較例、および第２比較例の各ＨＥＭＴに対し、ドレイン電極３２に１０Ｖの電圧を印加しつつ、ゲート電極３３への印加電圧を調整することにより、ドレイン電流を２００ｍＡ／ｍｍに設定した。そして、ＤＣ特性及びＳパラメータの測定（高周波測定）を行った。
上記のようにして作製された第１実施例、第２実施例、第１比較例、および第２比較例の各ＨＥＭＴに対し、ドレイン電極３２に１０Ｖの電圧を印加しつつ、ゲート電極３３への印加電圧を調整することにより、ドレイン電流を２００ｍＡ／ｍｍに設定した。そして、ＤＣ特性及びＳパラメータの測定（高周波測定）を行った。
その結果、第１実施例のＨＥＭＴでは、遮断周波数ｆｔ＝１１０ＧＨｚならびに相互コンダクタンスｇｍ＝５５０ｍＳ／ｍｍを得た。また、第２実施例のＨＥＭＴでは、遮断周波数ｆｔ＝１４５ＧＨｚならびに相互コンダクタンスｇｍ＝７２０ｍＳ／ｍｍを得た。これに対し、第１比較例のＨＥＭＴでは、遮断周波数ｆｔ＝８０ＧＨｚならびに相互コンダクタンスｇｍ＝４００ｍＳ／ｍｍであった。また、第２比較例のＨＥＭＴでは、遮断周波数ｆｔ＝９０ＧＨｚならびに相互コンダクタンスｇｍ＝４５０ｍＳ／ｍｍであった。
図６は、上記第１実施例に基づく製造方法により作製されたＨＥＭＴのＳｉ／Ｃ比に対する遮断周波数ｆｔの変化を示す。Ｓｉ／Ｃ比が１００以上であると遮断周波数ｆｔは飽和する挙動を示し、同比が１０００である場合に遮断周波数ｆｔ〜１１０ＧＨｚを得た。
ここで、図７（ａ）〜図７（ｄ）は、上述した各実施例および各比較例のＨＥＭＴにおける各部位のシート抵抗（Ω／□）及び実抵抗（Ωｍｍ）の値、及び高周波特性（ｇｍ）に関与するオン抵抗の値を示す。図７（ａ）は第１比較例、図７（ｂ）は第２比較例、図７（ｃ）は第１実施例、図７（ｄ）は第２実施例をそれぞれ示す。なお、これらの図表において、各項目は以下のように定義される（第１実施例、第２実施例、及び第２比較例は図８（ａ）を参照。第１比較例は図８（ｂ）を参照）。
Ｒｃｓ：ソース電極３１と半導体とのコンタクト（接触）抵抗
Ｒｓ１：ソース電極３１直下からチャネル領域との境界までのｎ型ＧａＮ領域１６ａのシート抵抗
Ｒｓ２：ｎ型ＧａＮ領域１６ａとの境界からゲート電極３３直下までのチャネル領域のシート抵抗
Ｒｄ１：ゲート電極３３直下からｎ型ＧａＮ領域１６ｂとの境界までのチャネル領域のシート抵抗
Ｒｄ２：チャネル領域との境界からドレイン電極３２直下までのｎ型ＧａＮ領域１６ｂのシート抵抗
Ｒｃｄ：ドレイン電極３２と半導体とのコンタクト（接触）抵抗
Ｒｏｎ：ソース電極３１からドレイン電極３２までのオン抵抗（上記のＲｃｓ〜Ｒｃｄの総和）
なお、ソース−ゲート間のアクセス抵抗は、上記のＲｃｓ、Ｒｓ１及びＲｓ２の和とみなすことができる。
Ｒｃｓ：ソース電極３１と半導体とのコンタクト（接触）抵抗
Ｒｓ１：ソース電極３１直下からチャネル領域との境界までのｎ型ＧａＮ領域１６ａのシート抵抗
Ｒｓ２：ｎ型ＧａＮ領域１６ａとの境界からゲート電極３３直下までのチャネル領域のシート抵抗
Ｒｄ１：ゲート電極３３直下からｎ型ＧａＮ領域１６ｂとの境界までのチャネル領域のシート抵抗
Ｒｄ２：チャネル領域との境界からドレイン電極３２直下までのｎ型ＧａＮ領域１６ｂのシート抵抗
Ｒｃｄ：ドレイン電極３２と半導体とのコンタクト（接触）抵抗
Ｒｏｎ：ソース電極３１からドレイン電極３２までのオン抵抗（上記のＲｃｓ〜Ｒｃｄの総和）
なお、ソース−ゲート間のアクセス抵抗は、上記のＲｃｓ、Ｒｓ１及びＲｓ２の和とみなすことができる。
まず図７（ａ）を参照すると、第１比較例では、ＩｎＡｌＮ電子供給層１５に因って比較的低いシート抵抗値が得られていることがわかる。しかしながら、高濃度ｎ型ＧａＮ領域が設けられておらずＩｎＡｌＮ電子供給層１５とソース電極３１及びドレイン電極３２とが直接接触しているので、コンタクト抵抗が比較的高くなっている。その結果、オン抵抗Ｒｏｎが１．８０（Ωｍｍ）と高くなってしまう。このことが、前述した低い遮断周波数ｆｔ及び相互コンダクタンスｇｍの原因となる。
次に、図７（ｂ）を参照すると、第２比較例では、高濃度ｎ型ＧａＮ領域が設けられたことにより、Ｒｃｓ、Ｒｓ１、Ｒｄ２、及びＲｃｄの各値が図７（ａ）よりも低下していることがわかる。しかし、チャネル領域のシート抵抗（Ｒｓ２及びＲｄ１）は、ｎ型ＧａＮ領域を成長させる際の高温によるＩｎＡｌＮ電子供給層の劣化に伴い、図７（ａ）よりも顕著に上昇してしまう。結果的に、ＨＥＭＴ全体でのオン抵抗Ｒｏｎは１．６０（Ωｍｍ）となり、その改善幅は小さく、ＨＥＭＴ特性の改善も限定的となる。
これらに対し、図７（ｃ）を参照すると、第１実施例では、高濃度ｎ型ＧａＮ領域１６ａ，１６ｂをＡＬＤ法を用いて低温（５００℃）で成長したことにより、チャネル領域のシート抵抗（Ｒｓ２及びＲｄ１）が第２比較例から格段に改善していることがわかる。すなわち、ｎ型ＧａＮ領域１６ａ，１６ｂの成長温度（５００℃）は、ＩｎＡｌＮ電子供給層１５の成長温度（８００℃）よりも十分に低い。このため、ＩｎＡｌＮ電子供給層１５の劣化が抑制され、ゲート電極３３直下のチャネル領域のシート抵抗は、第１比較例（図７（ａ））と同様の低い値となる。一方、第２比較例と同様にＲｃｓ、Ｒｓ１、Ｒｄ２、及びＲｃｄの各値は第１比較例から改善している。その結果、オン抵抗Ｒｏｎが１．３０（Ωｍｍ）と低くなり、遮断周波数ｆｔ及び相互コンダクタンスｇｍが大きく改善することとなる。
また、図７（ｄ）を参照すると、第２実施例では、ｎ型ＧａＮ領域１６ａ，１６ｂのシート抵抗（Ｒｓ１及びＲｄ２）が更に小さく、第１実施例に対して半減していることがわかる。これは、高濃度ｎ型ＧａＮ領域１６ａ，１６ｂをＡＬＤ法を用いて低温（５００℃）で成長するとともに、ｎ型不純物であるＳｉを他の原料（ＴＥＧａ、ＮＨ3）とは独立して供給したことに因る。また、これに付随して、コンタクト抵抗（Ｒｃｓ及びＲｃｄ）も低減している。その結果、オン抵抗Ｒｏｎが１．００（Ωｍｍ）と更に低くなり、遮断周波数ｆｔ及び相互コンダクタンスｇｍが格段に（第１比較例と較べて２倍近く）改善することとなる。
なお、遮断周波数ｆｔ及び相互コンダクタンスｇｍをこれほどに改善するためには、例えばＩｎＡｌＮ電子供給層１５のＡｌ組成を更に大きくすることも考えられる。しかしながら、ＧａＮチャネル層１４に格子整合しうるＩｎＡｌＮ電子供給層１５のＡｌ組成は最大でも７０％ないし８０％であり、Ａｌ組成を１００％（すなわちＡｌＮ）としてもＩｎＡｌＮ電子供給層１５の結晶性が劣化するので上記各実施例ほどの改善は見込めない。また、遮断周波数ｆｔ及び相互コンダクタンスｇｍを改善する他の方法として、ＩｎＡｌＮ電子供給層１５の厚さを薄く（例えば上記各実施例の半分の４ｎｍ程度）することも考えられる。しかしながら、ＩｎＡｌＮ電子供給層１５をこのように薄くし過ぎると、ゲート電極３３へのトンネル電流が無視できなくなり、ＦＥＴとしての動作に支障を来すこととなる。上記実施形態に係る製造方法によれば、これらの方法とは異なり効果的に遮断周波数ｆｔ及び相互コンダクタンスｇｍを改善することができる。
１Ａ…ＨＥＭＴ、１１…基板、１２…窒化物半導体層、１３…ＡｌＮバッファ層、１４…ＧａＮチャネル層、１５…ＩｎＡｌＮ電子供給層、１６ａ，１６ｂ…高濃度ｎ型ＧａＮ領域、３１…ソース電極、３２…ドレイン電極、３３…ゲート電極、４１…表面保護膜、５１…基板生産物、６１…リセス、１６１…Ｓｉ含有層、１６２…Ｓｉ非含有層、Ａ１，Ａ２…一対の領域。
Claims (3)
- それぞれ、ｎ型不純物としてシリコン（Ｓｉ）を含み、積層方向と交差する方向に並ぶと共に、互いに対向する側面をそれぞれ有する一対の高濃度ｎ型ＧａＮ領域と、
前記一対の高濃度ｎ型ＧａＮ領域のうち一方が有する前記側面と、前記一対の高濃度ｎ型ＧａＮ層のうち他方が有する前記側面と、の間に設けられ、前記積層方向に順に積層されたＧａＮチャネル層及びＩｎＡｌＮ電子供給層と、
前記一対の高濃度ｎ型ＧａＮ領域のうち一方の上に設けられたソース電極と、
前記一対の高濃度ｎ型ＧａＮ領域のうち他方の上に設けられたドレイン電極と、
前記ＩｎＡｌＮ電子供給層の上に設けられたゲート電極と、
を備え、
前記一対の高濃度ｎ型ＧａＮ領域は８０ｎｍ以上２００ｎｍ以下の膜厚を有し、
前記ＩｎＡｌＮ電子供給層は５ｎｍ以上２０ｎｍ以下の膜厚を有し、
前記一対の高濃度ｎ型ＧａＮ領域のそれぞれの前記側面は、それぞれの前記側面の間に設けられた前記ＧａＮチャネル層を介して互いに導電性を有し、
前記一対の高濃度ｎ型ＧａＮ領域のＳｉと炭素（Ｃ）との組成比（Ｓｉ／Ｃ）は１００以上である、高電子移動度トランジスタ。 - それぞれ、ｎ型不純物としてシリコン（Ｓｉ）を含み、積層方向と交差する方向に並ぶと共に、互いに対向する側面をそれぞれ有する一対の高濃度ｎ型ＧａＮ領域と、
前記一対の高濃度ｎ型ＧａＮ領域のうち一方が有する前記側面と、前記一対の高濃度ｎ型ＧａＮ層のうち他方が有する前記側面と、の間に設けられ、前記積層方向に順に積層されたＧａＮチャネル層及びＩｎＡｌＮ電子供給層と、
前記一対の高濃度ｎ型ＧａＮ領域のうち一方の上に設けられたソース電極と、
他方の前記高濃度ｎ型ＧａＮ領域のうち他方の上に設けられたドレイン電極と、
前記ＩｎＡｌＮ電子供給層の上に設けられたゲート電極と、
を備え、
前記一対の高濃度ｎ型ＧａＮ領域は８０ｎｍ以上２００ｎｍ以下の膜厚を有し、
前記ＩｎＡｌＮ電子供給層は５ｎｍ以上２０ｎｍ以下の膜厚を有し、
前記一対の高濃度ｎ型ＧａＮ領域のそれぞれの前記側面は、それぞれの前記側面の間に設けられた前記ＧａＮチャネル層を介して互いに導電性を有し、
前記一対の高濃度ｎ型ＧａＮ領域は、それぞれ交互に積層されたＳｉ含有層とＳｉ非含有層とをそれぞれ２０００層以上含む、高電子移動度トランジスタ。 - ＧａＮチャネル層及びＩｎＡｌＮ電子供給層をＭＯＣＶＤ法により６５０℃以上の第１の成長温度にて積層方向に順に結晶成長させる結晶成長工程と、
前記ＧａＮチャネル層及び前記ＩｎＡｌＮ電子供給層において、クロライド系ガスを用いたドライエッチングによって前記積層方向と交差する方向に並ぶ一対の領域を除去してリセスを形成するリセス工程と、
前記リセスの形成によって露出した前記ＧａＮチャネル層上に、ｎ型不純物としてシリコン（Ｓｉ）を含む高濃度ｎ型ＧａＮ層を、ＡＬＤ法により３００℃以上６５０℃以下の第２の成長温度にて前記リセスの側面を被覆させながら結晶成長させるアクセス抵抗形成工程と、
前記高濃度ｎ型ＧａＮ層が結晶成長された前記一対の領域のうち一方の領域上にソース電極を、前記高濃度ｎ型ＧａＮ層が結晶成長された前記一対の領域のうち他方の領域上にドレイン電極を、それぞれ形成し、前記ＩｎＡｌＮ電子供給層上にゲート電極を形成する電極形成工程と、
を含み、
前記アクセス抵抗形成工程において、トリエチルガリウム（ＴＥＧａ）の供給とＳｉＨ 4 の供給とをそれぞれ独立して行い、それぞれの前記ＴＥＧａの供給と前記ＳｉＨ 4 の供給との間にＮ原料ガスであるＮＨ 3 の供給を必ず行う、高電子移動度トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015183069A JP6746887B2 (ja) | 2015-09-16 | 2015-09-16 | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 |
| US15/266,705 US9685548B2 (en) | 2015-09-16 | 2016-09-15 | High electron mobility transistor and method of forming the same using atomic layer deposition technique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015183069A JP6746887B2 (ja) | 2015-09-16 | 2015-09-16 | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017059671A JP2017059671A (ja) | 2017-03-23 |
| JP6746887B2 true JP6746887B2 (ja) | 2020-08-26 |
Family
ID=58257568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015183069A Active JP6746887B2 (ja) | 2015-09-16 | 2015-09-16 | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9685548B2 (ja) |
| JP (1) | JP6746887B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018056319A (ja) * | 2016-09-28 | 2018-04-05 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
| JP6839362B2 (ja) * | 2017-06-06 | 2021-03-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP7013710B2 (ja) * | 2017-08-07 | 2022-02-01 | 住友電気工業株式会社 | 窒化物半導体トランジスタの製造方法 |
| JP6905197B2 (ja) * | 2017-12-20 | 2021-07-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP7100241B2 (ja) | 2017-12-20 | 2022-07-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2021134479A1 (zh) * | 2019-12-31 | 2021-07-08 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制备方法 |
| CN111969045B (zh) * | 2020-08-13 | 2022-07-22 | 西安电子科技大学 | 低欧姆接触电阻的GaN基高电子迁移率晶体管及制备方法 |
| CN112820774A (zh) * | 2020-12-30 | 2021-05-18 | 南方科技大学 | 一种GaN器件及其制备方法 |
| US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
| US20230130614A1 (en) * | 2021-10-22 | 2023-04-27 | Wolfspeed, Inc. | Transistor with ohmic contacts |
| WO2024047783A1 (ja) * | 2022-08-31 | 2024-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 高電子移動度トランジスタ |
| JP7364301B1 (ja) * | 2023-02-13 | 2023-10-18 | 株式会社フィルネックス | 半導体基板の製造方法、半導体基板、及び半導体基板の製造装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649633B2 (ja) * | 1990-01-19 | 1994-06-29 | 新技術事業団 | 化合物結晶のエピタキシャル成長におけるドーピング方法 |
| JP3209270B2 (ja) | 1999-01-29 | 2001-09-17 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
| JP2006261642A (ja) | 2005-02-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2007165431A (ja) * | 2005-12-12 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
| JP2011035066A (ja) * | 2009-07-30 | 2011-02-17 | Sumitomo Electric Ind Ltd | 窒化物半導体素子、及び窒化物半導体素子を作製する方法 |
| JP2011049488A (ja) * | 2009-08-28 | 2011-03-10 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス |
| JP2011077386A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法 |
| US20130105817A1 (en) * | 2011-10-26 | 2013-05-02 | Triquint Semiconductor, Inc. | High electron mobility transistor structure and method |
| US8975664B2 (en) * | 2012-06-27 | 2015-03-10 | Triquint Semiconductor, Inc. | Group III-nitride transistor using a regrown structure |
| US9099490B2 (en) * | 2012-09-28 | 2015-08-04 | Intel Corporation | Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation |
| JP2015095605A (ja) * | 2013-11-13 | 2015-05-18 | 住友電気工業株式会社 | 半導体装置および半導体基板 |
-
2015
- 2015-09-16 JP JP2015183069A patent/JP6746887B2/ja active Active
-
2016
- 2016-09-15 US US15/266,705 patent/US9685548B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9685548B2 (en) | 2017-06-20 |
| JP2017059671A (ja) | 2017-03-23 |
| US20170077283A1 (en) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746887B2 (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| US8669592B2 (en) | Compound semiconductor device and method for fabricating the same | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US20100038680A1 (en) | Iii-nitride semiconductor field effect transistor | |
| JP2011166067A (ja) | 窒化物半導体装置 | |
| JP6772729B2 (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
| JP2011044647A (ja) | Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| US10340376B2 (en) | Heterojunction field-effect transistor having germanium-doped source and drain regions | |
| JP2015527749A (ja) | Ｉｎｇａｎチャネルのｎ極のｇａｎｈｅｍｔ特性 | |
| US10847642B2 (en) | Compound semiconductor device and fabrication method | |
| JP2011171440A (ja) | Ｉｉｉ族窒化物系へテロ電界効果トランジスタ | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| US8524550B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JPWO2018220741A1 (ja) | 半導体装置の製造方法 | |
| JP7074282B2 (ja) | 高電子移動度トランジスタ | |
| JP2021027165A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP6096523B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6746887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |