JP2015095605A - 半導体装置および半導体基板 - Google Patents

半導体装置および半導体基板 Download PDF

Info

Publication number
JP2015095605A
JP2015095605A JP2013235399A JP2013235399A JP2015095605A JP 2015095605 A JP2015095605 A JP 2015095605A JP 2013235399 A JP2013235399 A JP 2013235399A JP 2013235399 A JP2013235399 A JP 2013235399A JP 2015095605 A JP2015095605 A JP 2015095605A
Authority
JP
Japan
Prior art keywords
layer
electron supply
barrier layer
channel layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013235399A
Other languages
English (en)
Inventor
健 中田
Takeshi Nakada
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013235399A priority Critical patent/JP2015095605A/ja
Priority to US14/540,545 priority patent/US9437725B2/en
Publication of JP2015095605A publication Critical patent/JP2015095605A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

【課題】窒化物半導体ＨＥＭＴにおける歪み特性を改善する。
【解決手段】基板１０上に形成されたＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなるバリア層１４と、バリア層１４上に形成されたＧａＮまたはＩｎＧａＮからなるチャネル層１６と、チャネル層１６上に形成されたＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる電子供給層１８と、電子供給層１８上に形成されたゲート電極２２およびオーミック電極２４、２６と、を具備し、バリア層１４のｘおよびｙの関係式は、ｘ＞０、ｙ＞０、ｘ+ｙ≦１、かつ０．５３３ｘ＜ｙ＜４．２０ｘである半導体装置。
【選択図】図６

Description

本発明は、半導体装置および半導体基板に関し、例えばＧａＮまたはＩｎＧａＮをチャネル層とする半導体装置および半導体基板に関する。
窒化物半導体を用いた半導体装置として、バッファ層、ＧａＮ（窒化ガリウム）チャネル層、ＡｌＧａＮ（窒化アルミニウムガリウム）電子走行層を積層したＨＥＭＴ（High Electron Mobility Transistor）が知られている。ＨＥＭＴは、チャネル層と電子供給層との界面に生じる高濃度キャリアを使用して動作する。
窒化物半導体は、ＧａＡｓ（砒化ガリウム）系半導体に比べ破壊電圧が高く、高電圧での動作が可能である。例えば、窒化物半導体を用いたＨＥＭＴは、ＧａＡｓ系半導体を用いたＨＥＭＴに比べ一桁高い出力密度を有する。このため、窒化物半導体ＨＥＭＴは高出力高周波素子に用いられている。
特許文献１には、ＨＥＭＴの歪み特性を改善させるため、ｎ型ＡｌＧａＡｓ（砒化アルミニウムガリウム）バリア層／ｎ型ＩｎＧａＡｓ（砒化インジウムガリウム）チャネル層／ｎ型ＡｌＧａＡｓ層のダブルヘテロ構造を用いることが記載されている。これにより、Ｇｍの平坦性を向上させることができる。よって、ＨＥＭＴの歪み特性を改善できる。特許文献２には、窒化物半導体ＨＥＭＴにダブルヘテロ構造が記載されている。
特開平６−９７２０４号公報 特開２００８−２８８４７４号公報
しかしながら、窒化物半導体ＨＥＭＴにおいては、特許文献２のように、ダブルヘテロ構造を採用しても歪み特性の改善が難しい。
本発明は、上記課題に鑑みなされたものであり、窒化物半導体ＨＥＭＴにおける歪み特性を改善することを目的とする。
本発明は、基板上に形成されたＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなるバリア層と、前記バリア層上に形成されたＧａＮまたはＩｎＧａＮからなるチャネル層と、前記チャネル層上に形成されたＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる電子供給層と、前記電子供給層上に形成されたゲート電極およびオーミック電極と、を具備し、前記バリア層の前記ｘおよびｙの関係式は、ｘ＞０、ｙ＞０、ｘ+ｙ≦１、かつ０．５３３ｘ＜ｙ＜４．２０ｘであることを特徴とする半導体装置である。
上記構成において、前記バリア層のバンドギャップは、３．６ｅＶ以上である構成とすることができる。
上記構成において、２．１０ｘ＜ｙである構成とすることができる。
上記構成において、前記チャネル層の膜厚は、２０ｎｍ以上かつ１００ｎｍ以下である構成とすることができる。
上記構成において、前記電子供給層がＩｎＡｌＮのとき、Ｉｎ組成比は１８％より小さい構成とすることができる。
上記構成において、前記バリア層は、組成が一様な単層である構成とすることができる。
上記構成において、前記バリア層は、それぞれ組成が一様な複数の層を含む構成とすることができる。
上記構成において、前記電子供給層がＡｌＧａＮのときＡｌ組成比は１５〜３０％、前記電子供給層がＩｎＡｌＮのときＡｌ組成比は８３〜８５％、前記電子供給層がＩｎＡｌＧａＮのときＡｌ組成比は６５〜８５％およびＧａ組成比は０〜２０％である構成とすることができる。
本発明は、基板上に形成されたＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなるバリア層と、前記バリア層上に形成されたＧａＮまたはＩｎＧａＮからなるチャネル層と、前記チャネル層上に形成されたＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる電子供給層と、を具備し、前記バリア層の前記ｘおよびｙの関係式は、ｘ＞０、ｙ＞０、ｘ+ｙ≦１、かつ０．５３３ｘ＜ｙ＜４．２０ｘであることを特徴とする半導体基板である。
上記構成において、前記バリア層のバンドギャップは、３．６ｅＶ以上である構成とすることができる。
上記構成において、２．１０ｘ＜ｙである構成とすることができる。
上記構成において、前記チャネル層の膜厚は、２０ｎｍ以上かつ１００ｎｍ以下である構成とすることができる。
上記構成において、前記電子供給層がＩｎＡｌＮのとき、Ｉｎ組成比は１８％より小さい構成とすることができる。
上記構成において、前記電子供給層がＡｌＧａＮのときＡｌ組成比は１５〜３０％、前記電子供給層がＩｎＡｌＮのときＡｌ組成比は８３〜８５％、前記電子供給層がＩｎＡｌＧａＮのときＡｌ組成比は６５〜８５％およびＧａ組成比は０〜２０％である構成とすることができる。
本発明によれば、窒化物半導体ＨＥＭＴにおける歪み特性を改善することができる。
図１は、比較例１に係る半導体装置の断面図である。 図２は、比較例１に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。 図３（ａ）は、比較例１におけるゲート電圧Ｖｇに対する相互コンダクタンスｇｍを示す模式図、図３（ｂ）は、比較例１を高出力増幅器として用いた場合の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよび相互変調歪ＩＭ３を示す模式図である。 図４は、比較例２に係る半導体装置の断面図である。 図５は、比較例２に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。 図６は、実施例１に係る半導体装置の断面図である。 図７は、実施例１に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。 図８は、ＩｎＡｌＧａＮにおけるａ軸長に対するバンドギャップエネルギーを示す図である。 図９は、図８の領域５１における深さに対するエネルギーを示す図である。 図１０は、ＩｎＡｌＧａＮにおけるａ軸長に対するバンドギャップエネルギーを示す図である。 図１１は、図１０の領域５３における深さに対するエネルギーを示す図である。 図１２は、ＩｎＡｌＧａＮにおけるａ軸長に対するバンドギャップエネルギーを示す図である。 図１３は、図１２の領域５４における深さに対するエネルギーを示す図である。 図１４（ａ）は、実施例１におけるゲート電圧Ｖｇに対する相互コンダクタンスｇｍを示す模式図、図１４（ｂ）は、実施例１を高出力増幅器として用いた場合の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよび相互変調歪ＩＭ３を示す模式図である。 図１５は、実施例１の変形例に係る半導体装置の断面図である。 図１６は、実施例１の変形例おける深さに対するエネルギーを示す図である。 図１７は、半導体基板の断面図である。 図１８は、チャネル層の膜厚に対するＰｏｕｔおよびＯＩＰ３を示す図である。
図１は、比較例１に係る半導体装置の断面図である。図１に示すように、半導体装置１１０は、基板１０上にＡｌＮバッファ層１２、ＧａＮチャネル層３０、ＡｌＧａＮ電子供給層１８が形成されている。ＡｌＧａＮ電子供給層１８上に絶縁膜２０、ゲート電極２２、ソース電極２４およびドレイン電極２６が形成されている。
図２は、比較例１に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。図２に示すように、Ｅｃは伝導帯の底（以下単に伝導帯ともいう）、Ｅｆはフェルミ準位を示している。チャネル層３０と電子供給層１８との界面には、チャネル層３０と電子供給層１８との格子定数差に起因した正のピエゾ電荷が生成される。このため伝導帯Ｅｃは、矢印４１のように低くなる。このため、フェルミ準位Ｅｆより低くなった伝導帯Ｅｃに二次元電子ガス４０が形成される。
図３（ａ）は、比較例１におけるゲート電圧Ｖｇに対する相互コンダクタンスｇｍを示す模式図、図３（ｂ）は、比較例１を高出力増幅器として用いた場合の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよび相互変調歪ＩＭ３を示す模式図である。測定条件は後述する。図３（ａ）に示すように、ｇｍはピークを有し、Ｖｇに対し平坦な領域が存在しない。ｇｍの平坦な領域が少ないと、歪み特性が悪化する。図３（ｂ）に示すように、入力電力Ｐｉｎが大きくなると出力電力Ｐｏｕｔも大きくなる。入力電力Ｐｉｎがさらに大きくなると、出力電力Ｐｏｕｔは飽和する。一方３次相互変調歪ＩＭ３は、入力電力Ｐｉｎが大きくなるに従い大きくなる。このように、比較例１においては、相互変調歪ＩＭ３が大きく歪み特性が悪い。
図４は、比較例２に係る半導体装置の断面図である。図４に示すように、半導体装置１１２は、基板１０上にＡｌＮバッファ層１２、ＡｌＧａＮバリア層３２、ＧａＮチャネル層３４およびＡｌＧａＮ電子供給層１８が形成されている。ＡｌＧａＮ電子供給層１８上に絶縁膜２０、ゲート電極２２、ソース電極２４およびドレイン電極２６が形成されている。比較例２は、ＡｌＧａＮバリア層３２／ＧａＮチャネル層３４／ＡｌＧａＮ電子供給層１８のダブルヘテロ構造を有している。
図５は、比較例２に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。図５に示すように、チャネル層３４と電子供給層１８との界面には、比較例１と同様に、正のピエゾ電荷が生成される。バリア層３２とチャネル層３４との界面には負のピエゾ電荷が生成される。これは、チャネル層３４からバリア層３２の結晶方位がチャネル層３４から電子供給層１８の結晶方位と逆方向のためである。このため、バリア層３２とチャネル層３４との界面の伝導帯Ｅｃは、矢印４２のように高くなる。このため、チャネル層３４における伝導帯Ｅｃは逆Ｕ字型（例えば特許文献１の図２におけるチャネル層の伝導層の形状）とはならない。したがって、比較例２では、歪み特性は改善されない。
図６は、実施例１に係る半導体装置の断面図である。図６に示すように、半導体装置１００において、基板１０上に窒化物半導体層が形成されている。基板１０上にバッファ層１２が形成されている。基板１０は、例えばＳｉＣ（炭化シリコン）基板、Ｓｉ（シリコン）基板、ＧａＮ基板またはサファイア基板であり、（０００１）面を主面とする。バッファ層１２は、基板１０上に高品質な窒化物半導体層を形成するための層であり、ＡｌＮまたはＡｌＧａＮからなる。バッファ層１２上にバリア層１４が形成されている。バリア層１４は、ＩｎＡｌＧａＮ（窒化インジウムアルミニウムガリウム）またはＩｎＡｌＮ（窒化インジウムアルミニウム）からなる。バリア層１４上にチャネル層１６が形成されている。バリア層１４とチャネル層１６とは接している。チャネル層１６はＧａＮまたはＩｎＧａＮ（窒化インジウムガリウム）からなる。チャネル層１６上に電子供給層１８が形成されている。電子供給層１８は、ＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる。チャネル層１６と電子供給層１８とは接している。なお、チャネル層１６とバリア層１４との間にスペーサ層が形成されていてもよい。電子供給層１８上に窒化物半導体からなるキャップ層が形成されていてもよい（図示なし）。
電子供給層１８上に、絶縁膜２０が形成されている。絶縁膜２０は、例えば窒化シリコン膜である。絶縁膜２０に開口が形成されている。電子供給層１８上の開口内にゲート電極２２が形成されている。ゲート電極２２は、例えば基板１０側からＮｉ（ニッケル）膜およびＡｕ（金）膜である。電子供給層１８とゲート電極２２とは接していてもよい。電子供給層１８とゲート電極２２との間には、ゲート絶縁膜または窒化物半導体キャップ層が形成されていてもよい。電子供給層１８上の開口内にゲート電極２２を挟むようにソース電極２４およびドレイン電極２６が形成されている。ソース電極２４およびドレイン電極２６はオーミック電極である。ソース電極２４およびドレイン電極２６は、例えば基板１０側からＴｉ（チタン）膜およびＡｌ（アルミニウム）膜である。Ｔｉ膜はＴａ（タンタル）膜でもよい。電子供給層１８とソース電極２４およびドレイン電極２６とは接していてもよい。電子供給層１８とソース電極２４およびドレイン電極２６との間には、窒化物半導体キャップ層が形成されていてもよい。
このように、実施例１は、バリア層１４／チャネル層１６／電子供給層１８のダブルヘテロ構造を有している。
図７は、実施例１に係る半導体装置のゲート電極下における深さに対するエネルギーを示す図である。図７に示すように、チャネル層１６と電子供給層１８との界面には、比較例１と同様に、正のピエゾ電荷が生成される。これにより、矢印４１のように、伝導帯Ｅｃのエネルギーが低くなる。さらに、バリア層１４とチャネル層１６との界面にも正のピエゾ電荷が生成される。これは、バリア層１４のａ軸長がチャネル層１６のａ軸長より小さいためである。このため、バリア層１４とチャネル層１６との界面の伝導帯Ｅｃは、矢印４３のように低くなる。これにより、チャネル層１６における伝導帯Ｅｃは逆Ｕ字型となる。したがって、歪み特性が改善される。
次に、バリア層１４の組成について説明する。図８は、ＩｎＡｌＧａＮにおけるａ軸長（ａ軸方向の格子定数）に対するバンドギャップエネルギーを示す図である。図８に示すように、ＡｌＮは、ＧａＮよりａ軸長が小さく、バンドギャップエネルギーが大きい。ＩｎＮは、ＧａＮよりａ軸長が大きく、バンドギャップエネルギーが小さい。よって、チャネル層１６としてＧａＮ、電子供給層１８としてＡｌＧａＮを用いると、電子供給層１８のバンドギャップエネルギーはチャネル層１６より大きくなる。白丸６０は、一般的に電子供給層１８として用いられるＡｌ組成比が３０％のＡｌＧａＮを示している。電子供給層１８のａ軸長はチャネル層１６より小さくなる。よって、図７のように、チャネル層１６と電子供給層１８との界面に正のピエゾ電荷が生成される。また、電子供給層１８として、ＩｎＡｌＮを用いることができる。白丸６４は、一般的に電子供給層１８として用いられるＩｎ組成比が１６％のＩｎＡｌＮを示している。この場合もチャネル層１６と電子供給層１８との界面に正のピエゾ電荷が生成される。
ＩｎＡｌＧａＮは、組成比により、ａ軸長をＧａＮより大きくできる。例えばＩｎＡｌＮにおいては、白丸６２のとき、ＧａＮと同じａ軸長となる。このときのＩｎ組成比は１８％である。つまり、Ｉｎ組成比が１８％未満では、バリア層１４とチャネル層１６との界面に負のピエゾ電荷が生成される。しかし、Ｉｎ組成比を１８％より大きくすることにより、バリア層１４とチャネル層１６との界面に正のピエゾ電荷を生成できる。より詳細にはバリア層１４とチャネル層１６との界面には自発分極が生じる。よって、ピエゾ分極が自発分極を上回り、バリア層１４とチャネル層１６との界面に正のピエゾ電荷を生成させるためのＩｎ組成比は約２０％以上となる。
バリア層１４がＩｎｘＡｌｙＧａ１−ｘ−ｙＮの場合を考える。ここで、バリア層１４のｘおよびｙの関係式は、ｘ＞０、ｙ＞０、かつｘ+ｙ≦１である。ｘ＋ｙ＝１のときはＩｎＡｌＮである。ピエゾ分極が自発分極を上回り、バリア層１４とチャネル層１６との界面に正のピエゾ電荷を生成させるためには、ｙ＜４．２０ｘである。ｙ＜３．０ｘがより好ましい。
さらに、バリア層１４のバンドギャップをチャネル層１６より大きくするためには、ｙ＞０．５３３ｘとなる。ｙ＞０．７５ｘがより好ましい。図８におけるクロスで表示した領域５０が０．５３３ｘ＜ｙ＜４．２０ｘの領域である。
図９は、図８の領域５１における深さに対するエネルギーを示す図である。図９に示すように、領域５１においては、バリア層１４とチャネル層１６とのバンドギャップエネルギーの差が大きくない。このため、バリア層１４とチャネル層１６との界面における伝導帯Ｅｃの不連続エネルギーが小さくなる。これにより、チャネル層１６のキャリアがバリア層１４に流れ込んでしまう。
図１０は、ａ軸長に対するバンドギャップエネルギーを示す図である。図１０に示すように、半導体装置の温度が２００℃程度となってもチャネル層１６のキャリアがバリア層１４に流れ込むことによるリーク電流を抑制するためには、バリア層１４のバンドギャップエネルギーはチャネル層１６のバンドギャップエネルギーより０．２ｅＶ以上高いことが好ましい。ＧａＮのバンドギャップエネルギーは３．４ｅＶである。よって、バリア層１４のバンドギャップエネルギーは３．６ｅＶ以上であることが好ましい。これにより、チャネル層１６のキャリアがバリア層１４に流れ込んでしまうことによるリーク電流を抑制できる。バリア層１４のバンドギャップエネルギーは３．７ｅＶ以上であることがより好ましい。図１０におけるクロスで表示した領域５２が、領域５０であり、かつバリア層１４のバンドギャップエネルギーが３．６ｅＶ以上の領域である。
図１１は、図１０の領域５３における深さに対するエネルギーを示す図である。図１１に示すように、領域５３においては、バリア層１４とチャネル層１６とのａ軸長差がチャネル層１６と電子供給層１８とのａ軸長差より大きくなる。このため、バリア層１４とチャネル層１６との界面４６の二次元電子濃度は、チャネル層１６と電子供給層１８との界面４５の二次元電子濃度より大きくなる。このように、界面４５と４６との電子濃度がアンバランスとなると、チャネル層１６における伝導帯Ｅｃの逆Ｕ字型が非対称となり、ｇｍの平坦性が損なわれる。よって、歪み特性の改善は限定的である。
図１２は、ａ軸長に対するバンドギャップエネルギーを示す図である。電子供給層１８がＡｌＧａＮ（通常はＡｌ組成が３０％以下が用いられる）またはＩｎＡｌＮの場合、チャネル層１６と電子供給層１８との界面に生成される二次元電子濃度は、５×１０１２から１×１０１３ｃｍ−３程度である。したがって、バリア層１４とチャネル層１６との界面の二次元電子濃度も５×１０１２から１×１０１３ｃｍ−３程度とすることが好ましい。二次元電子濃度の一般的な計算式を用いると、バリア層１４のＩｎｘＡｌｙＧａ１−ｘ−ｙＮの組成は２．１０ｘ＜ｙ＜４．２０ｘが好ましい。２．５ｘ＜ｙがより好ましい。図１２におけるクロスで表示した領域５４が２．１０ｘ＜ｙ＜４．２０ｘの領域である。
図１３は、図１２の領域５４における深さに対するエネルギーを示す図である。図１３に示すように、領域５４においては、界面４６に生成される二次元電子濃度と界面４５に生成される二次元電子濃度とが同程度となる。よってチャネル層１６における伝導帯Ｅｃの逆Ｕ字型が対称となり、ｇｍが平坦になる。よって、歪み特性がより改善される。
界面４６に生成される二次元電子ガスと界面４５に生成される二次元電子ガスが別々のチャネルとして機能すると、ｇｍは２つのピークを有し歪み特性の改善は限定的となる。界面４６と４５との二次元電子ガスを一体として機能させるため、チャネル層１６の膜厚は１００ｎｍ以下が好ましく、８０ｎｍ以下がより好ましい。チャネル層１６の膜厚が小さいと、二次元電子ガスがバリア層１４および電子供給層１８に染み出す。これにより、チャネル層１６の移動度が低下し、高周波特性が低下する。よって、チャネル層１６の膜厚は２０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。
チャネル層１６と電子供給層１８との界面に生成される二次元電子濃度を向上させるため、電子供給層１８がＡｌＧａＮのときＡｌ組成比は１５〜３０％が好ましい。電子供給層１８がＩｎＡｌＮのときＡｌ組成比は８３〜８５％が好ましい。電子供給層１８がＩｎＡｌＧａＮのときＡｌ組成比は６５〜８５％が好ましく、Ｇａ組成比は０〜２０％が好ましい。
図１４（ａ）は、実施例１におけるゲート電圧Ｖｇに対する相互コンダクタンスｇｍを示す模式図、図１４（ｂ）は、実施例１を高出力増幅器として用いた場合の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよび相互変調歪ＩＭ３を示す模式図である。測定条件は後述する。図１４（ａ）に示すように、Ｖｇに対しｇｍが平坦な領域が広い。図１４（ｂ）に示すように、実施例１の入力電力Ｐｉｎ−出力電力Ｐｏｕｔ特性は比較例１と同程度である。一方、実施例１の３次相互変調歪ＩＭ３は、比較例１よりも小さい。このように、実施例１においては、相互変調歪ＩＭ３が小さく歪み特性が向上する。
図６で示した実施例１は、バリア層１４の組成が一様な単層である場合を示している。しかしながら、以上説明したピエゾ電荷に起因するバンド構造の変化は、主にバリア層１４とチャネル層１６との界面の組成によってもたらされる。よって、バリア層１４のチャネル層１６との界面付近の組成が図８の領域５０、図１０の領域５２または図１２の領域５４の組成であればよい。
図１５は、実施例１の変形例に係る半導体装置の断面図である。図１５に示すように、半導体装置１０２において、バリア層１４が、第１層１４ａと、第１層１４ａ上に形成された第２層１４ｂと、を備える。第１層１４ａおよび第２層１４ｂが共にＩｎＡｌＧａＮでもよい。また、第１層１４ａがＡｌＧａＮ、第２層１４ｂがＩｎＡｌＧａＮでもよい。一般に、ＩｎＡｌＧａＮの成長速度はＡｌＧａＮより遅い。よって、第１層１４ａをＡｌＧａＮとすることにより、量産性を向上できる。その他の構成は、実施例１と同じであり説明を省略する。
図１６は、実施例１の変形例おける深さに対するエネルギーを示す図である。第１層１４ａのバンドギャップエネルギーは第２層１４ｂより大きい。実施例１の変形例のように、バリア層１４は、各々の層の組成が一様な複数の層であってもよい。バリア層１４のうちチャネル層１６に接する第２層１４ｂの組成が図８の領域５０、図１０の領域５２および図１２の領域５４の組成であればよい。また、バリア層１４は組成が傾斜する構造でもよい。
実施例１に係る半導体装置の製造方法を以下に示す。まず、半導体基板を形成する。図１７は、半導体基板の断面図である。半導体基板１０４の製造方法を説明する。基板１０としてＳｉＣ基板を用い、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用い、バッファ層１２、バリア層１４、チャネル層１６および電子供給層１８を成長する。
バッファ層１２として、ＡｌＮ層とＡｌＮ層上のＧａＮ層を成長する。
ＡｌＮ層の成長条件
組成：ＡｌＮ
膜厚：５０ｎｍ
成長温度：１０８０℃
圧力：１３．３ｋＰａ
原料：ＴＭＡ（トリメチルアルミニウム）、ＮＨ３（アンモニア）
ＧａＮ層の成長条件
組成：ＧａＮ
膜厚：７００ｎｍ
成長温度：１０８０℃
圧力：１３．３ｋＰａ
原料：ＴＭＧ（トリメチルガリウム）、ＮＨ３
流量：１２０μモル／分（ＴＭＧ）、０．５モル／分（ＮＨ３）
成長レート：０．４ｎｍ／秒
バリア層１４の成長条件
組成：ＩｎＡｌＮ（Ｉｎ組成２０％）
膜厚：４００ｎｍ
成長温度：８２０℃
圧力：１３．３ｋＰａ
原料：ＴＭＩ（トリメチルインジウム）、ＴＭＡ、ＮＨ３
流量：６０μモル／分（ＴＭＩ）、３０μモル／分（ＴＭＡ）、０．５モル／分（ＮＨ３）
成長レート：０．２ｎｍ／秒
チャネル層１６の成長条件
組成：ＧａＮ
膜厚：１００ｎｍ
成長温度：１０８０℃
圧力：１３．３ｋＰａ
原料：ＴＭＧ（トリメチルガリウム）、ＮＨ３
流量：１２０μモル／分（ＴＭＧ）、０．５モル／分（ＮＨ３）
成長レート：０．４ｎｍ／秒
電子供給層１８の成長条件
組成：ＡｌＧａＮ（Ａｌ組成２０％）
膜厚：２０ｎｍ
成長温度：１０８０℃
圧力：１３．３ｋＰａ
原料：ＴＭＡ、ＴＭＧ、ＮＨ３
以上により、半導体基板１０４が完成する。半導体基板１０４上に基板側からＴｉ膜およびＡｌ膜をソース電極２４およびドレイン電極２６として形成する。半導体基板１０４に基板側からＮｉ膜およびＡｕ膜をゲート電極として形成する。絶縁膜２０として窒化シリコン膜を形成する。以上により実施例２に係る半導体装置が完成する。
ゲート長が０．５μｍ、ソース電極とドレイン電極間隔が５μｍの実施例１に係る半導体装置を作製した。
比較例１としてチャネル層３０の膜厚が１２００ｎｍの半導体装置を作製した。その他の条件は実施例１と同じである。
実施例１および比較例１において、ドレイン電圧を１０Ｖとして、ゲート電圧を−５Ｖから２Ｖに変化させＶｇｓ−Ｉｄｓ特性を測定した。Ｖｇｓ−Ｉｄｓからｇｍ特性を導出した。比較例１のｇｍ特性の模式図が図３（ａ）、実施例１のｇｍ特性の模式図が図１４（ａ）である。また、実施例１および比較例１を高周波測定を行い、Ｐｉｎ−Ｐｏｕｔ特性およびＰｉｎ−ＩＭ３特性を取得した。比較例１の高周波特性の模式図が図３（ａ）、実施例１の高周波特性の模式図が図１４（ａ）である。
さらに、実施例１において、チャネル層１６の膜厚を１０ｎｍから１４０ｎｍに変化させ、ＰｏｕｔおよびＯＩＰ３を測定した。図１８は、チャネル層の膜厚に対するＰｏｕｔおよびＯＩＰ３を示す図である。ドットは測定点、線は近似線である。図１８に示すように、チャネル層１６の膜厚が２０ｎｍ以上かつ１００ｎｍ以下において、ＰｏｕｔおよびＯＩＰ３が大きくなる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ バッファ層
１４ バリア層
１６ チャネル層
１８ 電子供給層
２０ 絶縁膜
２２ ゲート電極
２４ ソース電極
２６ ドレイン電極

Claims (14)

  1. 基板上に形成されたＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなるバリア層と、
    前記バリア層上に形成されたＧａＮまたはＩｎＧａＮからなるチャネル層と、
    前記チャネル層上に形成されたＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる電子供給層と、
    前記電子供給層上に形成されたゲート電極およびオーミック電極と、
    を具備し、
    前記バリア層の前記ｘおよびｙの関係式は、ｘ＞０、ｙ＞０、ｘ+ｙ≦１、かつ０．５３３ｘ＜ｙ＜４．２０ｘであることを特徴とする半導体装置。
  2. 前記バリア層のバンドギャップは、３．６ｅＶ以上であることを特徴とする請求項１記載の半導体装置。
  3. ２．１０ｘ＜ｙであることを特徴とする請求項１記載の半導体装置。
  4. 前記チャネル層の膜厚は、２０ｎｍ以上かつ１００ｎｍ以下であることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記電子供給層がＩｎＡｌＮのとき、Ｉｎ組成比は１８％より小さいことを特徴とする請求項１から４のいずれか一項記載の半導体装置。
  6. 前記バリア層は、組成が一様な単層であることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
  7. 前記バリア層は、それぞれ組成が一様な複数の層を含むことを特徴とする請求項１から５のいずれか一項記載の半導体装置。
  8. 前記電子供給層がＡｌＧａＮのときＡｌ組成比は１５〜３０％、前記電子供給層がＩｎＡｌＮのときＡｌ組成比は８３〜８５％、前記電子供給層がＩｎＡｌＧａＮのときＡｌ組成比は６５〜８５％およびＧａ組成比は０〜２０％であることを特徴とする請求項１から７のいずれか一項記載の半導体装置。
  9. 基板上に形成されたＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなるバリア層と、
    前記バリア層上に形成されたＧａＮまたはＩｎＧａＮからなるチャネル層と、
    前記チャネル層上に形成されたＡｌＧａＮ、ＩｎＡｌＮおよびＩｎＡｌＧａＮのいずれかからなる電子供給層と、
    を具備し、
    前記バリア層の前記ｘおよびｙの関係式は、ｘ＞０、ｙ＞０、ｘ+ｙ≦１、かつ０．５３３ｘ＜ｙ＜４．２０ｘであることを特徴とする半導体基板。
  10. 前記バリア層のバンドギャップは、３．６ｅＶ以上であることを特徴とする請求項９記載の半導体基板。
  11. ２．１０ｘ＜ｙであることを特徴とする請求項９記載の半導体基板。
  12. 前記チャネル層の膜厚は、２０ｎｍ以上かつ１００ｎｍ以下であることを特徴とする請求項９から１１のいずれか一項記載の半導体基板。
  13. 前記電子供給層がＩｎＡｌＮのとき、Ｉｎ組成比は１８％より小さいことを特徴とする請求項９から１２のいずれか一項記載の半導体基板。
  14. 前記電子供給層がＡｌＧａＮのときＡｌ組成比は１５〜３０％、前記電子供給層がＩｎＡｌＮのときＡｌ組成比は８３〜８５％、前記電子供給層がＩｎＡｌＧａＮのときＡｌ組成比は６５〜８５％およびＧａ組成比は０〜２０％であることを特徴とする請求項９から１３のいずれか一項記載の半導体基板。
JP2013235399A 2013-11-13 2013-11-13 半導体装置および半導体基板 Pending JP2015095605A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013235399A JP2015095605A (ja) 2013-11-13 2013-11-13 半導体装置および半導体基板
US14/540,545 US9437725B2 (en) 2013-11-13 2014-11-13 Semiconductor device and semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013235399A JP2015095605A (ja) 2013-11-13 2013-11-13 半導体装置および半導体基板

Publications (1)

Publication Number Publication Date
JP2015095605A true JP2015095605A (ja) 2015-05-18

Family

ID=53042980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235399A Pending JP2015095605A (ja) 2013-11-13 2013-11-13 半導体装置および半導体基板

Country Status (2)

Country Link
US (1) US9437725B2 (ja)
JP (1) JP2015095605A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6746887B2 (ja) * 2015-09-16 2020-08-26 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
CN114373804A (zh) * 2021-12-14 2022-04-19 华为技术有限公司 赝配高迁移率晶体管、低噪声放大器及相关装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2008252034A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 化合物半導体装置
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010238699A (ja) * 2009-03-30 2010-10-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2012256706A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697204A (ja) 1992-07-24 1994-04-08 Matsushita Electric Ind Co Ltd ショットキ形電界効果トランジスタ
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2008288474A (ja) 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2008252034A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 化合物半導体装置
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010238699A (ja) * 2009-03-30 2010-10-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2012256706A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
US9437725B2 (en) 2016-09-06
US20150129889A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
US9343542B2 (en) Method for fabricating enhancement mode transistor
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5634681B2 (ja) 半導体素子
JP5810293B2 (ja) 窒化物半導体装置
JP6035721B2 (ja) 半導体装置の製造方法
WO2015122135A1 (ja) 窒化物半導体デバイス
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP2014239159A (ja) 半導体装置およびその製造方法
WO2012157227A1 (ja) 半導体素子及びその製造方法
JP5817283B2 (ja) 半導体装置の製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP7069584B2 (ja) 基板生産物の製造方法
JP2015095605A (ja) 半導体装置および半導体基板
US9281187B2 (en) Method for manufacturing nitride semiconductor device
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
JP5776344B2 (ja) 半導体装置
JP7074282B2 (ja) 高電子移動度トランジスタ
JP5730505B2 (ja) 化合物半導体装置
JP6096523B2 (ja) 半導体装置とその製造方法
JP2014229781A (ja) 半導体装置及びその製造方法
JP7069486B2 (ja) 高電子移動度トランジスタ
JP5368397B2 (ja) 電界効果トランジスタおよびその製造方法
JP5773035B2 (ja) 化合物半導体装置
JP6185508B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327