JPH0697204A - ショットキ形電界効果トランジスタ - Google Patents
ショットキ形電界効果トランジスタInfo
- Publication number
- JPH0697204A JPH0697204A JP17776893A JP17776893A JPH0697204A JP H0697204 A JPH0697204 A JP H0697204A JP 17776893 A JP17776893 A JP 17776893A JP 17776893 A JP17776893 A JP 17776893A JP H0697204 A JPH0697204 A JP H0697204A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- effect transistor
- electrode
- schottkey
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 239000003574 free electron Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Abstract
(57)【要約】
【目的】 ＧａＡｓＭＥＳＦＥＴのゲート・ソース間電
圧に対するドレイン電流の非線形性を改善し、以て高周
波増幅器としての優れた低歪特性を実現する。 【構成】 伝導層としてのｎ−ＩｎＧａＡｓ層１１１を
バリア層としての２つのｎ−ＡｌＧａＡｓ層１１０，１
１２で挟んだ構造を有する半導体基体の表面に、ショッ
トキ・ゲート電極２０１、ソース・オーミック電極２０
２及びドレイン・オーミック電極２０３を形成する。あ
る範囲のゲート・ソース間電圧Ｖｇｓに対して相互コン
ダクタンスｇｍが一定値を示す。
圧に対するドレイン電流の非線形性を改善し、以て高周
波増幅器としての優れた低歪特性を実現する。 【構成】 伝導層としてのｎ−ＩｎＧａＡｓ層１１１を
バリア層としての２つのｎ−ＡｌＧａＡｓ層１１０，１
１２で挟んだ構造を有する半導体基体の表面に、ショッ
トキ・ゲート電極２０１、ソース・オーミック電極２０
２及びドレイン・オーミック電極２０３を形成する。あ
る範囲のゲート・ソース間電圧Ｖｇｓに対して相互コン
ダクタンスｇｍが一定値を示す。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキ・バリア・
ゲートを有する金属−半導体電界効果トランジスタ、す
なわちショットキ形電界効果トランジスタに関するもの
である。
ゲートを有する金属−半導体電界効果トランジスタ、す
なわちショットキ形電界効果トランジスタに関するもの
である。
【０００２】
【従来の技術】近年、放送のマルチチャネル化に伴い、
高周波受信装置の低歪化が強く望まれている。ところ
が、高周波特性に優れるＧａＡｓ等の化合物系半導体を
用いた従来の金属−半導体電界効果トランジスタ（ＭＥ
ＳＦＥＴ）や、その一形態である高電子移動度トランジ
スタ（ＨＥＭＴ）では、高周波領域における歪特性（特
に２次歪）において十分な性能が得られていない。これ
は、２次歪に関してはゲート・ソース間電圧Ｖｇｓに対
するドレイン電流Ｉｄｓの非線形性が、３次歪に関して
はドレイン・ソース間電圧Ｖｄｓに対するドレイン電流
Ｉｄｓの非線形性がそれぞれ大きいことによる。
高周波受信装置の低歪化が強く望まれている。ところ
が、高周波特性に優れるＧａＡｓ等の化合物系半導体を
用いた従来の金属−半導体電界効果トランジスタ（ＭＥ
ＳＦＥＴ）や、その一形態である高電子移動度トランジ
スタ（ＨＥＭＴ）では、高周波領域における歪特性（特
に２次歪）において十分な性能が得られていない。これ
は、２次歪に関してはゲート・ソース間電圧Ｖｇｓに対
するドレイン電流Ｉｄｓの非線形性が、３次歪に関して
はドレイン・ソース間電圧Ｖｄｓに対するドレイン電流
Ｉｄｓの非線形性がそれぞれ大きいことによる。
【０００３】図５に従来のショットキ・ゲート形ＨＥＭ
Ｔの断面図を示す。図５において、１０１はＧａＡｓ基
板、１０２はｉ−ＧａＡｓ層、１２０はｎ−ＡｌＧａＡ
ｓ層、２０１はショットキ・ゲート電極（以下、単にゲ
ート電極という。）、２０２はソース・オーミック電
極、２０３はドレイン・オーミック電極、３０１は２次
元電子ガスである。
Ｔの断面図を示す。図５において、１０１はＧａＡｓ基
板、１０２はｉ−ＧａＡｓ層、１２０はｎ−ＡｌＧａＡ
ｓ層、２０１はショットキ・ゲート電極（以下、単にゲ
ート電極という。）、２０２はソース・オーミック電
極、２０３はドレイン・オーミック電極、３０１は２次
元電子ガスである。
【０００４】図６（ａ）に図５のＨＥＭＴのゲート電極
下のエネルギーバンド図を、図６（ｂ）に同図（ａ）の
円で囲んだ部分の拡大図をそれぞれ示す。図６（ａ）に
おいて、Ｅc は伝導帯、Ｅf はフェルミレベル、Ｅv は
充満帯であり、ゲート金属側の“−”の印は界面準位
を、ｎ−ＡｌＧａＡｓ層中の“＋”の印は空間電荷をそ
れぞれ表わす。
下のエネルギーバンド図を、図６（ｂ）に同図（ａ）の
円で囲んだ部分の拡大図をそれぞれ示す。図６（ａ）に
おいて、Ｅc は伝導帯、Ｅf はフェルミレベル、Ｅv は
充満帯であり、ゲート金属側の“−”の印は界面準位
を、ｎ−ＡｌＧａＡｓ層中の“＋”の印は空間電荷をそ
れぞれ表わす。
【０００５】以上のように構成された従来のＨＥＭＴに
よれば、よく知られているように、ｎ−ＡｌＧａＡｓ層
１２０とｉ−ＧａＡｓ層１０２とのヘテロ界面のバンド
不連続によりｉ−ＧａＡｓ層１０２側に電子蓄積層（量
子井戸）が形成される結果（図６（ａ）参照）、伝導に
寄与する電子は該界面で２次元電子ガス３０１となって
いる。この電子が不純物密度の極めて小さいｉ−ＧａＡ
ｓ層１０２内を移動するため、高い相互コンダクタンス
ｇｍを得ることができる。しかも、ゲート電圧を変化さ
せることにより２次元電子ガス３０１の量を制御でき
る。
よれば、よく知られているように、ｎ−ＡｌＧａＡｓ層
１２０とｉ−ＧａＡｓ層１０２とのヘテロ界面のバンド
不連続によりｉ−ＧａＡｓ層１０２側に電子蓄積層（量
子井戸）が形成される結果（図６（ａ）参照）、伝導に
寄与する電子は該界面で２次元電子ガス３０１となって
いる。この電子が不純物密度の極めて小さいｉ−ＧａＡ
ｓ層１０２内を移動するため、高い相互コンダクタンス
ｇｍを得ることができる。しかも、ゲート電圧を変化さ
せることにより２次元電子ガス３０１の量を制御でき
る。
【０００６】
【発明が解決しようとする課題】ところが、上記従来の
ＨＥＭＴにおける２次元電子ガス３０１の量は、ゲート
電圧に対して非線形に変化する。すなわち、図６（ｂ）
において、フェルミレベルがＥf(1)のとき、Ｅc はＥf
(1)より完全に上側（電子エネルギーの高い側）にある
ため、電子蓄積層に自由電子は存在しない。次にゲート
電圧をプラス側に増加させたとき、フェルミレベルはＥ
f(2)に達してＥc と交わる。この時のゲート電圧をしき
い値として、以後さらにゲート電圧をプラス側に増加さ
せた場合、例えばフェルミレベルがＥf(3)のときには、
Ｅc のＥf(3)より下側（電子エネルギーの低い側）に自
由電子が蓄積され、この自由電子が伝導に寄与する。ゲ
ート電圧をプラス側に増加させるにつれて蓄積される自
由電子の数は増えるが、その増加の仕方はｉ−ＧａＡｓ
層界面のＥc の形（“レ”の字形）によって決定され
る。このような電子蓄積量のゲート電圧に対する非線形
性により、ドレイン電流Ｉｄｓは非線形性を示す。
ＨＥＭＴにおける２次元電子ガス３０１の量は、ゲート
電圧に対して非線形に変化する。すなわち、図６（ｂ）
において、フェルミレベルがＥf(1)のとき、Ｅc はＥf
(1)より完全に上側（電子エネルギーの高い側）にある
ため、電子蓄積層に自由電子は存在しない。次にゲート
電圧をプラス側に増加させたとき、フェルミレベルはＥ
f(2)に達してＥc と交わる。この時のゲート電圧をしき
い値として、以後さらにゲート電圧をプラス側に増加さ
せた場合、例えばフェルミレベルがＥf(3)のときには、
Ｅc のＥf(3)より下側（電子エネルギーの低い側）に自
由電子が蓄積され、この自由電子が伝導に寄与する。ゲ
ート電圧をプラス側に増加させるにつれて蓄積される自
由電子の数は増えるが、その増加の仕方はｉ−ＧａＡｓ
層界面のＥc の形（“レ”の字形）によって決定され
る。このような電子蓄積量のゲート電圧に対する非線形
性により、ドレイン電流Ｉｄｓは非線形性を示す。
【０００７】図５のＨＥＭＴのｇｍ−Ｖｇｓ特性を図７
に示す。ゲート・ソース間電圧Ｖｇｓに対して、ドレイ
ン電流Ｉｄｓの１次微分である相互コンダクタンスｇｍ
が平坦になる領域はない。
に示す。ゲート・ソース間電圧Ｖｇｓに対して、ドレイ
ン電流Ｉｄｓの１次微分である相互コンダクタンスｇｍ
が平坦になる領域はない。
【０００８】さて、前記高周波受信装置において狭帯域
伝送時に問題となる３次歪については、チャネルのスト
ライプ化によるドレインコンダクタンスの低減が検討さ
れている。しかしながら、広帯域伝送時に問題となるゲ
ート・ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄｓ
の非線形性に起因した２次歪に関しては、上記のとおり
ほとんど対策がなされていないのが現状である。
伝送時に問題となる３次歪については、チャネルのスト
ライプ化によるドレインコンダクタンスの低減が検討さ
れている。しかしながら、広帯域伝送時に問題となるゲ
ート・ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄｓ
の非線形性に起因した２次歪に関しては、上記のとおり
ほとんど対策がなされていないのが現状である。
【０００９】本発明の目的は、ＭＥＳＦＥＴのゲート・
ソース間電圧に対するドレイン電流の非線形性を改善
し、以て高周波増幅器としての優れた低歪特性を実現す
ることにある。
ソース間電圧に対するドレイン電流の非線形性を改善
し、以て高周波増幅器としての優れた低歪特性を実現す
ることにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、半導体基体の表面と各々オーム性接
触をなすようにソース電極及びドレイン電極が形成され
かつ該両電極の間において前記半導体基体の表面とショ
ットキ接触をなすようにゲート電極が形成されたショッ
トキ形電界効果トランジスタにおいて、前記半導体基体
の表面は、ｎ型不純物がドーピングされたＩｎＧａＡｓ
からなる伝導層を、各々ｎ型不純物がドーピングされた
ＡｌＧａＡｓからなる２つのバリア層で挟んだ構造を有
することとした。
めに、本発明では、半導体基体の表面と各々オーム性接
触をなすようにソース電極及びドレイン電極が形成され
かつ該両電極の間において前記半導体基体の表面とショ
ットキ接触をなすようにゲート電極が形成されたショッ
トキ形電界効果トランジスタにおいて、前記半導体基体
の表面は、ｎ型不純物がドーピングされたＩｎＧａＡｓ
からなる伝導層を、各々ｎ型不純物がドーピングされた
ＡｌＧａＡｓからなる２つのバリア層で挟んだ構造を有
することとした。
【００１１】
【作用】本発明によれば、ｎ−ＩｎＧａＡｓからなる伝
導層とｎ−ＡｌＧａＡｓからなる両バリア層との各ヘテ
ロ界面でのバンド不連続により、伝導に寄与する電子が
伝導層中に蓄積される。この電子の量はゲート電圧を変
化させることにより制御でき、ｎ−ＩｎＧａＡｓ伝導層
の伝導帯Ｅc の形（“Ｕ”字形）により、ゲート電圧に
従って線形に変化する。ある範囲のゲート・ソース間電
圧Ｖｇｓに対して相互コンダクタンスｇｍが一定値を示
すのである。
導層とｎ−ＡｌＧａＡｓからなる両バリア層との各ヘテ
ロ界面でのバンド不連続により、伝導に寄与する電子が
伝導層中に蓄積される。この電子の量はゲート電圧を変
化させることにより制御でき、ｎ−ＩｎＧａＡｓ伝導層
の伝導帯Ｅc の形（“Ｕ”字形）により、ゲート電圧に
従って線形に変化する。ある範囲のゲート・ソース間電
圧Ｖｇｓに対して相互コンダクタンスｇｍが一定値を示
すのである。
【００１２】
【実施例】図１に本発明の実施例に係るＭＥＳＦＥＴの
断面図を示す。図１において、１０１はＧａＡｓ基板、
１０２はｉ−ＧａＡｓ層、１１０は第１のｎ−ＡｌＧａ
Ａｓ層、１１１はｎ−ＩｎＧａＡｓ層、１１２は第２の
ｎ−ＡｌＧａＡｓ層、２０１はショットキ・ゲート電極
（以下、単にゲート電極という。）、２０２はソース・
オーミック電極、２０３はドレイン・オーミック電極で
ある。各層の厚さは、ｉ−ＧａＡｓ層１０２が５００ｎ
ｍ、第１のｎ−ＡｌＧａＡｓ層１１０が１０ｎｍ、ｎ−
ＩｎＧａＡｓ層１１１が１０ｎｍ、第２のｎ−ＡｌＧａ
Ａｓ層１１２が５０ｎｍである。チャネルを構成する３
層１１０〜１１２のドーピング量は、第１のｎ−ＡｌＧ
ａＡｓ層１１０が７×１０17ｃｍ-3、ｎ−ＩｎＧａＡｓ
層１１１が７×１０17ｃｍ-3、第２のｎ−ＡｌＧａＡｓ
層１１２が１×１０18ｃｍ-3である。
断面図を示す。図１において、１０１はＧａＡｓ基板、
１０２はｉ−ＧａＡｓ層、１１０は第１のｎ−ＡｌＧａ
Ａｓ層、１１１はｎ−ＩｎＧａＡｓ層、１１２は第２の
ｎ−ＡｌＧａＡｓ層、２０１はショットキ・ゲート電極
（以下、単にゲート電極という。）、２０２はソース・
オーミック電極、２０３はドレイン・オーミック電極で
ある。各層の厚さは、ｉ−ＧａＡｓ層１０２が５００ｎ
ｍ、第１のｎ−ＡｌＧａＡｓ層１１０が１０ｎｍ、ｎ−
ＩｎＧａＡｓ層１１１が１０ｎｍ、第２のｎ−ＡｌＧａ
Ａｓ層１１２が５０ｎｍである。チャネルを構成する３
層１１０〜１１２のドーピング量は、第１のｎ−ＡｌＧ
ａＡｓ層１１０が７×１０17ｃｍ-3、ｎ−ＩｎＧａＡｓ
層１１１が７×１０17ｃｍ-3、第２のｎ−ＡｌＧａＡｓ
層１１２が１×１０18ｃｍ-3である。
【００１３】図２（ａ）に図１のＭＥＳＦＥＴのゲート
電極下に形成されるチャネルのエネルギーバンド図を、
図２（ｂ）に同図（ａ）の円で囲んだ部分の拡大図をそ
れぞれ示す。図２（ａ）において、Ｅc は伝導帯、Ｅf
はフェルミレベル、Ｅv は充満帯であり、ゲート金属側
の“−”の印は界面準位を、ｎ−ＡｌＧａＡｓ層中の
“＋”の印は空間電荷をそれぞれ表わす。
電極下に形成されるチャネルのエネルギーバンド図を、
図２（ｂ）に同図（ａ）の円で囲んだ部分の拡大図をそ
れぞれ示す。図２（ａ）において、Ｅc は伝導帯、Ｅf
はフェルミレベル、Ｅv は充満帯であり、ゲート金属側
の“−”の印は界面準位を、ｎ−ＡｌＧａＡｓ層中の
“＋”の印は空間電荷をそれぞれ表わす。
【００１４】以上のように構成された２つのヘテロ接合
をチャネル中に備えた本実施例のダブルヘテロＭＥＳＦ
ＥＴの動作を、ゲート電極下の部分を中心に説明する。
をチャネル中に備えた本実施例のダブルヘテロＭＥＳＦ
ＥＴの動作を、ゲート電極下の部分を中心に説明する。
【００１５】図１のＭＥＳＦＥＴのゲート電極下では、
伝導に寄与する電子はｎ−ＩｎＧａＡｓ層１１１に蓄積
され、電子蓄積層を形成する。この電子の量は、ゲート
電圧を変化させることにより制御でき、しかもゲート電
圧に従って線形に変化する。すなわち、図２（ｂ）にお
いて、フェルミレベルがＥf(1)のとき、Ｅc はＥf(1)よ
り完全に上側（電子エネルギーの高い側）にあるため、
電子蓄積層に自由電子は存在しない。次にゲート電圧を
プラス側に増加させたとき、フェルミレベルはＥf(2)に
達してＥc と交わる。この時のゲート電圧をしきい値と
して、以後さらにゲート電圧をプラス側に増加させてゆ
くと、フェルミレベルがＥf(3)までは非線形に増加する
が、それ以降は線形に増加する。例えばフェルミレベル
がＥf(4)のときには、Ｅc のＥf(4)より下側（電子エネ
ルギーの低い側）に自由電子が蓄積され、この自由電子
が伝導に寄与する。このようにゲート電圧をプラス側に
増加させるにつれて蓄積される自由電子の数は増える
が、その増加の仕方は前記従来のＨＥＭＴとは異なりフ
ェルミレベルの位置だけで決まるため、ゲート電圧に対
して線形となる。
伝導に寄与する電子はｎ−ＩｎＧａＡｓ層１１１に蓄積
され、電子蓄積層を形成する。この電子の量は、ゲート
電圧を変化させることにより制御でき、しかもゲート電
圧に従って線形に変化する。すなわち、図２（ｂ）にお
いて、フェルミレベルがＥf(1)のとき、Ｅc はＥf(1)よ
り完全に上側（電子エネルギーの高い側）にあるため、
電子蓄積層に自由電子は存在しない。次にゲート電圧を
プラス側に増加させたとき、フェルミレベルはＥf(2)に
達してＥc と交わる。この時のゲート電圧をしきい値と
して、以後さらにゲート電圧をプラス側に増加させてゆ
くと、フェルミレベルがＥf(3)までは非線形に増加する
が、それ以降は線形に増加する。例えばフェルミレベル
がＥf(4)のときには、Ｅc のＥf(4)より下側（電子エネ
ルギーの低い側）に自由電子が蓄積され、この自由電子
が伝導に寄与する。このようにゲート電圧をプラス側に
増加させるにつれて蓄積される自由電子の数は増える
が、その増加の仕方は前記従来のＨＥＭＴとは異なりフ
ェルミレベルの位置だけで決まるため、ゲート電圧に対
して線形となる。
【００１６】図３に本発明の実施例に係るＭＥＳＦＥＴ
のｇｍ−Ｖｇｓ特性を示す。同図より分かるように、本
実施例のＭＥＳＦＥＴでは、ゲート・ソース間電圧Ｖｇ
ｓが−０. ４Ｖから＋０. ３Ｖの範囲で相互コンダクタ
ンスｇｍが平坦であり、ドレイン電流Ｉｄｓが線形とな
る。
のｇｍ−Ｖｇｓ特性を示す。同図より分かるように、本
実施例のＭＥＳＦＥＴでは、ゲート・ソース間電圧Ｖｇ
ｓが−０. ４Ｖから＋０. ３Ｖの範囲で相互コンダクタ
ンスｇｍが平坦であり、ドレイン電流Ｉｄｓが線形とな
る。
【００１７】また、本発明の実施例に係るＭＥＳＦＥＴ
と従来のＨＥＭＴとの２次歪特性の比較を図４に示す。
図４において、横軸は入力電力（Ｐin）を、縦軸は出力
電力（Ｐout ）及び２次相互変調積（ＩＭ2 ）を各々表
わす。本実施例によれば、２次歪の目安である２次イン
ターセプトポイント（ＩＰ2 ）において従来より約３４
ｄＢ優れていることが分かる。
と従来のＨＥＭＴとの２次歪特性の比較を図４に示す。
図４において、横軸は入力電力（Ｐin）を、縦軸は出力
電力（Ｐout ）及び２次相互変調積（ＩＭ2 ）を各々表
わす。本実施例によれば、２次歪の目安である２次イン
ターセプトポイント（ＩＰ2 ）において従来より約３４
ｄＢ優れていることが分かる。
【００１８】なお、以上に説明したＭＥＳＦＥＴではＧ
ａＡｓ基板を用いていたが、ＩｎＰ基板を用いることも
可能である。
ａＡｓ基板を用いていたが、ＩｎＰ基板を用いることも
可能である。
【００１９】
【発明の効果】以上説明してきたとおり本発明によれ
ば、ソース電極、ドレイン電極及びゲート電極が形成さ
れる半導体基体の表面構造として、ｎ−ＩｎＧａＡｓ層
を２つのｎ−ＡｌＧａＡｓ層で挟んだ構造を採用したの
で、ｎ−ＩｎＧａＡｓ層中の自由電子の数をゲート電圧
に対して線形に変化させることができる。これにより、
ＭＥＳＦＥＴのゲート・ソース間電圧に対するドレイン
電流の非線形性が改善され、優れた低歪特性を有する高
周波増幅器を実現することができる。
ば、ソース電極、ドレイン電極及びゲート電極が形成さ
れる半導体基体の表面構造として、ｎ−ＩｎＧａＡｓ層
を２つのｎ−ＡｌＧａＡｓ層で挟んだ構造を採用したの
で、ｎ−ＩｎＧａＡｓ層中の自由電子の数をゲート電圧
に対して線形に変化させることができる。これにより、
ＭＥＳＦＥＴのゲート・ソース間電圧に対するドレイン
電流の非線形性が改善され、優れた低歪特性を有する高
周波増幅器を実現することができる。
【図１】本発明の実施例に係るＭＥＳＦＥＴの断面図で
ある。
ある。
【図２】図１のＭＥＳＦＥＴのゲート電極下のエネルギ
ーバンド図であって、（ａ）は全体図、（ｂ）は同図
（ａ）の円内の拡大図である。
ーバンド図であって、（ａ）は全体図、（ｂ）は同図
（ａ）の円内の拡大図である。
【図３】図１のＭＥＳＦＥＴのゲート・ソース間電圧Ｖ
ｇｓと相互コンダクタンスｇｍとの関係を示す特性図で
ある。
ｇｓと相互コンダクタンスｇｍとの関係を示す特性図で
ある。
【図４】図１のＭＥＳＦＥＴと従来のＨＥＭＴとの２次
歪特性の比較を示す特性図である。
歪特性の比較を示す特性図である。
【図５】従来のＨＥＭＴの断面図である。
【図６】図５のＨＥＭＴのゲート電極下のエネルギーバ
ンド図であって、（ａ）は全体図、（ｂ）は同図（ａ）
の円内の拡大図である。
ンド図であって、（ａ）は全体図、（ｂ）は同図（ａ）
の円内の拡大図である。
【図７】図５のＨＥＭＴのゲート・ソース間電圧Ｖｇｓ
と相互コンダクタンスｇｍとの関係を示す特性図であ
る。
と相互コンダクタンスｇｍとの関係を示す特性図であ
る。
１０１ ＧａＡｓ基板 １０２ ｉ−ＧａＡｓ層 １１０ 第１のｎ−ＡｌＧａＡｓ層（バリア層） １１１ ｎ−ＩｎＧａＡｓ層（伝導層） １１２ 第２のｎ−ＡｌＧａＡｓ層（バリア層） １２０ ｎ−ＡｌＧａＡｓ層 ２０１ ショットキ・ゲート電極 ２０２ ソース・オーミック電極 ２０３ ドレイン・オーミック電極 ３０１ ２次元電子ガス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八木田 秀樹 神奈川県横浜市港北区綱島東４丁目３番１ 号 松下通信工業株式会社内
Claims (1)
- 【請求項１】 半導体基体の表面と各々オーム性接触を
なすようにソース電極及びドレイン電極が形成され、か
つ該両電極の間において前記半導体基体の表面とショッ
トキ接触をなすようにゲート電極が形成されたショット
キ形電界効果トランジスタであって、 前記半導体基体の表面は、ｎ型不純物がドーピングされ
たＩｎＧａＡｓからなる伝導層を、各々ｎ型不純物がド
ーピングされたＡｌＧａＡｓからなる２つのバリア層で
挟んだ構造を有することを特徴とするショットキ形電界
効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17776893A JPH0697204A (ja) | 1992-07-24 | 1993-07-19 | ショットキ形電界効果トランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19735692 | 1992-07-24 | ||
| JP4-197356 | 1992-07-24 | ||
| JP17776893A JPH0697204A (ja) | 1992-07-24 | 1993-07-19 | ショットキ形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697204A true JPH0697204A (ja) | 1994-04-08 |
Family
ID=26498194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17776893A Pending JPH0697204A (ja) | 1992-07-24 | 1993-07-19 | ショットキ形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437725B2 (en) | 2013-11-13 | 2016-09-06 | Sumitomo Electric Industries, Ltd. | Semiconductor device and semiconductor substrate |
-
1993
- 1993-07-19 JP JP17776893A patent/JPH0697204A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437725B2 (en) | 2013-11-13 | 2016-09-06 | Sumitomo Electric Industries, Ltd. | Semiconductor device and semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| EP0514079B1 (en) | High electron mobility transistor and method of manufacture | |
| US5023674A (en) | Field effect transistor | |
| EP0469136B1 (en) | High electron mobility transistor | |
| US6706574B2 (en) | Field effect transistor and method for making the same | |
| JP2924239B2 (ja) | 電界効果トランジスタ | |
| EP0482726A2 (en) | Heterojunction field-effect transistor | |
| US5087950A (en) | Schottky barrier junction gate field effect transistor | |
| US5650642A (en) | Field effect semiconductor device | |
| US5453631A (en) | Field effect transistor having a multi-layer channel | |
| JPH0697204A (ja) | ショットキ形電界効果トランジスタ | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| Pao et al. | Impact of surface layer on In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As/InP high electron mobility transistors | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| US6184546B1 (en) | High barrier gate and tri-step doped channel field-effect transistor | |
| US5801405A (en) | Field effect transistor | |
| US6946691B2 (en) | Field effect transistor | |
| JP3010919B2 (ja) | 電界効果型化合物半導体装置 | |
| JP2003258003A (ja) | 半導体装置及びその製造方法 | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JP3335245B2 (ja) | ショットキ接合型電界効果トランジスタ | |
| JPH0714850A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2669327B2 (ja) | 電界効果トランジスタ | |
| Kuang et al. | Submicron‐gate In0. 52Al0. 48As/In0. 53Ga0. 47As/In0. 52Al0. 48As heterojunction metal‐semiconductor field‐effect transistors grown by molecular beam epitaxy | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |