JPH0714850A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH0714850A JPH0714850A JP5143442A JP14344293A JPH0714850A JP H0714850 A JPH0714850 A JP H0714850A JP 5143442 A JP5143442 A JP 5143442A JP 14344293 A JP14344293 A JP 14344293A JP H0714850 A JPH0714850 A JP H0714850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- gate voltage
- undoped
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 43
- 239000000203 mixture Substances 0.000 claims abstract description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 11
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 相互コンダクタンスがゲート電圧に対してほ
ぼ一定となる特性を実現した歪特性の良好なヘテロ接合
電界効果トランジスタを提供する。 【構成】 ＩｎyＧａ1ーyＡｓ薄層６とその上に形成した
ＧａＡｓ薄層７を活性層とする。活性層を、一部にＳｉ
を添加したＡｌＧａＡｓ層４,９によって挟んだ構造と
することで相互コンダクタンスがゲート電圧に対してほ
ぼ一定となる特性を実現した歪特性の良好なヘテロ接合
電界効果トランジスタを実現する。
ぼ一定となる特性を実現した歪特性の良好なヘテロ接合
電界効果トランジスタを提供する。 【構成】 ＩｎyＧａ1ーyＡｓ薄層６とその上に形成した
ＧａＡｓ薄層７を活性層とする。活性層を、一部にＳｉ
を添加したＡｌＧａＡｓ層４,９によって挟んだ構造と
することで相互コンダクタンスがゲート電圧に対してほ
ぼ一定となる特性を実現した歪特性の良好なヘテロ接合
電界効果トランジスタを実現する。
Description
【０００１】
【産業上の利用分野】本発明は半導体ヘテロ接合を有す
る電界効果トランジスタに関するものである。
る電界効果トランジスタに関するものである。
【０００２】
【従来の技術】近年、光通信やケーブルテレビジョン
（ＣＡＴＶ）の分野では非常にチャンネル数の多い放送
や映像通信が行われるようになってきた。このような通
信の多チャンネル化に伴って、高周波の送信及び受信に
用いられる増幅器の歪特性の向上が強く望まれている。
従来、高周波の増幅器によく用いられている半導体素子
として、ＧａＡｓ等の化合物半導体によるショットキー
型電界効果トランジスタ（ＭＥＳＦＥＴ）やその一形態
である高電子移動度トランジスタ（ＨＥＭＴ）がある。
しかしながら、これらの半導体素子ではこれまで十分良
好な歪特性は得られていない。その理由は、これらの半
導体素子では、ドレイン電流がゲート電圧（Ｖｇｓ）あ
るいはドレイン電圧（Ｖｄｓ）の変化に対して非線形に
変化するのが通例であるためである。特にＨＥＭＴでは
相互コンダクタンスのゲート電圧に対する依存性が大き
い、高い相互コンダクタンスの得られるゲート電圧の範
囲が狭い、特定のゲート電圧に対して極大値を示すなど
の理由で歪特性はＭＥＳＦＥＴに比べて必ずしも良くな
い。ＡｌＧａＡｓ／ＧａＡｓの単一ヘテロ接合による従
来のＨＥＭＴの上記問題点をある程度解決する方法とし
て、図３に示すダブルヘテロ接合構造を用いたヘテロ接
合ＦＥＴがある。この構造は、ＧａＡｓ量子井戸層１０
６を２つのｎ型ＡｌＧａＡｓ層１０４で挟んだものであ
り、ＧａＡｓ量子井戸層１０６には両側のｎ型ＡｌＧａ
Ａｓ層１０４および１０８より電子が供給されるためＧ
ａＡｓ量子井戸層１０６に溜まる電子濃度を従来の単一
ヘテロ接合の構造に比べ、およそ２倍に高められる。ま
た電子の空間的な広がりをＧａＡｓ量子井戸層の厚さを
変えることにより調整できるので、適切な層厚を設定す
れば図２の曲線（ｄ）に示すような相互コンダクタンス
とゲート電圧の関係を得ることが可能であり、広いゲー
ト電圧の範囲で相互コンダクタンスを高く維持できる。
２次および３次の歪特性は動作点近傍での相互コンダク
タンスの変化が小さければ小さい程良くなる。このこと
から、ダブルヘテロ構造の方が動作点を相互コンダクタ
ンスの最大値付近に取った時単一ヘテロ構造の場合より
歪特性が向上することが分かる。
（ＣＡＴＶ）の分野では非常にチャンネル数の多い放送
や映像通信が行われるようになってきた。このような通
信の多チャンネル化に伴って、高周波の送信及び受信に
用いられる増幅器の歪特性の向上が強く望まれている。
従来、高周波の増幅器によく用いられている半導体素子
として、ＧａＡｓ等の化合物半導体によるショットキー
型電界効果トランジスタ（ＭＥＳＦＥＴ）やその一形態
である高電子移動度トランジスタ（ＨＥＭＴ）がある。
しかしながら、これらの半導体素子ではこれまで十分良
好な歪特性は得られていない。その理由は、これらの半
導体素子では、ドレイン電流がゲート電圧（Ｖｇｓ）あ
るいはドレイン電圧（Ｖｄｓ）の変化に対して非線形に
変化するのが通例であるためである。特にＨＥＭＴでは
相互コンダクタンスのゲート電圧に対する依存性が大き
い、高い相互コンダクタンスの得られるゲート電圧の範
囲が狭い、特定のゲート電圧に対して極大値を示すなど
の理由で歪特性はＭＥＳＦＥＴに比べて必ずしも良くな
い。ＡｌＧａＡｓ／ＧａＡｓの単一ヘテロ接合による従
来のＨＥＭＴの上記問題点をある程度解決する方法とし
て、図３に示すダブルヘテロ接合構造を用いたヘテロ接
合ＦＥＴがある。この構造は、ＧａＡｓ量子井戸層１０
６を２つのｎ型ＡｌＧａＡｓ層１０４で挟んだものであ
り、ＧａＡｓ量子井戸層１０６には両側のｎ型ＡｌＧａ
Ａｓ層１０４および１０８より電子が供給されるためＧ
ａＡｓ量子井戸層１０６に溜まる電子濃度を従来の単一
ヘテロ接合の構造に比べ、およそ２倍に高められる。ま
た電子の空間的な広がりをＧａＡｓ量子井戸層の厚さを
変えることにより調整できるので、適切な層厚を設定す
れば図２の曲線（ｄ）に示すような相互コンダクタンス
とゲート電圧の関係を得ることが可能であり、広いゲー
ト電圧の範囲で相互コンダクタンスを高く維持できる。
２次および３次の歪特性は動作点近傍での相互コンダク
タンスの変化が小さければ小さい程良くなる。このこと
から、ダブルヘテロ構造の方が動作点を相互コンダクタ
ンスの最大値付近に取った時単一ヘテロ構造の場合より
歪特性が向上することが分かる。
【０００３】
【発明が解決しようとする課題】しかしながら、ダブル
ヘテロ構造にしても、高いゲート電圧（ゲート電圧が正
の方向）の領域での相互コンダクタンスの低下が大き
く、ゲートに入ってくる入力信号が大きくなると歪特性
が劣化するという問題がある。高いゲート電圧の領域で
の相互コンダクタンスの低下は、すでに述べたＨＥＭＴ
を含め変調ドープを行ったヘテロ接合ＦＥＴに一般に見
られるものである。ダブルヘテロ構造を例にとってこの
高いゲート電圧における相互コンダクタンスの低下につ
いて説明を加える。
ヘテロ構造にしても、高いゲート電圧（ゲート電圧が正
の方向）の領域での相互コンダクタンスの低下が大き
く、ゲートに入ってくる入力信号が大きくなると歪特性
が劣化するという問題がある。高いゲート電圧の領域で
の相互コンダクタンスの低下は、すでに述べたＨＥＭＴ
を含め変調ドープを行ったヘテロ接合ＦＥＴに一般に見
られるものである。ダブルヘテロ構造を例にとってこの
高いゲート電圧における相互コンダクタンスの低下につ
いて説明を加える。
【０００４】ゲート電圧を十分負の値から正の方に増加
させていくとＧａＡｓ量子井戸層に電子が溜まり、ゲー
ト電圧の増加分にほぼ比例して電子の濃度は上昇する。
しかしながら、ＧａＡｓ量子井戸に溜まり得る電子濃度
には上限があり、あるゲート電圧以上でＧａＡｓ量子井
戸の電子濃度は増加せず、表面側の電子供給層のｎ型Ａ
ｌＧａＡｓ層中で電子濃度が増加するようになる。ゲー
ト電極とこのＡｌＧａＡｓ中を走行する電子の距離はＧ
ａＡｓ量子井戸中の電子とゲート電極の距離より短く、
ＡｌＧａＡｓ中を電子が走行することで相互コンダクタ
ンスが大きくなるように思われるが、実際にはＡｌＧａ
Ａｓ中での電子の移動度あるいは速度はＧａＡｓ中の場
合に比べてかなり低いため、余程ゲート電圧を正の方向
に印加してＡｌＧａＡｓ中の電子濃度が支配的にならな
いかぎり相互コンダクタンスの増大に寄与しない。この
ような理由でゲート電圧の高い領域で相互コンダクタン
スが減少する。本発明は、このようなヘテロ接合ＦＥＴ
の相互コンダクタンスがゲート電圧の高い領域で低下す
ることを改善し、歪特性をより一層向上させようとする
ものである。
させていくとＧａＡｓ量子井戸層に電子が溜まり、ゲー
ト電圧の増加分にほぼ比例して電子の濃度は上昇する。
しかしながら、ＧａＡｓ量子井戸に溜まり得る電子濃度
には上限があり、あるゲート電圧以上でＧａＡｓ量子井
戸の電子濃度は増加せず、表面側の電子供給層のｎ型Ａ
ｌＧａＡｓ層中で電子濃度が増加するようになる。ゲー
ト電極とこのＡｌＧａＡｓ中を走行する電子の距離はＧ
ａＡｓ量子井戸中の電子とゲート電極の距離より短く、
ＡｌＧａＡｓ中を電子が走行することで相互コンダクタ
ンスが大きくなるように思われるが、実際にはＡｌＧａ
Ａｓ中での電子の移動度あるいは速度はＧａＡｓ中の場
合に比べてかなり低いため、余程ゲート電圧を正の方向
に印加してＡｌＧａＡｓ中の電子濃度が支配的にならな
いかぎり相互コンダクタンスの増大に寄与しない。この
ような理由でゲート電圧の高い領域で相互コンダクタン
スが減少する。本発明は、このようなヘテロ接合ＦＥＴ
の相互コンダクタンスがゲート電圧の高い領域で低下す
ることを改善し、歪特性をより一層向上させようとする
ものである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めには、ダブルヘテロ構造のＧａＡｓ量子井戸層に溜得
る濃度以上の電子を誘起するゲート電圧を印加した場合
に、ＧａＡｓ量子井戸以外の基板の表面側に溜まる電子
による導電率を高めるようにすればよいと考えられる。
しかしながら、基板の表面側に溜まる電子による導電率
が高すぎると今度は、ゲート電圧の高い領域での相互コ
ンダクタンスの上昇がいきすぎる。
めには、ダブルヘテロ構造のＧａＡｓ量子井戸層に溜得
る濃度以上の電子を誘起するゲート電圧を印加した場合
に、ＧａＡｓ量子井戸以外の基板の表面側に溜まる電子
による導電率を高めるようにすればよいと考えられる。
しかしながら、基板の表面側に溜まる電子による導電率
が高すぎると今度は、ゲート電圧の高い領域での相互コ
ンダクタンスの上昇がいきすぎる。
【０００６】このようなことを考慮して本発明では第一
の手段としてアンドープでかつＩｎＡｓ組成（ｙ）が１
０％から２５％のＩｎＧａＡｓ混晶薄層とその上に形成
したアンドープのＧａＡｓ薄層からなるヘテロ構造を主
たるチャンネル層とし、このチャンネル層をｎ型不純物
が部分的に添加されたＡｌＧａＡｓの二つの電子供給層
で挟んだ構造を有するヘテロ構造を用いる。
の手段としてアンドープでかつＩｎＡｓ組成（ｙ）が１
０％から２５％のＩｎＧａＡｓ混晶薄層とその上に形成
したアンドープのＧａＡｓ薄層からなるヘテロ構造を主
たるチャンネル層とし、このチャンネル層をｎ型不純物
が部分的に添加されたＡｌＧａＡｓの二つの電子供給層
で挟んだ構造を有するヘテロ構造を用いる。
【０００７】本発明の第２の手段は、上記二つのＡｌＧ
ａＡｓの電子供給層のうち、上記ＩｎＧａＡｓ薄層に接
するＡｌＧａＡｓ層に添加するｎ型不純物の添加濃度を
上記ＧａＡｓ薄層に接するＡｌＧａＡｓ層に添加するｎ
型不純物の添加濃度よりも高めることにより歪特性を向
上するものである。
ａＡｓの電子供給層のうち、上記ＩｎＧａＡｓ薄層に接
するＡｌＧａＡｓ層に添加するｎ型不純物の添加濃度を
上記ＧａＡｓ薄層に接するＡｌＧａＡｓ層に添加するｎ
型不純物の添加濃度よりも高めることにより歪特性を向
上するものである。
【０００８】本発明の第３の手段は、第２の手段に加え
てさらに上記二つのＡｌＧａＡｓの電子供給層のうち、
ＧａＡｓ薄層に接する側のＡｌＧａＡｓ層におけるＡｌ
Ａｓ組成（ｚ）をＩｎＧａＡｓ薄層に接する側のＡｌＧ
ａＡｓ層におけるＡｌＡｓ組成（ｘ）よりも小さくする
ものである。例えば、ｘ＝３０％，ｚ＝１５％という値
が設定される。
てさらに上記二つのＡｌＧａＡｓの電子供給層のうち、
ＧａＡｓ薄層に接する側のＡｌＧａＡｓ層におけるＡｌ
Ａｓ組成（ｚ）をＩｎＧａＡｓ薄層に接する側のＡｌＧ
ａＡｓ層におけるＡｌＡｓ組成（ｘ）よりも小さくする
ものである。例えば、ｘ＝３０％，ｚ＝１５％という値
が設定される。
【０００９】
【作用】本発明の第１の手段であるチャンネル層をＩｎ
ＧａＡｓとその上に形成したＧａＡｓ層とすることによ
り、ＩｎＧａＡｓ層の量子井戸に対する飽和電子濃度を
越える電子濃度を誘起するゲート電圧を加えた時、電子
は隣接するＧａＡｓ層に溜まるが、このＧａＡｓ層もノ
ンドープ層であるので電子の移動度および速度は高く維
持され、相互コンダクタンスの低下が防止できる。また
ＧａＡｓ層のポテンシャルエネルギーの方がＩｎＧａＡ
ｓ層より適度に高いため、ＧａＡｓ層にはＩｎＧａＡｓ
層に溜まる電子濃度よりもかなり少ない濃度の電子が溜
まる事になるので、高いゲート電圧を印加しても相互コ
ンダクタンスが異常に高くなることはなくＦＥＴの歪特
性が向上する。しかし、この方法ではゲート電圧の高い
領域で相互コンダクタンスは多少高くなる傾向にあっ
た。
ＧａＡｓとその上に形成したＧａＡｓ層とすることによ
り、ＩｎＧａＡｓ層の量子井戸に対する飽和電子濃度を
越える電子濃度を誘起するゲート電圧を加えた時、電子
は隣接するＧａＡｓ層に溜まるが、このＧａＡｓ層もノ
ンドープ層であるので電子の移動度および速度は高く維
持され、相互コンダクタンスの低下が防止できる。また
ＧａＡｓ層のポテンシャルエネルギーの方がＩｎＧａＡ
ｓ層より適度に高いため、ＧａＡｓ層にはＩｎＧａＡｓ
層に溜まる電子濃度よりもかなり少ない濃度の電子が溜
まる事になるので、高いゲート電圧を印加しても相互コ
ンダクタンスが異常に高くなることはなくＦＥＴの歪特
性が向上する。しかし、この方法ではゲート電圧の高い
領域で相互コンダクタンスは多少高くなる傾向にあっ
た。
【００１０】本発明の第２および第３の手段は、第１の
手段によるＦＥＴの相互コンダクタンスのゲート電圧依
存性をさらに改善するものでチャンネル層のうちＧａＡ
ｓ層に溜まる電子濃度を減少させより広いゲート電圧の
範囲で、相互コンダクタンスをほぼ一定に保つことを可
能とするものである。第２の手段では、二つのＡｌＧａ
Ａｓの電子供給層のうち、表面側のＡｌＧａＡｓ電子供
給層のｎ型不純物の添加濃度を基板側のＡｌＧａＡｓ電
子供給層におけるｎ型不純物の添加濃度よりも低くする
ことによりチャンネルのＧａＡｓ層に溜まる電子の濃度
をより低くできる。第３の手段では第２の手段に加えて
さらに二つのＡｌＧａＡｓの電子供給層のうち、表面側
のＡｌＧａＡｓ層のＡｌＡｓ組成（ｚ）を基板側のＡｌ
ＧａＡｓ層におけるＡｌＡｓ組成（ｘ）よりも小さくす
ることによりチャンネルのＧａＡｓ層に溜まる電子の濃
度をより低くできる。
手段によるＦＥＴの相互コンダクタンスのゲート電圧依
存性をさらに改善するものでチャンネル層のうちＧａＡ
ｓ層に溜まる電子濃度を減少させより広いゲート電圧の
範囲で、相互コンダクタンスをほぼ一定に保つことを可
能とするものである。第２の手段では、二つのＡｌＧａ
Ａｓの電子供給層のうち、表面側のＡｌＧａＡｓ電子供
給層のｎ型不純物の添加濃度を基板側のＡｌＧａＡｓ電
子供給層におけるｎ型不純物の添加濃度よりも低くする
ことによりチャンネルのＧａＡｓ層に溜まる電子の濃度
をより低くできる。第３の手段では第２の手段に加えて
さらに二つのＡｌＧａＡｓの電子供給層のうち、表面側
のＡｌＧａＡｓ層のＡｌＡｓ組成（ｚ）を基板側のＡｌ
ＧａＡｓ層におけるＡｌＡｓ組成（ｘ）よりも小さくす
ることによりチャンネルのＧａＡｓ層に溜まる電子の濃
度をより低くできる。
【００１１】
【実施例】本発明の第１の実施例を図１に従って詳細に
述べる。図１は本発明のヘテロ接合ＦＥＴの断面構造図
である。図１において、１は半絶縁性ＧａＡｓ基板、２
は膜厚が約２００ｎｍのアンドープＧａＡｓバッファー
層、３は膜厚が約１００ｎｍでアンドープのＡｌxＧａ
1ーxＡｓ層、４は膜厚が５ｎｍから１０ｎｍ、Ｓｉ濃度
が２ｘ１０18／ｃｍ3のＡｌxＧａ1ーxＡｓ電子供給層、
５は膜厚が２ｎｍから５ｎｍのアンドープＡｌxＧａ1ーx
Ａｓ層、６は膜厚が１０ｎｍ程度のアンドープのＩｎy
Ｇａy-1Ａｓ層、７は膜厚が１５ｎｍ程度のアンドープ
のＧａＡｓ層、８は膜厚が２ｎｍから５ｎｍのアンドー
プのＡｌzＧａ1ーzＡｓ層、９は膜厚が３０ｎｍ程度でＳ
ｉ濃度が２ｘ１０18／ｃｍ3のＡｌzＧａ1ーzＡｓ電子供
給層、１０は高濃度にＳｉが添加されたｎ＋型のＧａＡ
ｓ層でゲート電極形成領域はエッチングで除去されてい
る。１１はソース電極、１２はドレイン電極、１３はゲ
ート電極である。ＡｌＧａＡｓ層におけるＡｌＡｓ組成
ｘおよびｚはｘ＝ｚの条件で０．２から０．３を用い、
ＩｎＧａＡｓ層のＩｎＡｓ組成ｙとしては良好な結晶成
長ができかつＧａＡｓとの伝導帯不連続値がある程度大
きくとれる０．１０から０．２５を用いることができる
が、実施例では０．２とした。
述べる。図１は本発明のヘテロ接合ＦＥＴの断面構造図
である。図１において、１は半絶縁性ＧａＡｓ基板、２
は膜厚が約２００ｎｍのアンドープＧａＡｓバッファー
層、３は膜厚が約１００ｎｍでアンドープのＡｌxＧａ
1ーxＡｓ層、４は膜厚が５ｎｍから１０ｎｍ、Ｓｉ濃度
が２ｘ１０18／ｃｍ3のＡｌxＧａ1ーxＡｓ電子供給層、
５は膜厚が２ｎｍから５ｎｍのアンドープＡｌxＧａ1ーx
Ａｓ層、６は膜厚が１０ｎｍ程度のアンドープのＩｎy
Ｇａy-1Ａｓ層、７は膜厚が１５ｎｍ程度のアンドープ
のＧａＡｓ層、８は膜厚が２ｎｍから５ｎｍのアンドー
プのＡｌzＧａ1ーzＡｓ層、９は膜厚が３０ｎｍ程度でＳ
ｉ濃度が２ｘ１０18／ｃｍ3のＡｌzＧａ1ーzＡｓ電子供
給層、１０は高濃度にＳｉが添加されたｎ＋型のＧａＡ
ｓ層でゲート電極形成領域はエッチングで除去されてい
る。１１はソース電極、１２はドレイン電極、１３はゲ
ート電極である。ＡｌＧａＡｓ層におけるＡｌＡｓ組成
ｘおよびｚはｘ＝ｚの条件で０．２から０．３を用い、
ＩｎＧａＡｓ層のＩｎＡｓ組成ｙとしては良好な結晶成
長ができかつＧａＡｓとの伝導帯不連続値がある程度大
きくとれる０．１０から０．２５を用いることができる
が、実施例では０．２とした。
【００１２】図２に図１で示したヘテロ接合ＦＥＴの相
互コンダクタンスのゲート電圧依存性（ｇｍ−Ｖｇｓ特
性）を従来例のダブルヘテロ接合ＦＥＴのものと比較し
て示す。図２の曲線（ａ）が本発明の第１の実施例のヘ
テロ接合ＦＥＴのｇｍ−Ｖｇｓ特性、曲線（ｄ）が従来
例のダブルヘテロ接合ＦＥＴの特性である。これより、
本発明のヘテロ接合ＦＥＴでは広いゲート電圧の範囲で
相互コンダクタンスが高く保たれており、従来例の場合
に見られるような高いゲート電圧の領域での相互コンダ
クタンスの著しい低下は見られないことが示された。従
って、本発明のヘテロ接合ＦＥＴは従来例で示したダブ
ルヘテロ接合ＦＥＴに比べてより良好な歪み特性を示し
２次、３次歪特性を測定したところ、それぞれ１０ｄＢ
以上の特性向上が確認できた。
互コンダクタンスのゲート電圧依存性（ｇｍ−Ｖｇｓ特
性）を従来例のダブルヘテロ接合ＦＥＴのものと比較し
て示す。図２の曲線（ａ）が本発明の第１の実施例のヘ
テロ接合ＦＥＴのｇｍ−Ｖｇｓ特性、曲線（ｄ）が従来
例のダブルヘテロ接合ＦＥＴの特性である。これより、
本発明のヘテロ接合ＦＥＴでは広いゲート電圧の範囲で
相互コンダクタンスが高く保たれており、従来例の場合
に見られるような高いゲート電圧の領域での相互コンダ
クタンスの著しい低下は見られないことが示された。従
って、本発明のヘテロ接合ＦＥＴは従来例で示したダブ
ルヘテロ接合ＦＥＴに比べてより良好な歪み特性を示し
２次、３次歪特性を測定したところ、それぞれ１０ｄＢ
以上の特性向上が確認できた。
【００１３】本発明の第２の実施例は、第１の実施例の
ヘテロ接合ＦＥＴの構造をさらに改良し歪特性を向上せ
しめるもので、図１のヘテロ接合ＦＥＴの断面構造にお
ける２つのｎ型ＡｌxＧａ1ーxＡｓ層電子供給層４および
９のうち、表面側のｎ型Ａｌ zＧａ1ーzＡｓ電子供給層９
に添加するＳｉ濃度（Ｎｄ２）を基板側の電子供給層９
中のＳｉ濃度（Ｎｄ１）よりも低くするものである。例
えば、Ｎｄ２をＮｄ１の約５０％と低くするものであ
る。実験ではＮｄ１＝２ｘ１０18／ｃｍ3、Ｎｄ２＝１
ｘ１０18／ｃｍ3と設定して他の構造上の変数は第１の
実施例と同一にしてヘテロ接合ＦＥＴを作製し、ｇｍ−
Ｖｇｓ特性を測定した。その結果を図２の曲線（ｂ）で
示す。本発明の第１の実施例のｇｍ−Ｖｇｓ曲線（ａ）
と同様に広いＶｇｓの範囲で高い相互コンダクタンスが
得られるが、注目すべき点は曲線（ｂ）においては、ゲ
ート電圧の高い領域での相互コンダクタンスの上昇が第
１の実施例よりも抑えらている。
ヘテロ接合ＦＥＴの構造をさらに改良し歪特性を向上せ
しめるもので、図１のヘテロ接合ＦＥＴの断面構造にお
ける２つのｎ型ＡｌxＧａ1ーxＡｓ層電子供給層４および
９のうち、表面側のｎ型Ａｌ zＧａ1ーzＡｓ電子供給層９
に添加するＳｉ濃度（Ｎｄ２）を基板側の電子供給層９
中のＳｉ濃度（Ｎｄ１）よりも低くするものである。例
えば、Ｎｄ２をＮｄ１の約５０％と低くするものであ
る。実験ではＮｄ１＝２ｘ１０18／ｃｍ3、Ｎｄ２＝１
ｘ１０18／ｃｍ3と設定して他の構造上の変数は第１の
実施例と同一にしてヘテロ接合ＦＥＴを作製し、ｇｍ−
Ｖｇｓ特性を測定した。その結果を図２の曲線（ｂ）で
示す。本発明の第１の実施例のｇｍ−Ｖｇｓ曲線（ａ）
と同様に広いＶｇｓの範囲で高い相互コンダクタンスが
得られるが、注目すべき点は曲線（ｂ）においては、ゲ
ート電圧の高い領域での相互コンダクタンスの上昇が第
１の実施例よりも抑えらている。
【００１４】本発明の第３の実施例は、第２の実施例に
さらに構造の条件を加えるもので図１のヘテロ接合ＦＥ
Ｔの断面構造におけるＡｌxＧａ1ーxＡｓ層３、４、５お
よびＡｌzＧａ1ーzＡｓ８、９、１０のうち、表面側のＡ
ｌzＧａ1ーzＡｓ層８、９、１０のＡｌＡｓ組成（ｚ）を
基板側のＡｌxＧａ1ーxＡｓ層３、４、５のＡｌＡｓ組成
（ｘ）よりも低くするものである。例えば、ｘ＝０．
３、ｚ＝０．１５と設定して他の構造上の変数は第１の
実施例と同一にしてヘテロ接合ＦＥＴを作製し、ｇｍ−
Ｖｇｓ特性を測定すると、図２の曲線（ｃ）のようにな
る。本発明の第１の実施例のｇｍ−Ｖｇｓ曲線（ａ）と
同様に広いＶｇｓの範囲で高い相互コンダクタンスが得
られ、高いゲート電圧の領域で曲線（ａ）と（ｂ）の間
に入っていることがわかる。
さらに構造の条件を加えるもので図１のヘテロ接合ＦＥ
Ｔの断面構造におけるＡｌxＧａ1ーxＡｓ層３、４、５お
よびＡｌzＧａ1ーzＡｓ８、９、１０のうち、表面側のＡ
ｌzＧａ1ーzＡｓ層８、９、１０のＡｌＡｓ組成（ｚ）を
基板側のＡｌxＧａ1ーxＡｓ層３、４、５のＡｌＡｓ組成
（ｘ）よりも低くするものである。例えば、ｘ＝０．
３、ｚ＝０．１５と設定して他の構造上の変数は第１の
実施例と同一にしてヘテロ接合ＦＥＴを作製し、ｇｍ−
Ｖｇｓ特性を測定すると、図２の曲線（ｃ）のようにな
る。本発明の第１の実施例のｇｍ−Ｖｇｓ曲線（ａ）と
同様に広いＶｇｓの範囲で高い相互コンダクタンスが得
られ、高いゲート電圧の領域で曲線（ａ）と（ｂ）の間
に入っていることがわかる。
【００１５】いずれの実施例も従来のダブルヘテロ接合
ＦＥＴに比べてより広いゲート電圧の範囲で相互コンダ
クタンスの変化が小さいｇｍ−Ｖｇｓ特性をうることが
でき、ヘテロ接合ＦＥＴの低歪化に有効である。
ＦＥＴに比べてより広いゲート電圧の範囲で相互コンダ
クタンスの変化が小さいｇｍ−Ｖｇｓ特性をうることが
でき、ヘテロ接合ＦＥＴの低歪化に有効である。
【００１６】なお本発明の第２および第３の実施例で述
べたようなチャンネルのＧａＡｓ層にたまる電子の量を
少なくすることは、ＧａＡｓ層７に接するアンドープの
Ａｌ zＧａ1ーzＡｓ層８の厚さ（ｔ2）をＩｎyＧａ1ーyＡ
ｓ層６に接するアンドープのＡｌxＧａ1-xＡｓ層の厚さ
（ｔ1）よりも厚くすることにより実現することができ
る。例えば、第１の実施例においてｔ1＝５ｎｍに対し
てｔ2＝１０ｎｍとするとよい。また本発明は電子がチ
ャンネルを流れるｎ型チャンネルのＦＥＴについて述べ
たが正孔がチャンネルを流れるｐ型チャンネルのＦＥＴ
にも適用できることは言うまでもない。
べたようなチャンネルのＧａＡｓ層にたまる電子の量を
少なくすることは、ＧａＡｓ層７に接するアンドープの
Ａｌ zＧａ1ーzＡｓ層８の厚さ（ｔ2）をＩｎyＧａ1ーyＡ
ｓ層６に接するアンドープのＡｌxＧａ1-xＡｓ層の厚さ
（ｔ1）よりも厚くすることにより実現することができ
る。例えば、第１の実施例においてｔ1＝５ｎｍに対し
てｔ2＝１０ｎｍとするとよい。また本発明は電子がチ
ャンネルを流れるｎ型チャンネルのＦＥＴについて述べ
たが正孔がチャンネルを流れるｐ型チャンネルのＦＥＴ
にも適用できることは言うまでもない。
【００１７】
【発明の効果】以上述べたように本発明によれば、従来
のダブルヘテロ接合ＦＥＴに比べてより広いゲート電圧
の範囲で相互コンダクタンスがほぼ一定となるｇｍ−Ｖ
ｇｓ特性をうることができ、歪特性に優れたヘテロ接合
ＦＥＴが実現でき、多チャンネル通信システムに用いら
れる増幅器の性能向上に大きく貢献できる。
のダブルヘテロ接合ＦＥＴに比べてより広いゲート電圧
の範囲で相互コンダクタンスがほぼ一定となるｇｍ−Ｖ
ｇｓ特性をうることができ、歪特性に優れたヘテロ接合
ＦＥＴが実現でき、多チャンネル通信システムに用いら
れる増幅器の性能向上に大きく貢献できる。
【図１】本発明の請求項１に記載のヘテロ接合電界効果
トランジスタの断面図
トランジスタの断面図
【図２】本発明のヘテロ接合電界効果トランジスタと従
来のダブルヘテロ接合電界効果トランジスタの相互コン
ダクタンスのゲート電圧依存性を示す図
来のダブルヘテロ接合電界効果トランジスタの相互コン
ダクタンスのゲート電圧依存性を示す図
【図３】従来のダブルヘテロ接合電界効果トランジスタ
の断面図
の断面図
１、１０１ 半絶縁性ＧａＡｓ基板 ２、１０２ アンドープＧａＡｓバッファ層 ３、１０３ アンドープＡｌxＧａ1-xＡｓ層 ４、１０４ ｎ型ＡｌxＧａ1-xＡｓ層 ５、１０５ アンドープＡｌxＧａ1-xＡｓ層 ６ アンドープＩｎyＧａ1ーyＡｓ層 ７、１０６ アンドープＧａＡｓ層 ８、１０７ アンドープＡｌzＧａ1-zＡｓ層 ９、１０８ ｎ型ＡｌzＧａ1-zＡｓ層 １０、１０９ ｎ+型ＧａＡｓ層 １１、１１０ ソース電極 １２、１１２ ゲート電極 １３、１１１ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 正戸 宏幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】半絶縁性ＧａＡｓ基板と、前記半絶縁性Ｇ
ａＡｓ基板上に形成され、アンドープでかつＩｎＡｓ組
成が１０％から２５％のＩｎＧａＡｓの薄層とアンドー
プのＧａＡｓ薄層が順次前記のＧａＡｓ基板側より形成
されたヘテロ構造を活性層とし、前記活性層がｎ型不純
物を添加されたＡｌＧａＡｓ層で挟まれた構造を少なく
とも有することを特徴とするヘテロ接合電界効果トラン
ジスタ。 - 【請求項２】表面側のＡｌＧａＡｓ層に添加されたｎ型
不純物濃度が半絶縁性ＧａＡｓ基板側のＡｌＧａＡｓ層
に添加されたｎ型不純物濃度よりも低いことを特徴とす
る請求項１に記載のヘテロ接合電界効果トランジスタ。 - 【請求項３】表面側のＡｌＧａＡｓ層のＡｌＡｓ組成お
よび添加されたｎ型不純物濃度が半絶縁性ＧａＡｓ基板
側のＡｌＧａＡｓ層のＡｌＡｓ組成およびｎ型不純物濃
度よりもそれぞれ低いことを特徴とする請求項１に記載
のヘテロ接合電界効果トランジスタ。 - 【請求項４】ＧａＡｓ薄層に接するアンドープのＡｌＧ
ａＡｓ層厚がＩｎＧａＡｓ薄層に接するアンドープのＡ
ｌＧａＡｓ層厚よりも厚いことを特徴とする請求項１に
記載のヘテロ接合電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143442A JPH0714850A (ja) | 1993-06-15 | 1993-06-15 | ヘテロ接合電界効果トランジスタ |
| US08/257,125 US5486705A (en) | 1993-06-15 | 1994-06-09 | Heterojunction field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143442A JPH0714850A (ja) | 1993-06-15 | 1993-06-15 | ヘテロ接合電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714850A true JPH0714850A (ja) | 1995-01-17 |
Family
ID=15338801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143442A Pending JPH0714850A (ja) | 1993-06-15 | 1993-06-15 | ヘテロ接合電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5486705A (ja) |
| JP (1) | JPH0714850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263196A (ja) * | 2009-04-06 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054719A (en) * | 1995-04-20 | 2000-04-25 | Damilerchrysler Ag | Composite structure of an electronic component |
| JP3429700B2 (ja) * | 1999-03-19 | 2003-07-22 | 富士通カンタムデバイス株式会社 | 高電子移動度トランジスタ |
| CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684957A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 高電子移動度電界効果半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714057B2 (ja) * | 1986-12-25 | 1995-02-15 | 松下電器産業株式会社 | 電界効果トランジスタ |
| JPH0682691B2 (ja) * | 1987-11-12 | 1994-10-19 | 松下電器産業株式会社 | 電界効果型トランジスタ |
| JP2811753B2 (ja) * | 1989-06-09 | 1998-10-15 | 日本電気株式会社 | 速度変調型電界効果トランジスタ |
| US5038187A (en) * | 1989-12-01 | 1991-08-06 | Hewlett-Packard Company | Pseudomorphic MODFET structure having improved linear power performance at microwave frequencies |
| JP2919581B2 (ja) * | 1990-08-31 | 1999-07-12 | 三洋電機株式会社 | 速度変調トランジスタ |
| US5175740A (en) * | 1991-07-24 | 1992-12-29 | Gte Laboratories Incorporated | Semiconductor laser and method of fabricating same |
| EP0530942B1 (en) * | 1991-09-06 | 1997-10-22 | Trw Inc. | Novel quantum well optoelectric switching device with stimulated emission |
| JPH05160515A (ja) * | 1991-12-04 | 1993-06-25 | Eastman Kodak Japan Kk | 量子井戸型レーザダイオード |
| US5253263A (en) * | 1992-03-12 | 1993-10-12 | Trw Inc. | High-power surface-emitting semiconductor injection laser with etched internal 45 degree and 90 degree micromirrors |
| JPH06333956A (ja) * | 1992-08-26 | 1994-12-02 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
-
1993
- 1993-06-15 JP JP5143442A patent/JPH0714850A/ja active Pending
-
1994
- 1994-06-09 US US08/257,125 patent/US5486705A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684957A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 高電子移動度電界効果半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263196A (ja) * | 2009-04-06 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
| US9117892B2 (en) | 2009-04-06 | 2015-08-25 | Sumitomo Chemical Company, Limited | Semiconductor wafer with improved current-voltage linearity |
Also Published As
| Publication number | Publication date |
|---|---|
| US5486705A (en) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1056168A (ja) | 電界効果トランジスタ | |
| US5404032A (en) | Field-effect semiconductor device | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP2924239B2 (ja) | 電界効果トランジスタ | |
| US5650642A (en) | Field effect semiconductor device | |
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0714850A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| US5780879A (en) | Field-effect transistor and method of manufacturing the same | |
| US5206528A (en) | Compound semiconductor field effect transistor having a gate insulator formed of insulative superlattice layer | |
| JPH0837292A (ja) | 電界効果型半導体装置 | |
| JPH0682691B2 (ja) | 電界効果型トランジスタ | |
| JPH06163599A (ja) | 化合物半導体ヘテロ接合電界効果トランジスタ | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JP3746303B2 (ja) | 電界効果トランジスタ | |
| JPH0992818A (ja) | 電界効果トランジスタ | |
| KR950006493B1 (ko) | 하이-로우 도핑 AlGaAs/GaAs HEMT 소자 | |
| JPH04369842A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH04333242A (ja) | 電界効果トランジスタ | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ |