JP2010263196A - 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス - Google Patents

半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス Download PDF

Info

Publication number
JP2010263196A
JP2010263196A JP2010086842A JP2010086842A JP2010263196A JP 2010263196 A JP2010263196 A JP 2010263196A JP 2010086842 A JP2010086842 A JP 2010086842A JP 2010086842 A JP2010086842 A JP 2010086842A JP 2010263196 A JP2010263196 A JP 2010263196A
Authority
JP
Japan
Prior art keywords
semiconductor
mobility
carrier
compound semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010086842A
Other languages
English (en)
Inventor
Tsuyoshi Nakano
強 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2010086842A priority Critical patent/JP2010263196A/ja
Publication of JP2010263196A publication Critical patent/JP2010263196A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電圧対電流特性の線形性が改善された高性能の化合物半導体エピタキシャル基板、その製造方法およびその判定方法を提供する。
【解決手段】２次元キャリアガスを生成する化合物半導体１１４と、当該化合物半導体１１４にキャリアを供給するキャリア供給半導体１２０と、当該化合物半導体１１４と当該キャリア供給半導体１２０との間に配置され、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体１１６とを備える半導体基板。
【選択図】図１

Description

本発明は、半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイスに関する。
特開平７−１４８５０号公報は、アンドープＧａＡｓ層とアンドープＩｎＧａＡｓ層とを活性層とし、一部にＳｉを添加したＡｌＧａＡｓ層によって活性層を挟んだ構造のヘテロ接合電界効果トランジスタを開示する。特開平１０−５６１６８号公報は、電界効果トランジスタの下部キャリア供給層とチャネル層との界面近傍の電子親和力の差が、チャネル層と上部キャリア供給層との界面近傍の電子親和力の差よりも大きい電界効果トランジスタを開示する。特開平１１−３５４７７６号公報は、半絶縁性ＧａＡｓ基板上に、ｎ型ＡｌＧａＡｓキャリア供給層、アンドープＡｌＧａＡｓスペーサー層、アンドープＧａＡｓチャネル層、アンドープＩｎＧａＡｓチャネル層、アンドープＧａＡｓスペーサー層、およびｎ型ＧａＡｓチャネル層を順に積層した結晶積層体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）素子を開示する。
特開２０００−１８３３３４号公報は、ＧａＡｓの半絶縁性基板上に、ＧａＡｓ、ＡｌＧａＡｓのバッファ層、ｎ型ＡｌＧａＡｓの下側電子供給層、ｉ型ＩｎＧａＡｓのチャネル層、ｎ型ＡｌＧａＡｓの上側電子供給層、ｉ型ＡｌＧａＡｓのショットキー層、ｎ型ＧａＡｓ等によるオーミックコンタクト層、ＷＳｉからなるゲート電極、ならびに、Ａｕ、Ｇｅ、またはＮｉからなるソース電極およびドレイン電極を有するヘテロ接合型電界効果トランジスタを開示する。当該トランジスタにおいて、上側電子供給層のＮｔ積はヘテロ結合界面の最大シートキャリア濃度の約１．４倍であり、下側電子供給層のＮｔ積は最大シートキャリア濃度の１．０倍〜２．０倍の範囲内である。
（特許文献１）特開平７−１４８５０号公報
（特許文献２）特開平１０−５６１６８号公報
（特許文献３）特開平１１−３５４７７６号公報
（特許文献４）特開２０００−１８３３３４号公報
上記の引用文献１から引用文献４に開示の発明により、ヘテロ接合電界効果トランジスタの歪特性が改善される。しかし、これらの発明においては、励起状態の電子が電圧対電流特性の線形性に悪影響を及ぼす因子の一つであることが考慮されていない。従って、当該発明を実施したヘテロ接合電界効果トランジスタの電圧対電流特性の線形性は低く、ヘテロ接合電界効果トランジスタが出力する電流波形には歪みが生じる。そこで、本発明は、より優れた歪み特性を有するトランジスタの製造に適した、優れた電圧対電流特性の線形性を有する半導体基板を提供することを目的とする。
本発明の第１の態様においては、２次元キャリアガスを生成する化合物半導体と、当該化合物半導体にキャリアを供給するキャリア供給半導体と、当該化合物半導体と当該キャリア供給半導体との間に配置され、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体とを備える半導体基板を提供する。移動度低減半導体の内部では、基底状態にあるキャリアの存在確率よりも励起状態にあるキャリアの存在確率の方が高い。励起状態は、例えば、キャリアが第１励起準位にある状態である。
当該化合物半導体上の異なる２点間に電圧が印加された場合に化合物半導体を流れる電流ｙを、電圧に対応し、−１．５［ｋＶ／ｃｍ］以上、＋１．５［ｋＶ／ｃｍ］以下の範囲内で変化する電界強度ｘを変数とする近似多項式ｙ＝ａｘ３＋ｂｘ２＋ｃｘで表した場合に、近似多項式における３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|が、０．０３７［（ｋＶ／ｃｍ）−２］未満である。移動度低減因子は、例えば不純物、結晶欠陥、低移動度材、またはバンド障壁材のいずれかである。
例えば、キャリアは電子であり、不純物はドナー不純物である。キャリアは正孔であり、不純物はアクセプタ不純物であってもよい。また、例えば、キャリア供給半導体は、Ｎ型ＡｌＧａＡｓであり、移動度低減半導体は、Ｐ型でないＧａＡｓであり、化合物半導体は、ＩｎＧａＡｓである。
移動度低減半導体は、例えば３．６×１０１８［ｃｍ−３］以下のドナー不純物を含むＮ型ＧａＡｓである。ドナー不純物は、例えばＳｉ、Ｓｅ、Ｇｅ、Ｓｎ、Ｔｅ、およびＳからなる群から選択された少なくとも一つの元素である。
本発明の第２の態様においては、２次元キャリアガスを生成する化合物半導体を形成する段階と、当該化合物半導体上に、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体を形成する段階と、当該移動度低減半導体上に、当該化合物半導体にキャリアを供給するキャリア供給半導体を形成する段階とを備える半導体基板の製造方法を提供する。
本発明の第３の態様においては、２次元キャリアガスを生成する組成を有する化合物半導体と、当該化合物半導体にキャリアを供給するキャリア供給半導体と、当該化合物半導体と当該キャリア供給半導体との間に配置され、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体とを含む半導体基板を準備する段階と、当該化合物半導体上に一対のオーミック電極を配置する段階と、一対のオーミック電極に電圧を印加し、印加する電圧に対応する電流値を測定する段階と、電圧に対応する電流値を、電圧に対応する電界強度の近似多項式に近似する段階と、近似多項式における３次項係数の１次項係数に対する比の絶対値が、予め定められた値より小さいか否かを判断する段階とを含む半導体基板の判定方法を提供する。当該判定方法においては、電界強度が−１．５［ｋＶ／ｃｍ］以上、＋１．５［ｋＶ／ｃｍ］以下の範囲内で変化する場合において、３次項係数の１次項係数に対する比の絶対値が０．０３７［（ｋＶ／ｃｍ）−２］未満の場合に、半導体基板を良品と判定してよい。
本発明の第４の態様においては、２次元キャリアガスを生成し、２次元キャリアガスが流れるチャネルを有する化合物半導体と、当該化合物半導体にキャリアを供給するキャリア供給半導体と、当該化合物半導体と当該キャリア供給半導体との間に配置され、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体と、チャネルを介して相互に結合する一対のオーミック電極と、一対のオーミック電極間のインピーダンスを制御する制御電極と、を備える電子デバイスを提供する。
なお、本明細書において、「Ａ上のＢ（Ｂ ｏｎ Ａ）」は「ＢがＡに接する場合」、および、「ＢとＡとの間に他の部材が存在する場合」の両方の場合を含む。
半導体基板１００の断面の一例を概略的に示す。 半導体基板におけるエネルギーバンドダイヤグラムの一例を示す。 半導体基板３００の断面の一例を示す。 半導体基板４００の断面の一例を示す。 半導体基板の判定方法の一例を表すフローチャートを示す。 評価用半導体基板の一例である。 電界強度−電流曲線を示す。 線形性指標に及ぼす移動度低減半導体の不純物濃度の影響を示す。 電子デバイス９００の断面の一例を示す。 電子デバイス９００の製造過程における断面例を示す。 電子デバイス９００の製造過程における断面例を示す。
図１は、半導体基板１００の断面の一例を概略的に示す。半導体基板１００は、ベース基板１０２、化合物半導体１１４、移動度低減半導体１１６、およびキャリア供給半導体１２０を備える。
ベース基板１０２は、半導体基板１００における他の構成要素を支持する基板である。ベース基板１０２は、例えば、Ｇｅ基板、ＧＯＩ（ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、または、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＮ、およびＡｌＧａＮ等の３−５族半導体基板である。ベース基板１０２は、Ｓｉ基板、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、サファイア基板、ガラス基板、またはＰＥＴフィルム等の樹脂基板であってもよい。ベース基板１０２は、バッファ層を含んでもよい。ベース基板１０２は、例えばウェハ状の形状を有する。
化合物半導体１１４は、２次元キャリアガスを生成する。２次元キャリアガスとは、伝導電子または正孔の何れかであるキャリアの集まりであって、当該キャリアが２次元方向には自由に運動できるが、当該２次元方向と垂直な方向には量子効果が表れる程度に束縛されているものをいう。量子効果は、キャリアのエネルギー準位が離散的な準位になる現象である。化合物半導体１１４は、例えばＩｎＧａＡｓ、ＧａＡｓ、またはＩｎＧａＰ等の３−５族化合物半導体である。化合物半導体１１４は、ＧａＮなどのようにピエゾ効果を有する化合物半導体であってもよい。
移動度低減半導体１１６は、化合物半導体１１４とキャリア供給半導体１２０との間に配置されている。移動度低減半導体１１６は、キャリアの移動を抑制する移動度低減因子を有する。移動度低減半導体１１６が移動度低減因子を有するので、移動度低減半導体１１６におけるキャリアの移動度は、化合物半導体１１４におけるキャリアの移動度よりも小さい。
ここで、本発明者による実験から、化合物半導体１１４の内部では、基底状態にあるキャリアの存在確率が、励起状態にあるキャリアの存在確率よりも高いことが確認された。これに対して、化合物半導体１１４に接する半導体においては、基底状態にあるキャリアの存在確率よりも励起状態にあるキャリアの存在確率の方が高いことも確認された。ここで、励起状態とは、キャリアが基底状態より高いエネルギー準位にある状態である。
励起状態にあるキャリアは、トランジスタの電圧対電流特性に歪みを発生させる要因の一つである。例えば、半導体基板１００が、ゲート電圧によりソースおよびドレイン間のチャネルを流れる電流を制御するトランジスタに用いられた場合には、励起状態にあるキャリアがチャネルに含まれていると、ゲート電圧に対するソース−ドレイン間電流の線形性が低下する。
そこで、励起状態の電子の存在確率が高い、化合物半導体１１４に接する半導体に、キャリアの移動度を低減させる移動度低減半導体１１６を設けることにより、電圧対電流特性の線形性を悪化させる要因となる励起状態のキャリアの移動度を低減させることができる。その結果、半導体基板１００がトランジスタ等の電子素子に用いられた場合に、電子素子の電圧対電流特性の線形性が向上する。
移動度低減半導体１１６が含む移動度低減因子は、例えば、不純物、結晶欠陥、低移動度材、およびバンド障壁材である。キャリアが電子である場合には、ドナー不純物が移動度低減因子として機能する。また、キャリアが正孔である場合には、アクセプタ不純物が移動度低減因子として機能する。バンド障壁材は、例えば、化合物半導体１１４に比べてバンドギャップが大きな半導体である。
化合物半導体１１４がＮ型２次元キャリアガスを生成するＩｎＧａＡｓである場合には、移動度低減半導体１１６は、例えばＰ型でないＧａＡｓである。移動度低減半導体１１６は、３．６×１０１８［ｃｍ−３］以下、好ましくは３．０×１０１８［ｃｍ−３］以下、より好ましくは１．０×１０１８［ｃｍ−３］以下、さらに好ましくは０．５×１０１８［ｃｍ−３］以下のドナー不純物を含むＮ型ＧａＡｓであってもよい。当該ドナー不純物は、例えば、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、Ｔｅ、およびＳからなる群から選択された少なくとも一つの元素である。
キャリア供給半導体１２０は、化合物半導体１１４にキャリアを供給する。キャリア供給半導体１２０の材料は、例えばＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＧａＰである。化合物半導体１１４がＮ型２次元キャリアガスを生成する化合物半導体である場合には、キャリア供給半導体１２０は、例えばＮ型ＡｌＧａＡｓである。キャリア供給半導体１２０は、電極を有してもよい。半導体基板１００は、当該電極と化合物半導体１１４との間に、２次元キャリアガスに対するバリアを形成するバリア層を有してもよい。
半導体基板１００の電圧対電流特性は、例えば、化合物半導体１１４上の異なる２点間に電圧を印加した場合に当該２点間を流れる電流を測定することにより得られる。半導体基板１００を流れる電流をｙとすると、電流ｙは、印加された電圧に応じて発生する電界の強度ｘを変数とする近似多項式ｙ＝ａｘ３＋ｂｘ２＋ｃｘで表すことができる。
半導体基板１００の電圧対電流特性の線形性の良否は、当該近似多項式における３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|の値により判断することができる。例えば、電界強度ｘが−１．５［ｋＶ／ｃｍ］以上、＋１．５［ｋＶ／ｃｍ］以下の範囲内で変化する場合には、近似多項式における３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|が、０．０３７［（ｋＶ／ｃｍ）−２］未満である場合に、電圧対電流特性が良好であると判断することができる。
図２は、半導体基板１００におけるエネルギーバンドダイヤグラムの一例を示す。横軸は半導体基板１００の断面における積層方向の位置を示す。なお、エネルギーバンドダイヤグラムは、シミュレーションにより求めた。図２においては、一例として、２次元キャリアガスを生成する化合物半導体１１４として機能する膜厚５ｎｍのＩｎＧａＡｓ層の両側に、移動度低減半導体１１６として機能する膜厚６ｎｍのＧａＡｓ層が配置されている。ＩｎＧａＡｓ層及びＧａＡｓ層の膜厚としては、０．５ｎｍ以上１００ｎｍ以下が好ましく、１ｎｍ以上５０ｎｍ以下がさらに好ましい。
曲線２０２は、伝導帯下端のエネルギー準位を示し、そのスケールが左縦軸によって表される。曲線２０２によれば、ＩｎＧａＡｓ層の伝導帯下端のエネルギー準位はＧａＡｓ層に比べて低く、かつ、ＧａＡｓ層との界面近傍において最も低い。ＩｎＧａＡｓ層は、エネルギー準位が最も低い界面近傍において２次元キャリアガスを生成する。
曲線２０４は、基底状態にある電子の波動関数を示し、そのスケールは右縦軸によって表される。電子の確率密度は、波動関数の二乗により表される。従って、曲線２０４によれば、２次元キャリアガスが形成されるＩｎＧａＡｓ層における基底状態の電子の確率密度が、ＧａＡｓ層における基底状態の電子の確率密度よりも高いことがわかる。
曲線２０６は、励起状態にある電子の波動関数を示し、そのスケールは右縦軸によって表される。曲線２０６によれば、ＩｎＧａＡｓ層の両側のＧａＡｓ層においては、励起状態にある電子の存在確率が基底状態にある電子の存在確率よりも高いことがわかる。また、ＩｎＧａＡｓ層においては、基底状態にある電子の存在確率が励起状態にある電子の存在確率よりも高いことがわかる。以上より、２次元キャリアガスが形成されるＩｎＧａＡｓ層には主に基底状態の電子が存在し、その両側のＧａＡｓ層には主に励起状態の電子が存在することがわかる。
電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴと称する場合がある）あるいは高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴと称する場合がある）などのプレーナ型の電子素子は、ＩｎＧａＡｓ層等で形成されたチャネル層中を流れる電流を、ゲート電極による電界で制御することによりトランジスタ特性を発揮する。トランジスタは、より高い電圧対電流特性の線形性を有することが好ましい。
電圧対電流特性に寄与する電子のうち、基底状態にある電子の移動により電流が流れる場合には電圧対電流特性の線形性がよい。これに対して、励起状態にある電子の移動により電流が流れる場合には、電子のバンド間遷移により、電界強度の変化に対する電子の移動量の変化が線形でなくなる。従って、励起状態の電子の存在確率が高い場合には、電圧対電流特性の線形性が悪い。
そこで、励起状態の電子の流れを抑制して移動度を低減して、主として基底状態の電子によりトランジスタのチャネル電流を発生させることによって、基底状態の電子が電圧対電流特性に寄与する比率を上げることができる。その結果、トランジスタの電圧対電流特性の線形性が向上する。
図２の例において、励起状態の電子は、ＩｎＧａＡｓ層の両側のＧａＡｓ層に多く存在する。そこで、ＧａＡｓ層に移動度低減因子を加え、励起状態の電子の流れを抑制することにより、ＩｎＧａＡｓ層に存在する基底状態の電子が電圧対電流特性に寄与する比率を上げることができる。
化合物半導体１１４がＮ型２次元キャリアガスを生成するＩｎＧａＡｓである場合には、移動度低減因子はＮ型の不純物であることが好ましい。例えば、移動度低減半導体１１６がＧａＡｓ層である場合には、Ｎ型の不純物をＧａＡｓ層にドーピングすることにより、チャネルに蓄積される電子濃度が保たれるとともに、チャネルとデバイス表面に設けられた電極との間の縦方向電子抵抗の増加を防ぐことができる。
移動度低減半導体１１６として機能するＧａＡｓ層における励起状態の電子の移動度を低減するには、キャリア濃度を高めることが必要である。しかし、キャリア濃度が高過ぎる場合には、基底状態の電子の移動度も低減するので、チャネル層を走行する基底状態の電子の平均移動度が低減する。
本発明者等の実験結果によれば、移動度低減半導体１１６がＧａＡｓ層である場合に、Ｎ型の不純物をドーピングした移動度低減半導体１１６のキャリア濃度は、３．６×１０１８［ｃｍ−３］以下であることが好ましい。当該キャリア濃度は、３．０×１０１８［ｃｍ−３］以下であってもよく、より好ましくは１．０×１０１８［ｃｍ−３］以下、さらに好ましくは０．５×１０１８［ｃｍ−３］以下である。このような条件に適合する場合、優れた線形性を持った電圧対電流特性を有する化合物半導体エピタキシャル基板を得られる。なお、キャリア濃度が３×１０１８［ｃｍ−３］以上の場合は、電圧対電流特性をホール測定法により測定し、キャリア濃度が３×１０１８［ｃｍ−３］未満の場合は、電圧対電流特性を容量電圧（ＣＶ）法により測定することが精度の点で好ましい。
図３は、半導体基板３００の断面の一例を示す。半導体基板３００は、ベース基板３０２、バッファ層３０４、キャリア供給半導体３０８、移動度低減半導体３１２、化合物半導体３１４、移動度低減半導体３１６、キャリア供給半導体３２０、バリア形成半導体３３０、およびコンタクト層３４０を備える。
ベース基板３０２およびバッファ層３０４は、半導体基板１００におけるベース基板１０２に対応する。キャリア供給半導体３０８およびキャリア供給半導体３２０は、キャリア供給半導体１２０に対応する。移動度低減半導体３１２および移動度低減半導体３１６は、移動度低減半導体１１６に対応する。化合物半導体３１４は、化合物半導体１１４に対応する。また、半導体基板３００は、コンタクト層３４０を有する点で半導体基板１００と異なっている。
半導体基板３００は、化合物半導体３１４の両側に、キャリア供給半導体３０８およびキャリア供給半導体３２０を有する。当該構成により、化合物半導体３１４が生成する２次元キャリアガスのキャリア数が増加するので、電子素子の性能が高まる。また、半導体基板３００は、化合物半導体３１４の両側に、移動度低減半導体３１２および移動度低減半導体３１６を有する。図２に示したように、化合物半導体３１４であるＩｎＧａＡｓの両側にあるＧａＡｓに励起状態の電子が多く存在する。従って、半導体基板３００が化合物半導体３１４の両側に移動度低減因子を有する移動度低減半導体３１２および移動度低減半導体３１６を有することで、半導体基板３００の電圧対電流特性の線形性を高めることができる。
バッファ層３０４は、上層に形成される化合物半導体３１４等の結晶質を確保するとともに、ベース基板３０２の表面に残留する不純物による半導体基板３００の特性劣化を防ぐ。バッファ層３０４は、上層に形成される半導体層からのリーク電流を抑制する。バッファ層３０４は、上層に形成される化合物半導体３１４とベース基板３０２との間の格子間距離を整合させる緩衝層としても機能する。バッファ層３０４の材料は、例えばＧａＡｓまたはＡｌＧａＡｓである。
バリア形成半導体３３０は、ＦＥＴ等の電子素子のチャネルを流れる電流を制御する電圧を印加する制御電極と２次元キャリアガスとの間のエネルギー障壁を形成する。例えば、制御電極が金属で構成された場合には、バリア形成半導体３３０と当該金属とのショットキー接合によりエネルギー障壁が形成される。バリア形成半導体３３０の材料は、例えばＡｌＧａＡｓである。
コンタクト層３４０は、半導体基板３００の上に形成される制御電極とバリア形成半導体３３０以下の半導体との間の伝導性を確保する。コンタクト層３４０の材料は、例えばＧａＡｓまたはＩｎＧａＡｓである。
移動度低減半導体３１２および移動度低減半導体３１６が移動度低減因子を有することにより、移動度低減半導体３１２および移動度低減半導体３１６に存在する励起状態の電子の移動度が、化合物半導体３１４の移動度よりも低くなる。そして、化合物半導体３１４に存在する基底状態の電子の流れが、半導体基板３００に形成されるトランジスタのチャネル電流の主流となるので、電圧対電流特性に寄与する基底状態の電子の比率を上げることができる。その結果、半導体基板３００における電圧対電流特性の線形性が向上する。本実施態様による半導体基板３００を用いることにより、高周波信号の歪み特性が良好な電子素子を製造することができる。
図４は、半導体基板４００の断面の一例を示す。半導体基板４００は、ベース基板４０２、バッファ層４０４、バッファ層４０６、キャリア供給半導体４０８、スペーサー層４１０、移動度低減半導体４１２、化合物半導体４１４、移動度低減半導体４１６、スペーサー層４１８、キャリア供給半導体４２０、およびバリア形成半導体４３０を備える。半導体基板４００は、バリア形成半導体４３０の上に更にコンタクト層３４０を備えてもよい。
ベース基板４０２は、半導体基板３００におけるベース基板３０２に対応する。キャリア供給半導体４０８およびキャリア供給半導体４２０は、それぞれキャリア供給半導体３０８およびキャリア供給半導体３２０に対応する。移動度低減半導体４１２および移動度低減半導体４１６は、それぞれ移動度低減半導体３１２および移動度低減半導体３１６に対応する。化合物半導体４１４は、化合物半導体３１４に対応する。
半導体基板４００は、バッファ層４０４およびバッファ層４０６を含む二重バッファ構造を有する。また、半導体基板４００は、スペーサー層４１０およびスペーサー層４１８を有する点で半導体基板３００と異なる。
バッファ層４０４およびバッファ層４０６により構成される二重バッファ構造は、化合物半導体４１４とベース基板４０２との格子間距離の違いを整合させる緩衝層の効果を高める。二重バッファ構造は、化合物半導体４１４に及ぼすベース基板４０２の不純物の影響を更に抑制する。二重バッファ構造は、リーク電流を更に低減する。バッファ層４０４またはバッファ層４０６の材料は、例えばＧａＡｓまたはＡｌＧａＡｓである。
スペーサー層４１０およびスペーサー層４１８は、それぞれ、キャリア供給半導体４０８および化合物半導体４１４との間、ならびにキャリア供給半導体４２０および化合物半導体４１４の間に形成される。スペーサー層４１０およびスペーサー層４１８は、キャリア供給半導体４０８およびキャリア供給半導体４２０内の不純物が化合物半導体４１４に拡散することを抑制する。また、スペーサー層４１０およびスペーサー層４１８は、化合物半導体４１４におけるキャリアの移動度が不純物イオン散乱により低減することを防ぐ。スペーサー層４１０またはスペーサー層４１８の材料は、例えばＡｌＧａＡｓである。
バリア形成半導体４３０は、バリア形成半導体４３０に形成される電極が制御電極として機能するためのエネルギー障壁を形成する。バリア形成半導体４３０の材料は、例えばＡｌＧａＡｓである。
上記のとおり、半導体基板４００は、バッファ層４０４およびバッファ層４０６により構成する二重バッファを有することによって、化合物半導体４１４の結晶質を高めることができる。その結果、リーク電流を低減することができる。また、半導体基板４００は、スペーサー層４１０とスペーサー層４１８とを有することにより、化合物半導体４１４における電子の不純物イオン散乱を防ぐことができる。従って、半導体基板４００を用いてトランジスタを形成した場合には、トランジスタの電圧対電流特性の線形性が向上する。
以下に、図１に示した半導体基板１００の製造方法について説明する。本実施形態の半導体基板製造方法は、２次元キャリアガスを生成する化合物半導体１１４をベース基板１０２に形成する段階と、化合物半導体１１４に接して、キャリアの移動を抑制する移動度低減因子を有する移動度低減半導体１１６を形成する段階と、移動度低減半導体１１６に接して、化合物半導体１１４にキャリアを供給するキャリア供給半導体１２０を形成する段階とを備える。
化合物半導体１１４を形成する段階において、ベース基板１０２を反応炉に載置し、ベース基板１０２上に化合物半導体１１４をエピタキシャル成長させる。ベース基板１０２は、例えば、高抵抗の半絶縁性ＧａＡｓ単結晶基板である。ＧａＡｓ単結晶基板は、例えばＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法等で製造されたＧａＡｓ基板である。また、ＧａＡｓ単結晶基板は、１つの結晶学的面方位から０．０５°〜１０°程度の傾きをもった基板であってもよい。エピタキシャル成長法として、有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、以下、ＭＯＣＶＤ法と称する場合がある）、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、以下、ＭＢＥ法と称する場合がある）を例示できる。
以下、ＭＯＣＶＤ法を用いて、化合物半導体１１４をエピタキシャル成長させる方法を説明する。まず、ＧａＡｓ単結晶のベース基板１０２の表面を、脱脂洗浄、エッチング、水洗、乾燥した後、当該ベース基板１０２を減圧バレル型ＭＯＣＶＤ炉の加熱台上に載置する。炉内を高純度水素で十分置換した後、ベース基板１０２の加熱を開始する。結晶成長時の基板温度は、例えば５００℃から８００℃のいずれかの温度である。ベース基板１０２が適切な温度に安定したところで炉内に砒素原料を導入し、続いてガリウム原料またはインジウム原料を導入して、ＩｎＧａＡｓ層をエピタキシャル成長させる。
３族元素原料として、トリメチルガリウム（ＴＭＧ）およびトリメチルインジウム（ＴＭＩ）等、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物、もしくは三水素化物を使用することができる。５族元素原料ガスとして、アルシン（ＡｓＨ3 ）、またはアルシンに含まれる少なくとも一つの水素原子を炭素数が１から４のアルキル基で置換したアルキルアルシンを使用することができる。
エピタキシャル成長条件は、一例として、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度１〜３μｍ／ｈｒである。原料のキャリアガスは、例えば高純度水素である。後述の移動度低減半導体１１６およびキャリア供給半導体１２０も、同じＭＯＣＶＤ法を用いて、原料ガス、炉内圧力、成長温度、成長時間等のパラメータを調整することによって、エピタキシャル成長させることができる。
移動度低減半導体１１６を形成する段階において、化合物半導体１１４に接して、移動度低減半導体１１６をエピタキシャル成長させる。移動度低減半導体１１６は、例えばＮ型ＧａＡｓである。この場合に、例えばドナー不純物が移動度低減因子となる。エピタキシャル成長法として、ＭＯＣＶＤ法、ＭＢＥ法を例示できる。例えば、３族元素原料として、トリメチルガリウム（ＴＭＧ）を使用し、５族元素原料ガスとして、アルシン（ＡｓＨ3 ）を使用して、ＭＯＣＶＤ法によって、Ｎ型ＧａＡｓの移動度低減半導体１１６をエピタキシャル成長させることができる。
ドナー不純物は、例えばＳｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＴｅおよびＳからなる群から選択された少なくとも一つの元素である。Ｎ型ドーパントとして、上記元素の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。例えば、ドナー不純物としてＳｉを選択し、Ｎ型ドーパントとしてジシラン（Ｓｉ２Ｈ６）を用いることができる。
形成される移動度低減半導体１１６は、３．６×１０１８［ｃｍ−３］以下、好ましくは３．０×１０１８［ｃｍ−３］以下、より好ましくは１．０×１０１８［ｃｍ−３］以下、さらに好ましくは０．５×１０１８［ｃｍ−３］以下の濃度のドナー不純物を含む。ドナー不純物としてＳｉを選択した場合、エピタキシャル成長時のジシラン流量を調整することによって不純物濃度を変化させることができる。ここで、不純物濃度とは、移動度低減半導体１１６に含まれるドナー不純物の濃度である。
キャリア供給半導体１２０を形成する段階において、移動度低減半導体１１６上に、キャリア供給半導体１２０をエピタキシャル成長させる。キャリア供給半導体１２０は、例えばＮ型ＡｌＧａＡｓである。この場合に、キャリア供給半導体１２０は化合物半導体１１４にキャリアとして電子を供給する。エピタキシャル成長法として、ＭＯＣＶＤ法、ＭＢＥ法を例示できる。
例えば、３族元素原料として、トリメチルガリウム（ＴＭＧ）とトリメチルアルミニウム（ＴＭＡ）を使用し、５族元素原料ガスとして、アルシン（ＡｓＨ３）を使用して、ＭＯＣＶＤ法によって、Ｎ型ＡｌＧａＡｓのキャリア供給半導体１２０をエピタキシャル成長させることができる。
ドナー不純物は、例えばＳｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＴｅおよびＳからなる群から選択された少なくとも一つの元素である。Ｎ型ドーパントとして、上記元素の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。例えば、ドナー不純物としてＳｉを選択し、Ｎ型ドーパントとしてジシラン（Ｓｉ２Ｈ６）を用いることができる。以上の段階を含む製造工程を経て、半導体基板１００を製造することができる。
図５は、半導体基板の良否を判定する方法の一例を表すフローチャートを示す。図５に示すとおり、本実施態様の半導体基板の判定方法は、半導体基板を準備する段階Ｓ５１０、オーミック電極を配置する段階Ｓ５２０、電圧に対する電流値を測定する段階Ｓ５３０、測定値を近似多項式に近似する段階Ｓ５４０、および判断する段階Ｓ５５０を備える。当該半導体基板は、一例として、半導体基板１００、半導体基板３００、または半導体基板４００である。本例においては、半導体基板１００の製造方法を説明する。
半導体基板を準備する段階Ｓ５１０においては、半導体基板１００を準備する。オーミック電極を配置する段階Ｓ５２０においては、化合物半導体１１４、キャリア供給半導体１２０、および移動度低減半導体１１６を含む積層体の表面に一対のオーミック電極を配置する。
電圧に対する電流値を測定する段階Ｓ５３０においては、一対のオーミック電極に電圧を印加し、印加する電圧ごとに電流値を測定する。測定値を近似多項式に近似する段階Ｓ５４０においては、電圧ごとの電流値を、電圧に対応する電界強度で表した近似多項式に近似する。
判断する段階Ｓ５５０においては、近似した近似多項式における３次項係数の１次項係数に対する比の絶対値が予め定められた値より小さいか否かを判断する。当該判断結果に応じて、半導体基板の良否を判定する。具体的には、３次項係数の１次項係数に対する比の絶対値が予め定められた値より小さい場合には、半導体基板が移動度低減半導体を有する効果により電圧対電流特性の線形性が良好であると考えられるので、測定した半導体基板を良品であると判定してよい。
図６に示す半導体基板６００は、図５に示した判定方法において用いる評価用半導体基板の一例である。半導体基板６００は、ベース基板６０２、バッファ層６０４、キャリア供給半導体６０８、移動度低減半導体６１２、化合物半導体６１４、移動度低減半導体６１６、キャリア供給半導体６２０、バリア形成半導体６２１、オーミック電極６２２、およびオーミック電極６２４を備える。
ベース基板６０２は、半導体基板３００におけるベース基板３０２に対応する。バッファ層６０４は、バッファ層３０４に対応する。キャリア供給半導体６０８およびキャリア供給半導体６２０は、キャリア供給半導体３０８およびキャリア供給半導体３２０に対応する。移動度低減半導体６１２および移動度低減半導体６１６は、移動度低減半導体３１２および移動度低減半導体３１６に対応する。化合物半導体６１４は、化合物半導体３１４に対応する。バリア形成半導体６２１は、バリア形成半導体３３０に対応する。半導体基板６００は、例えば、半導体基板３００のコンタクト層３４０に代えて、オーミック電極６２２およびオーミック電極６２４を配置して形成された半導体基板である。
図５に示した半導体基板を準備する段階Ｓ５１０において、例えば、図６に示すように、ベース基板６０２、バッファ層６０４、キャリア供給半導体６０８、移動度低減半導体６１２、化合物半導体６１４、移動度低減半導体６１６、キャリア供給半導体６２０、およびバリア形成半導体６２１を備える半導体基板を準備する。
半導体基板６００の準備は、上記の半導体基板製造方法を用いて、ベース基板６０２に順次バッファ層６０４、キャリア供給半導体６０８、移動度低減半導体６１２、化合物半導体６１４、移動度低減半導体６１６、キャリア供給半導体６２０、およびバリア形成半導体６２１をエピタキシャル成長させることによって終了する。
オーミック電極を配置する段階Ｓ５２０において、図６に示すように、バリア形成半導体６２１の表面に、オーミック電極６２２およびオーミック電極６２４を形成する。オーミック電極６２２およびオーミック電極６２４は、電圧の印加および電流値の測定に用いられる。オーミック電極６２２およびオーミック電極６２４は、例えばフォトリソグラフィ法により、キャリア供給半導体６２０の表面上に、オーミック電極６２２およびオーミック電極６２４を形成する部位に開口が形成されたレジストマスクを形成し、電極用金属を蒸着してからレジストをリフトオフすることによって形成される。
オーミック電極６２２およびオーミック電極６２４の材料は、導電性の材料であればよく、例えば、Ａｕ、Ｎｉ、Ａｌ、Ｗ、およびＴｉ等の金属、ＡｕＧｅ等の合金、または不純物がドープされた半導体である。オーミック電極６２２およびオーミック電極６２４は、上記の導電性材料が積層された構造を有してもよい。
電圧対電流測定を行う段階Ｓ５３０においては、オーミック電極６２２とオーミック電極６２４との間に一定の電圧範囲で変化する電圧を印加して、印加する電圧ごとに電流値を測定する。後述する図７に四角記号で示されているのが、測定結果の一例である。
測定値を多項式に近似する段階Ｓ５４０において、電圧ごとに測定した電流値を、最小二乗法を用いて、それぞれの電圧に対応する電界強度の多項式に近似する。当該多項式は、例えば下記の式１により表される。
ｙ＝ａｘ３＋ｂｘ２＋ｃｘ ・・・（式１）
式１において、ｘは電界強度を表す変数であり、ｙは電流を表す変数である。また、ａは３次項係数、ｂは２次項係数、ｃは１次項係数である。
電圧対電流特性の線形性を判定する段階Ｓ５５０において、Ｓ５４０で得られた式１における１次項係数ｃに対する３次項係数ａの比の絶対値|ａ／ｃ|を算出する。さらに、絶対値|ａ／ｃ|が予め定められた値より小さいか否かを判断することによって、電圧対電流特性の線形性が良好であるか否かを判定する。
３次項の係数の絶対値が小さくなればなるほど、電圧対電流曲線の線形性が向上し、電子素子の電圧対電流特性が良好となると考えられる。さらに、１次項の係数が大きくなればなるほど、電流カーブの立ち上がりが大きくなり、オン抵抗が小さくなると考えられる。これらのことから、３次項係数ａを１次項係数ｃの値で割った比の絶対値|ａ／ｃ|が小さくなればなるほど、オン抵抗が小さく、電圧対電流特性が良好な化合物半導体エピタキシャル基板を得ることができる。
従って、１次項係数ｃに対する３次項係数ａの比の絶対値|ａ／ｃ|を線形性指標として、電圧対電流特性の線形性の良否を判断することができる。線形性指標|ａ／ｃ|が、０．０３７［（ｋＶ／ｃｍ）−２］未満の場合、好ましくは０．０３０［（ｋＶ／ｃｍ）−２］以下の場合、より好ましくは０．０２８［（ｋＶ／ｃｍ）−２］以下の場合に、電圧対電流特性を測定した半導体基板を良品と判定してよい。
（実施例）
以下、実施例をもって、半導体基板判定方法を説明する。本実施例においては、図４に示した半導体基板４００を用いて、電圧対電流特性の線形性の良否を判定した。ベース基板４０２としては、高抵抗の半絶縁性ＧａＡｓ単結晶基板を用いた。前述のＭＯＣＶＤ法によって、ベース基板４０２に順次バッファ層４０４、バッファ層４０６、キャリア供給半導体４０８、スペーサー層４１０、移動度低減半導体４１２、化合物半導体４１４、移動度低減半導体４１６、スペーサー層４１８、キャリア供給半導体４２０、およびバリア形成半導体４３０をエピタキシャル成長させて、半導体基板４００を準備した。
上記各層の組成、膜厚、および不純物濃度を表１に示す。移動度低減半導体４１２および移動度低減半導体４１６におけるＮ型不純物の不純物濃度を、ドーピングなし、１．０×１０１７、５．０×１０１７、１．０×１０１８、２．６×１０１８、４．４×１０１８、６．０×１０１８（ｃｍ−３）と変化させて、７種類の半導体基板４００を作製した。それぞれの半導体基板４００に電圧を印加した場合に流れる電流を測定し、電圧対電流特性の線形性の良否を判定した。
Figure 2010263196
ＧａＡｓ層の形成においては、３族元素原料としてトリメチルガリウム（ＴＭＧ）を使用し、５族元素原料ガスとしてアルシン（ＡｓＨ３）を使用した。ＡｌＧａＡｓ層の形成においては、３族元素原料として更にトリメチルアルミニウム（ＴＭＡ）を使用した。ＩｎＧａＡｓ層の形成においては、３族元素原料として更にトリメチルインジウム（ＴＭＩ）を使用した。原料のキャリアガスとして、高純度水素を用いた。減圧バレル型ＭＯＣＶＤ炉の炉内圧力を０．１ａｔｍに、成長温度を６５０℃に、成長速度を１〜３μｍ／ｈｒにしてエピタキシャル成長させた。Ｎ型ドーパントとしてジシラン（Ｓｉ２Ｈ６）を用い、成長時のジシラン流量を調整することによって、移動度低減半導体４１２および移動度低減半導体４１６の不純物濃度を変化させた。
次に、オーミック電極を形成する部位にフォトリソグラフィ法により開口が形成されたレジストマスクを、バリア形成半導体４３０上に形成した。続いて、バリア形成半導体４３０上にＡｕＧｅ、Ｎｉ、およびＡｕを順次に蒸着し、レジストをリフトオフすることによって、大きさが１５０μｍ×２００μｍ、間隔が６μｍの２つの電極を設けた。このとき６μｍの間隔で対向している電極の辺の長さは２００μｍである。
両電極の間に、−１．５ｋＶ／ｃｍから＋１．５ｋＶ／ｃｍまでの範囲で電界強度が変化するように電圧を印加し、電流を測定した。図７は、移動度低減半導体４１２と移動度低減半導体４１６の不純物濃度が４．４×１０１８（ｃｍ−３）である半導体基板４００の電界強度−電流曲線を示す。横軸は印加した電界強度を示し、縦軸は測定した電流を示す。図７における四角記号は測定値を示す。
測定した結果に最小二乗法を適用して、３次の多項式に近似することにより、それぞれの半導体基板４００に対応する電界強度と電流との関係を示す。３次近似多項式が得られた。具体的には、図７の測定結果に対応して、次の３次近似多項式２が得られた。また、図７に示した曲線が式２に対応する曲線である。図７は、式２が測定結果によくフィッティングしていることを示す。
ｙ＝−０．０００９６３ｘ３−０．０００２２６ｘ２＋０．０２５３ｘ・・・（式２）
移動度低減半導体４１２と移動度低減半導体４１６の不純物濃度を変化させた７種類の半導体基板４００について得られた３次近似多項式における３次項係数ａ、１次項係数ｃ、および線形性指標|ａ／ｃ|を表２に示す。
Figure 2010263196
図８は、移動度低減半導体４１２および移動度低減半導体４１６の不純物濃度を横軸に、線形性指標|ａ／ｃ|を縦軸にして表２に示した結果をまとめた図面である。同図は、線形性指標に及ぼす移動度低減半導体の不純物濃度の影響を示す。図８における三角記号は、ドーピングしない半導体基板４００における電界強度−電流曲線の線形性指標を示す。ドーピングしない場合には、線形性指標が０．０３７［（ｋＶ／ｃｍ）−２］であった。つまり、移動度低減半導体４１６を有しない半導体基板４００においては、線形性指標が０．０３７［（ｋＶ／ｃｍ）−２］であると考えられる。
図８における四角記号は、移動度低減半導体４１２および移動度低減半導体４１６にドナー不純物をドーピングした半導体基板４００における電界強度−電流曲線の線形性指標を示す。不純物濃度が０を越え、３．８×１０１８（ｃｍ−３）を下回る範囲で、ドーピングしない半導体基板４００の電圧対電流特性よりも良好な線形性を示した。測定誤差を考慮すると、不純物濃度が２×１０１６（ｃｍ−３）以上、３．６×１０１８（ｃｍ−３）以下の範囲で、従来の移動度低減半導体４１６を有しない半導体基板４００における線形性指標|ａ／ｃ|である０．０３７［（ｋＶ／ｃｍ）−２］を下回る良好な特性を得られた。
以上の結果より、移動度低減半導体４１２および移動度低減半導体４１６を有する半導体基板４００が、線形性が良好な電圧対電流特性を有するか否かを、化合物半導体４１４、キャリア供給半導体４２０、移動度低減半導体４１２、および移動度低減半導体４１６を含む積層体の電圧電流測定において、線形性指標|ａ／ｃ|が、０．０３７［（ｋＶ／ｃｍ）−２］未満であるか否かによって判定できることがわかる。半導体基板４００の電圧対電流特性の線形性を向上させるには、線形性指標|ａ／ｃ|が０．０３０［（ｋＶ／ｃｍ）−２］以下である場合に半導体基板４００を良品であると判定することが好ましく、０．０２８［（ｋＶ／ｃｍ）−２］以下であることを判定基準にすることがさらに好ましい。
移動度低減半導体４１２および移動度低減半導体４１６の不純物濃度が４．４×１０１８［ｃｍ−３］の場合には、線形性指標が０．０３８［（ｋＶ／ｃｍ）−２］となり、半導体基板４００が移動度低減半導体４１６を有しない場合よりも線形性が悪化した。これは、表２に示されるように１次項係数ｃが小さくなり、移動度低減半導体４１６における抵抗が大きくなったことが原因であると考えられる。具体的には、移動度低減半導体４１６の不純物濃度が大き過ぎる場合には、不純物散乱の影響により、基底状態のキャリアの移動度も低下し、３次項係数ａが小さくなる効果が相殺されることによる。
そこで、良好な線形性指標を有する半導体基板４００を製造するには、移動度低減半導体４１６は、３．６×１０１８［ｃｍ−３］以下、好ましくは３．０×１０１８［ｃｍ−３］以下、より好ましくは１．０×１０１８［ｃｍ−３］以下、さらに好ましくは０．５×１０１８［ｃｍ−３］以下のドナー不純物を含むＮ型ＧａＡｓ層であることがよい。
以上の半導体基板判定方法によって、半導体基板にトランジスタを形成していない状態において、エピタキシャル成長により形成された半導体基板がトランジスタの形成に適しているかどうかを判定することができる。
図９は、電子デバイス９００の断面の一例を示す。電子デバイス９００は、ベース基板３０２、バッファ層３０４、キャリア供給半導体３０８、移動度低減半導体３１２、化合物半導体３１４、移動度低減半導体３１６、キャリア供給半導体３２０、バリア形成半導体３３０、ドレインメサ９４２、オーミック電極９５２、ソースメサ９４４、オーミック電極９５４、および制御電極９５６を備える。電子デバイス９００は、半導体基板３００を用いて製造される高電子移動度トランジスタの一例である。従って、半導体基板３００と共通する部分について、説明を省略する。なお、「ドレインメサ」あるいは「ソースメサ」は、ドレインあるいはソースが形成される凸形状の半導体領域を意味する。
オーミック電極９５２およびオーミック電極９５４は、それぞれ高電子移動度トランジスタのドレイン電極およびソース電極として機能する。オーミック電極９５２およびオーミック電極９５４の材料は、導電性の材料であればよく、例えば、Ａｕ、Ｎｉ、Ａｌ、Ｗ、Ｔｉ等の金属、またはＡｕＧｅ等の合金、または不純物がドープされた半導体を利用できる。オーミック電極６２２およびオーミック電極６２４は、上記導電性材料の積層構造を有してもよい。
ドレインメサ９４２は、オーミック電極９５２とバリア形成半導体３３０以下の半導体との伝導性を確保する。また、ソースメサ９４４は、オーミック電極９５４とバリア形成半導体３３０以下の半導体との伝導性を確保する。ドレインメサ９４２とソースメサ９４４の材料は、例えばＧａＡｓまたはＩｎＧａＡｓである。
制御電極９５６は、印加される電圧によって、オーミック電極９５２とオーミック電極９５４の間を流れるドレイン電流を制御する。制御電極９５６の材料は、例えばＮｉ、Ａｕ、Ｐｔ、Ｔｉ、またはＷである。制御電極９５６の材料は、上記金属の単体元素、または上記金属の合金であってもよい。制御電極９５６は、上記金属の単体元素または合金の積層構造を有してもよい。
図１０および図１１は、電子デバイス９００の製造過程における断面の例を概略的に示す。以下、図面を用いて電子デバイス９００の製造過程について説明する。
まず、前述の半導体基板の製造方法により、半導体基板３００を準備する。図１０に示すように、フォトリソグラフィ法によりコンタクト層３４０をエッチングする等の方法により、ドレインメサ９４２とソースメサ９４４を形成する。例えば、コンタクト層３４０の表面にレジストを塗布して、ドレインメサ９４２とソースメサ９４４を形成する部位以外のレジストを除去してマスクを形成する。そして、エッチングによりドレインメサ９４２およびソースメサ９４４を形成する部位以外のコンタクト層３４０を除去することによって、ドレインメサ９４２およびソースメサ９４４を形成することができる。
次に、図１１に示すように、フォトリソグラフィ法により、オーミック電極９５２とオーミック電極９５４を形成する部位に開口が形成されたレジストマスクを形成する。続いて、オーミック電極９５２とオーミック電極９５４を形成する材料、例えば、ＡｕＧｅ、Ｎｉ、およびＡｕを順次に蒸着してから、レジストをリフトオフすることによって、オーミック電極９５２およびオーミック電極９５４を形成する。
図９に示すように、フォトリソグラフィ法により、制御電極９５６を形成する部位に開口が形成されたレジストマスクを形成し、制御電極９５６を形成する材料を蒸着してからレジストをリフトオフすることによって、制御電極９５６を形成する。これにより、電子デバイス９００が完成する。
１００ 半導体基板、１０２ ベース基板、１１４ 化合物半導体、１１６ 移動度低減半導体、１２０ キャリア供給半導体、２０２ 曲線（電子エネルギー）、２０４ 曲線（基底準位電子分布）、２０６ 曲線（励起準位電子分布）、３００ 半導体基板、３０２ ベース基板、３０４ バッファ層、３０８ キャリア供給半導体、３１２ 移動度低減半導体、３１４ 化合物半導体、３１６ 移動度低減半導体、３２０ キャリア供給半導体、３３０ バリア形成半導体、３４０ コンタクト層、４００ 半導体基板、４０２ ベース基板、４０４ バッファ層、４０６ バッファ層、４０８ キャリア供給半導体、４１０ スペーサー層、４１２ 移動度低減半導体、４１４ 化合物半導体、４１６ 移動度低減半導体、４１８ スペーサー層、４２０ キャリア供給半導体、４３０ バリア形成半導体、６００ 半導体基板、６０２ ベース基板、６０４ バッファ層、６０８ キャリア供給半導体、６１２ 移動度低減半導体、６１４ 化合物半導体、６１６ 移動度低減半導体、６２０ キャリア供給半導体、６２１ バリア形成半導体、６２２ オーミック電極、６２４ オーミック電極、９００ 電子デバイス、９４２ ドレインメサ、９４４ ソースメサ、９５２ オーミック電極、９５４ オーミック電極、９５６ 制御電極

Claims (14)

  1. ２次元キャリアガスを生成する化合物半導体と、
    前記化合物半導体にキャリアを供給するキャリア供給半導体と、
    前記化合物半導体と前記キャリア供給半導体との間に配置され、前記キャリアの移動度を前記化合物半導体における前記キャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体と
    を備える半導体基板。
  2. 前記移動度低減半導体の内部では、基底状態にあるキャリアの存在確率よりも励起状態にあるキャリアの存在確率の方が高い
    請求項１に記載の半導体基板。
  3. 前記励起状態が、キャリアが第１励起準位にある状態である
    請求項２に記載の半導体基板。
  4. 前記化合物半導体上の異なる２点間に電圧が印加された場合に前記化合物半導体を流れる電流ｙを、前記電圧に対応し、−１．５［ｋＶ／ｃｍ］以上、＋１．５［ｋＶ／ｃｍ］以下の範囲内で変化する電界強度ｘを変数とする近似多項式ｙ＝ａｘ３＋ｂｘ２＋ｃｘで表した場合に、前記近似多項式における３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|が、０．０３７［（ｋＶ／ｃｍ）−２］未満である
    請求項１から請求項３の何れか一項に記載の半導体基板。
  5. 前記移動度低減因子は、不純物、結晶欠陥、低移動度材、またはバンド障壁材である
    請求項１から請求項４の何れか一項に記載の半導体基板。
  6. 前記キャリアは電子であり、前記不純物はドナー不純物である
    請求項５に記載の半導体基板。
  7. 前記キャリアは正孔であり、前記不純物はアクセプタ不純物である
    請求項５に記載の半導体基板。
  8. 前記キャリア供給半導体は、Ｎ型ＡｌＧａＡｓであり、
    前記移動度低減半導体は、Ｐ型でないＧａＡｓであり、
    前記化合物半導体は、ＩｎＧａＡｓである
    請求項１から請求項６の何れか一項に記載の半導体基板。
  9. 前記移動度低減半導体が、３．６×１０１８［ｃｍ−３］以下のドナー不純物を含むＮ型ＧａＡｓである
    請求項８に記載の半導体基板。
  10. 前記ドナー不純物が、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、Ｔｅ、およびＳからなる群から選択された少なくとも一つの原子である
    請求項９に記載の半導体基板。
  11. ２次元キャリアガスを生成する化合物半導体を形成する段階と、
    前記化合物半導体上に、キャリアの移動度を前記化合物半導体における前記キャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体を形成する段階と、
    前記移動度低減半導体上に、前記化合物半導体に前記キャリアを供給するキャリア供給半導体を形成する段階と
    を備える半導体基板の製造方法。
  12. ２次元キャリアガスを生成する化合物半導体と、前記化合物半導体にキャリアを供給するキャリア供給半導体と、前記化合物半導体と前記キャリア供給半導体との間に配置され、前記キャリアの移動度を前記化合物半導体における前記キャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体とを含む半導体基板を準備する段階と、
    前記化合物半導体上に一対のオーミック電極を配置する段階と、
    前記一対のオーミック電極に電圧を印加し、印加する電圧に対応する電流値を測定する段階と、
    前記電圧に対応する電流値ｙを、前記電圧に対応する電界強度ｘの近似多項式ｙ＝ａｘ３＋ｂｘ２＋ｃｘに近似する段階と、
    前記近似多項式における３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|が、予め定められた値より小さいか否かを判断する段階と
    を含む半導体基板の判定方法。
  13. 前記電界強度が−１．５［ｋＶ／ｃｍ］以上、＋１．５［ｋＶ／ｃｍ］以下の範囲内で変化する場合において、前記３次項係数ａの１次項係数ｃに対する比の絶対値|ａ／ｃ|が０．０３７［（ｋＶ／ｃｍ）−２］未満の場合に、前記半導体基板を良品と判定する
    請求項１２に記載の半導体基板の判定方法。
  14. ２次元キャリアガスを生成し、前記２次元キャリアガスが流れるチャネルを有する化合物半導体と、
    前記化合物半導体にキャリアを供給するキャリア供給半導体と、
    前記化合物半導体と前記キャリア供給半導体との間に配置され、前記キャリアの移動度を前記化合物半導体における前記キャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体と、
    前記チャネルを介して相互に結合する一対のオーミック電極と、
    前記一対のオーミック電極間のインピーダンスを制御する制御電極と、
    を備える電子デバイス。
JP2010086842A 2009-04-06 2010-04-05 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス Pending JP2010263196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086842A JP2010263196A (ja) 2009-04-06 2010-04-05 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009092422 2009-04-06
JP2010086842A JP2010263196A (ja) 2009-04-06 2010-04-05 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス

Publications (1)

Publication Number Publication Date
JP2010263196A true JP2010263196A (ja) 2010-11-18

Family

ID=42935995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086842A Pending JP2010263196A (ja) 2009-04-06 2010-04-05 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス

Country Status (6)

Country Link
US (1) US9117892B2 (ja)
JP (1) JP2010263196A (ja)
KR (1) KR20120004409A (ja)
CN (1) CN102369594A (ja)
TW (1) TW201039377A (ja)
WO (1) WO2010116699A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186380B2 (ja) 2012-02-23 2017-08-23 センサー エレクトロニック テクノロジー インコーポレイテッド 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス
JP5857390B2 (ja) * 2012-03-30 2016-02-10 住友電工デバイス・イノベーション株式会社 半導体装置
US10995361B2 (en) 2017-01-23 2021-05-04 Massachusetts Institute Of Technology Multiplexed signal amplified FISH via splinted ligation amplification and sequencing
WO2018157048A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Methods for examining podocyte foot processes in human renal samples using conventional optical microscopy
US11180804B2 (en) 2017-07-25 2021-11-23 Massachusetts Institute Of Technology In situ ATAC sequencing
WO2019046699A1 (en) 2017-09-01 2019-03-07 Massachustetts Institute Of Technology NON-DETERGENT GPCR BIOELECTRONIC INTERFACES COUPLED TO THE 2D S-PROTEIN NETWORK, DEVICES AND METHODS OF USE THEREOF
JP6812961B2 (ja) * 2017-12-25 2021-01-13 株式会社Sumco エピタキシャル成長装置およびそれを用いた半導体エピタキシャルウェーハの製造方法
WO2019156957A1 (en) 2018-02-06 2019-08-15 Massachusetts Institute Of Technology Swellable and structurally homogenous hydrogels and methods of use thereof
WO2021113505A1 (en) 2019-12-05 2021-06-10 Massachusetts Institute Of Technology Method for preparing a specimen for expansion microscopy

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276565A (ja) * 1985-09-28 1987-04-08 Fujitsu Ltd 電界効果型トランジスタ
JPH04129231A (ja) * 1990-09-19 1992-04-30 Sanyo Electric Co Ltd ヘテロ接合電界効果トランジスタ
JPH06333956A (ja) * 1992-08-26 1994-12-02 Sanyo Electric Co Ltd 電界効果型半導体装置
JPH0714850A (ja) * 1993-06-15 1995-01-17 Matsushita Electric Ind Co Ltd ヘテロ接合電界効果トランジスタ
JPH07153937A (ja) * 1993-11-30 1995-06-16 Nec Corp ヘテロ接合ｆｅｔ
JPH11354776A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd 半導体結晶積層体およびそれを用いた半導体装置
JP2001267332A (ja) * 2000-03-17 2001-09-28 Sumitomo Electric Ind Ltd パワー電界効果トランジスタおよびパワーデバイス
JP2004207473A (ja) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd 高電子移動度エピタキシャル基板
JP2004221363A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
JP2008288365A (ja) * 2007-05-17 2008-11-27 Mitsubishi Electric Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056905A (ja) * 1990-11-30 1993-01-14 Sanyo Electric Co Ltd 電界効果型半導体装置
GB9126480D0 (en) * 1991-12-13 1992-02-12 Toshiba Cambridge Res Center Velocity modulation transistor
JP3286921B2 (ja) * 1992-10-09 2002-05-27 富士通株式会社 シリコン基板化合物半導体装置
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JP3326704B2 (ja) * 1993-09-28 2002-09-24 富士通株式会社 Ｉｉｉ／ｖ系化合物半導体装置の製造方法
JP3301888B2 (ja) * 1995-05-18 2002-07-15 三洋電機株式会社 電界効果型半導体装置
JPH09172165A (ja) * 1995-12-20 1997-06-30 Nec Corp 電界効果トランジスタおよびその製造方法
JP3625954B2 (ja) * 1996-04-15 2005-03-02 沖電気工業株式会社 高電子移動度トランジスタ
JPH1056168A (ja) 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
JP2000183334A (ja) 1998-12-17 2000-06-30 Nec Corp 電界効果トランジスタ
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP2004200433A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 半導体装置
JP4672959B2 (ja) * 2002-12-25 2011-04-20 住友化学株式会社 化合物半導体エピタキシャル基板
JP4610858B2 (ja) * 2003-02-12 2011-01-12 住友化学株式会社 化合物半導体エピタキシャル基板
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
GB0608515D0 (en) * 2006-04-28 2006-06-07 Univ Aberdeen Semiconductor device for generating an oscillating voltage
GB2443677B (en) * 2006-11-07 2011-06-08 Filtronic Compound Semiconductors Ltd A capacitor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276565A (ja) * 1985-09-28 1987-04-08 Fujitsu Ltd 電界効果型トランジスタ
JPH04129231A (ja) * 1990-09-19 1992-04-30 Sanyo Electric Co Ltd ヘテロ接合電界効果トランジスタ
JPH06333956A (ja) * 1992-08-26 1994-12-02 Sanyo Electric Co Ltd 電界効果型半導体装置
JPH0714850A (ja) * 1993-06-15 1995-01-17 Matsushita Electric Ind Co Ltd ヘテロ接合電界効果トランジスタ
JPH07153937A (ja) * 1993-11-30 1995-06-16 Nec Corp ヘテロ接合ｆｅｔ
JPH11354776A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd 半導体結晶積層体およびそれを用いた半導体装置
JP2001267332A (ja) * 2000-03-17 2001-09-28 Sumitomo Electric Ind Ltd パワー電界効果トランジスタおよびパワーデバイス
JP2004207473A (ja) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd 高電子移動度エピタキシャル基板
JP2004221363A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
JP2008288365A (ja) * 2007-05-17 2008-11-27 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR20120004409A (ko) 2012-01-12
WO2010116699A1 (ja) 2010-10-14
US20120025271A1 (en) 2012-02-02
TW201039377A (en) 2010-11-01
US9117892B2 (en) 2015-08-25
CN102369594A (zh) 2012-03-07

Similar Documents

Publication Publication Date Title
WO2010116699A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
US7485512B2 (en) Method of manufacturing an adaptive AIGaN buffer layer
KR101649004B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
KR101657327B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US9735240B2 (en) High electron mobility transistor (HEMT)
US7902571B2 (en) III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
JP5427623B2 (ja) 半導体基板の製造方法および半導体基板
JP4717319B2 (ja) 化合物半導体エピタキシャル基板
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP4984511B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
JP2009239119A (ja) 半導体装置、及び、半導体装置の製造方法
JP2006245155A (ja) 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150616

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150828