JP2009239119A - 半導体装置、及び、半導体装置の製造方法 - Google Patents

Abstract

【課題】高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制可能な半導体装置及び同半導体装置の製造方法を提供する。
【解決手段】
半絶縁性基板上に、化合物半導体からなりＮ型の不純物がドープされたドープ層を有する第１バッファ層を形成し、この第１バッファ層上に、ノンドープの化合物半導体からなる第２バッファ層を形成し、この第２バッファ層上に、トランジスタとして動作する能動層を形成して半導体装置を製造した。また、第１バッファ層を形成する際に、有機金属化合物にＮ型の不純物を添加した材料を用いてドープ層をエピタキシャル法により形成した。
【選択図】図１

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関するものであり、特に、半絶縁性基板上に、化合物半導体からなるバッファ層を介して、トランジスタとして動作する能動層が形成された半導体装置、及び、同トランジスタの製造方法に関するものである。

従来より、高周波特性に優れ、高速動作が可能な半導体装置として、不純物をドープした化合物半導体層と不純物をドープしていない化合物半導体層とをヘテロ接合させた高電子移動度トランジスタ（以下、「ＨＥＭＴ（High Electron Mobility Transistor）」という。）が広く知られていた（たとえば、特許文献１参照。）。

図８は、従来のＨＥＭＴ１００を示す断面説明図である。なお、図８では、同一材質により構成されている層については、同一のハッチングを付している。

この図８に示すように、ＨＥＭＴ１００は、半絶縁性基板であるGaAs（ガリウム・砒素）基板１０１上に、不純物をドープしていない（以下、「ノンドープ」という。）化合物半導体であるＡｌＧａＡｓ（アルミニウム・ガリウム・砒素）をエピタキシャル成長させて形成したバッファ層１０２を備え、このバッファ層１０２上に、トランジスタとして機能する能動層１１２を備えている。

この能動層１１２は、バッファ層１０２上に、Ｎ型の不純物が高濃度にドープされたＡｌＧａＡｓからなる第１の電子供給層１０３と、ノンドープのＡｌＧａＡｓからなるスペーサ層１０４と、ノンドープのＩｎＧａＡｓ（インジウム・ガリウム・砒素）からなるチャネル層１０５と、ノンドープのＡｌＧａＡｓからなるスペーサ層１０６と、Ｎ+ＡｌＧａＡｓからなる第２の電子供給層１０７と、第１及び第２の電子供給層１０３、１０７よりも低濃度にＮ型の不純物がドープされたＡｌＧａＡｓからなるバリア層１０８とが順次エピタキシャル成長された構造をしている。

そして、バリア層１０８の所定領域には、Ｐ型の不純物を拡散させることによって形成した埋込ゲート領域１０９を備えており、この埋込ゲート領域１０９を挟んだバリア層１０８の表面の所定位置には、バリア層１０８とオーミック接続したソース電極１１０と、ドレイン電極１１１とを備えている。

かかる構成をしたＨＥＭＴ１００において、バッファ層１０２は、その上面に形成する能動層１１２の結晶構造を所定の構造とするために重要な層である。

このバッファ層１０２は、一般に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて、GaAs基板１０１上にノンドープのＡｌＧａＡｓをエピタキシャル成長させることによって形成する。

具体的には、GaAs基板１０１を挿入したＭＯＣＶＤ装置内に、ＴＭＡｌ（トリメチルアルミニウム）、ＴＭＧａ（トリメチルガリウム）等の有機金属化合物と、Ａｓの水素化合物であるアルシンとを混合した材料ガスを流入させながら、GaAs基板１０１を加熱することにより、GaAs基板１０１上にＡｌＧａＡｓをエピタキシャル成長させていた。
特開２００６−０５４４０１号公報

ところが、上記従来のＨＥＭＴ１００は、本来、真性半導体（Ｉ型の半導体）層であるはずのバッファ層１０２がＰ型の半導体層となり、高周波信号のスイッチング素子として使用した場合に、高調波成分が生じて、相互変調歪が発生するおそれがあった。

すなわち、従来のＨＥＭＴ１００では、バッファ層１０２の材料の一つであるＴＭＡｌにおいてＣ（炭素）とＡｌとの結合力が強いため、バッファ層１０２を形成する工程で、ＣとＡｌとが完全に分解されず、バッファ層１０２中にＣが残留することがあった。

このように、バッファ層１０２にＣが残留すると、このＣがＰ型の不純物として作用してバッファ層１０２中にホール（正孔）が形成され、その結果、ＨＥＭＴの埋込ゲート領域１０９に所定の負の電圧を印加した際（ＨＥＭＴ１００がピンチオフの状態のとき）に、ソース・ドレイン間の電圧変化に依存して容量が変化する寄生容量が発生する。

図９は、従来構造のＨＥＭＴがピンチオフの状態のときにおけるキャリア分布を示した説明図である。この図９では、ソース電極１１０−ドレイン電極間の電位差が０（Ｖ）であり、ＨＥＭＴ１００の埋込ゲート領域１０９にピンチオフ電圧よりも十分に低いゲート電圧として、−６（Ｖ）のゲート電圧が印加されているときの、ＨＥＭＴ１００内部のキャリア分布を示している。

従来のＨＥＭＴ１００では、上記したのようにバッファ層１０２内にホールが形成されるため、埋込ゲート領域１０９に負のゲート電圧を印加すると、図９に示すように、埋込ゲート領域１０９下方部分のホールＨが、埋込ゲート領域１０９側へ引き寄せられる。

その結果、この埋込ゲート領域１０９側に引き寄せられた部分のホールＨと、
ソース電極１１０近傍の電子ｅとの間に、埋込ゲート領域１０９―ソース電極１１０間の電圧変化に依存して容量が変化する寄生容量Ｃssubが形成されると共に、埋込ゲート領域１０９側に引き寄せられた部分のホールＨと、ドレイン電極１１１近傍の電子ｅとの間に、埋込ゲート領域１０９―ドレイン電極１１０間の電圧変化に依存して容量が変化する寄生容量Ｃdsubが形成される。

このとき、ソース電極１１０側に引き寄せされた電子ｅと埋込ゲート領域１０９との間に、埋込ゲート領域１０９―ソース電極１１０間の電圧変化に依存して容量が変化する寄生容量Ｃｇｓが形成されると共に、ドレイン電極１１１側に引き寄せられた電子ｅと埋込ゲート領域１０９との間に、埋込ゲート領域１０９―ドレイン電極１１０間の電圧変化に依存して容量が変化する寄生容量Ｃｇｄが形成される。

さらに、このとき、ソース電極１１０―ドレイン電極１１１間には、絶縁膜を介して、ソース電極１１０−ゲート電極間に形成される寄生容量と、ゲート電極−ドレイン電極１１１間に形成される寄生容量との合成容量からなる寄生容量Ｃｄｓが形成される。

なお、このソース電極１１０―ドレイン電極１１１間に形成される寄生容量Ｃｄｓは、その容量がソース電極１１０―ドレイン電極１１１間の電圧変化に依存することはない。

このように、従来のＨＥＭＴ１００では、ピンチオフの状態のときに、電圧依存性を有する４つの寄生容量Ｃssub、Ｃdsub、Ｃｇｄ、Ｃｇｓと、電圧依存性のない１つの寄生容量Ｃｄｓとの合成容量が生じる。

電圧依存性のない一方の寄生容量Ｃｄｓは、高調波成分や相互変調歪の発生原因とはならないが、電圧依存性のある他方の４つの寄生容量Ｃssub、Ｃdsub、Ｃｇｓ、Ｃｇｄは、高調波成分や相互変調歪の発生原因となる。

そのため、このＨＥＭＴ１００をスイッチング素子として使用した高周波回路は、接続した機器に悪影響を及ぼすおそれがあった。

そこで、請求項１に係る本発明では、半絶縁性基板上に、化合物半導体からなるバッファ層を介して、トランジスタとして動作する能動層が形成された半導体装置において、前記バッファ層は、Ｎ型の不純物がドープされたドープ層を有する第１バッファ層と、前記第1バッファ層と前記能動層との間に形成され、ノンドープの化合物半導体からなる第２バッファ層とを有することを特徴とする半導体装置を提供することとした。

また、請求項２に係る本発明では、請求項１に記載の半導体装置において、前記第１バッファ層は、ＡｌＧａＡｓにより構成した層と、ＧａＡｓにより構成した層とが交互に積層されて構成され、少なくとも、前記ＡｌＧａＡｓにより構成した層に、前記Ｎ型の不純物がドープされていることを特徴とする。

また、請求項３に係る本発明では、半絶縁性基板上に、化合物半導体からなり、Ｎ型の不純物がドープされたドープ層を有する第１バッファ層を形成する工程と、前記第１バッファ層上に、ノンドープの化合物半導体からなる第２バッファ層を形成する工程と、前記第２バッファ層上に、トランジスタとして動作する能動層を形成する工程とを有し、前記第１バッファ層を形成する工程は、有機金属化合物にＮ型の不純物を添加した材料を用いて、前記ドープ層をエピタキシャル成長させる工程を含むことを特徴とする半導体装置の製造方法を提供することとした。

本発明では、半絶縁性基板上に、化合物半導体からなるバッファ層を介して、トランジスタとして動作する能動層が形成された半導体装置において、バッファ層を形成する際に、当該バッファ層の材料にＮ型の不純物をドープしておくことによって、形成後のバッファ層の導電型を可及的にＩ型に近づけることができるので、トランジスタのゲートに、ピンチオフ電圧よりも十分低いゲート電圧を印加した場合に、内部に生じる寄生容量の電圧依存性を低減することができ、その結果、当該半導体装置を高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

本実施形態に係る半導体装置は、半絶縁性基板と、この半絶縁性基板上に形成された化合物半導体からなるバッファ層と、このバッファ層上に形成され、トランジスタとして動作する能動層とを備えている。

特に、この半導体装置が備えるバッファ層は、Ｎ型の不純物がドープされたドープ層を有する第１バッファ層と、この第1バッファ層と能動層との間に形成され、ノンドープの化合物半導体からなる第２バッファ層とを備えている。

そのため、この半導体装置は、Ｐ型の不純物が残留して、導電型がＰ型になりがちな第１バッファ層の導電型を、バッファ層にＮ型の不純物をドープしたドープ層を設けることによって、可及的に真性半導体であるＩ型の導電型に近づけることができる。

その結果、この半導体装置は、トランジスタのゲートに、ピンチオフ電圧よりも十分低いゲート電圧を印加した場合に発生する電圧依存性のある寄生容量を低減することができ、高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

このように、バッファ層にＮ型の不純物をドープしたドープ層形成した場合、電圧依存性のある寄生容量を低減することができる一方、ドープ層にドープされたＮ型の不純物により、トランジスタをピンチオフの状態にしたときに、ソース−ドレイン間にリーク電流が発生することが予想される。

しかし、本実施形態に係る半導体装置では、トランジスタとして動作する能動層と、ドープ層を有する第１バッファ層との間に、ノンドープの化合物半導体からなる第２バッファ層を設けているため、この第２バッファ層と第１バッファ層との間にバンドギャップの差を生じさせることができるので、ピンチオフの状態のときに、ソース−ドレイン間に生じるリーク電流を可及的に低減することができる。

また、この半導体装置において、第１バッファ層は、その全体をＡｌＧａＡｓ（アルミニウム・ガリウム・砒素）からなる単一材料により構成し、この第１バッファ層全体をＮ型の不純物がドープされたドープ層により構成してもよいが、第１バッファ層の構成は、これに限定するものではなく、他の構造としてもよい。

第１バッファ層の他の構造としては、たとえば、ＡｌＧａＡｓにより構成した層と、ＧａＡｓ（ガリウム・砒素）により構成した層とを交互に積層してマルチレイヤーバッファを形成し、このマルチレイヤーバッファを構成する各層のうち、少なくとも、ＡｌＧａＡｓにより構成した層に、Ｎ型の不純物をドープしておくように構成してもよい。

かかる構成とすることにより、第１バッファ層を構成するＡｌＧａＡｓからなる層と、ＧａＡｓからなる層との各間に、それぞれバンドギャップの差を生じさせることができるので、トランジスタがピンチオフの状態のときのリーク電流の発生をさらに抑制することができると共に、バッファ層上に形成する能動層の結晶構造をより好適な構造に形成することができる。

以下、本実施形態に係る電界効果トランジスタを備えた半導体装置について図面を参照して具体的に説明する。

図１に示すように、本実施形態に係る半導体装置１は、半絶縁性基板であるGaAs基板２上に、化合物半導体であるＡｌＧａＡｓからなるバッファ層Ｂを介して、ヘテロ接合型の電界効果トランジスタである高電子移動度トランジスタ（以下、「ＨＥＭＴ（High Electron Mobility Transistor）」という。）として動作する能動層とを備えている。

この半導体装置１が有する能動層は、バッファ層Ｂ上に、Ｎ型の不純物が高濃度にドープされたＡｌＧａＡｓからなる第１の電子供給層５と、ノンドープのＡｌＧａＡｓからなるスペーサ層６と、ノンドープのＩｎＧａＡｓ（インジウム・ガリウム・砒素）からなるチャネル層７と、ノンドープのＡｌＧａＡｓからなるスペーサ層８と、Ｎ+ＡｌＧａＡｓからなる第２の電子供給層９と、第１及び第２の電子供給層５、６よりも低濃度にＮ型の不純物がドープされたＡｌＧａＡｓからなるバリア層１０とが順次エピタキシャル成長されたダブルへテロ接合構造をしている。

そして、バリア層１０の所定領域には、Ｐ型の不純物を拡散させることによって形成した埋込ゲート領域１１を備えており、この埋込ゲート領域１１を挟んだバリア層１０の表面の所定位置には、バリア層１０とオーミック接続したソース電極１２と、ドレイン電極１３とを備えている。

特に、この半導体装置１のバッファ層Ｂは、化合物半導体であるＡｌＧａＡｓからなり、Ｎ型の不純物であるＳｉ（シリコン）がドープされたドープ層としての第１バッファ層３と、この第１バッファ層３と能動層の最下層である第１の電子供給層５との間に設けられ、ノンドープの化合物半導体であるＡｌＧａＡｓからなる第２バッファ層４とを備えている。

このように、本実施形態の半導体装置１は、比較的膜厚の厚い第１バッファ層３にＮ型の不純物であるＳｉがドープされているため、仮に、第１バッファ層３を形成した際に、当該第１バッファ層３の内部にＰ型不純物であるＣ（炭素）が残留していた場合であっても、第１バッファ層３にドープされたＮ型の不純物が、第１バッファ層３に残留しているＰ型の不純物によるＰ型の導電性を打ち消すように作用するため、形成後の第１バッファ層３全体の導電性を真性半導体であるＩ型に可及的に近づけることができる。

そのため、ＨＥＭＴの埋込ゲート領域１１に、ピンチオフ電圧よりも十分に低いゲート電圧を印加したとき、すなわち、ＨＥＭＴがピンチオフの状態のときに、ソース電極と第１バッファ層３との間、及び、ドレイン電極１３と第１バッファ層３との間に、ソース電極やドレイン電極に印加される電圧の変化に依存して容量が変化する寄生容量の発生を低減することができる。

図２は、本実施形態の構造をした半導体装置１のＨＥＭＴと、従来構造の半導体装置（ＨＥＭＴ１００）との各ソース電極１２、１１０―ドレイン電極１３、１１１間に印加する電圧を変化させた場合に、各ソース電極１２、１１０―ドレイン電極１３、１１１間に生じる各寄生容量を合成した合成容量の値を測定した実験結果を示す説明図である。

図２では、横軸にソース電極１２、１１０―ドレイン電極１３、１１１間に印加する電圧をとり、縦軸に寄生容量の合成容量値をとっている。

この図２に示すグラフからも分かるように、本実施形態の半導体装置１のＨＥＭＴは、従来のＨＥＭＴ１００に比べて、ソース電極１２―ドレイン電極１３間に印加する電圧値に対する寄生容量の電圧依存性が低くなっている。

このことから、本実施形態のＨＥＭＴと従来のＨＥＭＴ１００との能動層の構造が同じであることを考慮すると、本実施形態のＨＥＭＴの能動層よりも下層側に生じる寄生容量の電圧依存性が、従来のＨＥＭＴ１００の能動増よりも下層側に生じる寄生容量Ｃssub、Ｃdsub（図９参照）の電圧依存性よりも低くなっていることが容易に推測できる。

このように、本実施形態のＨＥＭＴは、従来のＨＥＭＴ１００に比べて、ソース電極１２、１１０―ドレイン電極１３、１１１間に印加する電圧の変化に対して寄生容量の変化が少ないため、高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

さらに、この半導体装置１が備えるバッファ層Ｂは、第１バッファ層上に形成されたノンドープのＡｌＧａＡｓからなる第２バッファ層４を備えているため、バッファ層Ｂ中において、この第２バッファ層４と第１バッファ層３との間にバンドギャップの差を生じさせることができるので、ピンチオフの状態のときに、ソース電極１２−ドレイン電極１３間に生じるリーク電流を可及的に低減することができる。

図３は、埋込ゲート領域１１に印加するゲート電圧を変化させた場合に、第２バッファ層４であるノンドープのＡｌＧａＡｓ層を備えた本実施形態の半導体装置１と、第１バッファ層３は備えているが、第２バッファ層４であるノンドープのＡｌＧａＡｓ層を備えていない半導体装置とのソース電極１２―ドレイン電極１３間に流れるリーク電流の値を測定した測定結果を示す説明図である。

図３では、横軸に埋込ゲート領域１１に印加するゲート電圧をとり、縦軸にリーク電流の電流値をとっている。なお、本実施形態では、ゲート電圧が−１（Ｖ）よりも高い場合に、ＨＥＭＴがＯＮし、ゲート電圧が−１（Ｖ）よりも低い場合に、ＨＥＭＴがＯＦＦするように半導体装置１を設計している。

この図３に示すグラフから分かるように、第１バッファ層３とＨＥＭＴとの間にノンドープのＡｌＧａＡｓ層からなる第２バッファ層４を介在させない場合には、ゲート電圧を−１（Ｖ）よりも十分低くしても、すなわち、ＨＥＭＴをＯＦＦ状態にしても、ソース電極１２―ドレイン電極１３間に、１．０Ｅ−０２（Ａ）以上の非常に大きなリーク電流が流れている。

その一方で、本実施形態の半導体装置１のように、第１バッファ層３とＨＥＭＴとの間にノンドープのＡｌＧａＡｓ層からなる第２バッファ層４を介在させた場合には、ゲート電圧が０（Ｖ）を下回ると、ソース電極１２―ドレイン電極１３間に流れるリーク電流が急激に減少し、ゲート電圧を−１（Ｖ）よりも十分低くすると、すなわち、ＨＥＭＴをＯＦＦ状態にすると、ソース電極１２―ドレイン電極１３間に流れるリーク電流が非常に小さく、１．０Ｅ−１２（Ａ）を下回っている。

このように、本実施形態の半導体装置１は、ＨＥＭＴがＯＦＦのときに、優れたアイソレーション特性を備えているため、高周波信号のスイッチング素子として良好に機能させることができる。

また、本実施形態の半導体装置１では、ソース電極１２―ドレイン電極１３間に流れるリーク電流を好適に低減するために、第２バッファ層４の厚さを所定の厚さに設計することが望ましい。

図４は、ノンドープ層である第２バッファ層４の厚さを変化させた場合におけるソース電極１２―ドレイン電極１３間に流れるリーク電流の値を測定した測定結果を示す説明図である。

図４では、横軸にノンドープ層である第２バッファ層４の厚みをとり、縦軸にソース電極１２―ドレイン電極１３間に流れるリーク電流の値をとっている。

この図４から分かるように、第２バッファ層４の厚さが０．２（μｍ）を下回ると、ソース電極１２―ドレイン電極１３間に流れるリーク電流の値が急激に増大する。

そのため、この半導体装置１に設ける第２バッファ層４の厚さは、少なくとも０．２（μｍ）を超える厚さとなるように構成する必要がある。

ここで、このように構成される半導体装置１の製造方法について説明する。

図１に示す半導体装置１を製造する際には、半絶縁性のGaAs（ガリウム・砒素）からなるGaAs基板２を用意する。

次に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて、ＡｌＧａＡｓからなるバッファ層Ｂ、Ｎ＋ＡｌＧａＡｓからなる第１の電子供給層５、Ｉ型のＡｌＧａＡｓからなるスペーサ層６、Ｉ型のＩｎＧａＡｓからなるチャネル層７、Ｉ型のＡｌＧａＡｓからなるスペーサ層８、Ｎ＋ＡｌＧａＡｓからなる第２の電子供給層９、ＮＡｌＧａＡｓからなるバリア層１０を順次エピタキシャル成長する。

特に、バッファ層Ｂを形成する工程においては、まず、GaAs基板２を挿入したＭＯＣＶＤ装置内に、ＴＭＡｌ（トリメチルアルミニウム）、ＴＭＧａ（トリメチルガリウム）等の有機金属化合物と、Ａｓの水素化合物であるアルシンと、Ｎ型の不純物であるＳｉを混合した材料ガスを流入させながら、GaAs基板２を加熱することにより、GaAs基板２上に、Ｎ型の不純物がドープされた第１バッファ層３を形成する。

このとき、材料ガスに添加するＳｉの量は、第１バッファ層３を形成する際に、当該第１バッファ層３内に残留するＣの量を予めシミュレーションしておき、その結果に基づいて予測したＣの残留量と同量、すなわち、残存するＣにより生じるホールの数と、Ｓｉを添加することにより生じる電子の数とが同量となる量、若しくは、それよりも若干多い量とする。

予測したＣの残留量と上記同量のＳｉを添加した場合には、形成後の第１バッファ層３の導電性を可及的にＩ型に近づけることができ、予測したＣの残留量よりも若干多くのＳｉを添加した場合には、そのＳｉが次に形成するノンドープの第２バッファ層４内へ拡散して、第２バッファ層に残留するＣに起因したＰ型の導電型を多少弱めることができる。

次に、ＭＰＣＶＤ装置内に、ＴＭＡｌ、ＴＭＧａ等の有機金属化合物と、Ａｓの水素化合物であるアルシンとを混合した材料ガスを流入させながら、GaAs基板２を加熱することにより、第１バッファ層３上に、ノンドープのＡｌＧａＡｓからなる第２バッファ層４を形成する。

その後、材料ガスを適宜変更しながら同じくＭＯＣＶＤ法を用いて、第１の電子供給層５、スペーサ層６、チャネル層７、スペーサ層８、第２の電子供給層９、バリア層１０を順次エピタキシャル成長させて、能動層を形成する。

次に、バリア層１０の所定領域に、Ｐ型の不純物であるＺｎ（亜鉛）を比較的高濃度に拡散させることによって、埋込ゲート領域１１を形成する。

その後、バリア層の上面にAuGe（金・ゲルマニウム）、Ni（ニッケル）、Au（金）を順次蒸着させた金属層を形成した後、ソース電極１２の形成位置と、ドレイン電極１３の形成位置と、埋込ゲート領域１１の上部のみを残し、不要な部分の金属層を除去することによって、ソース電極１２、ドレイン電極１３、ゲート電極（図示略。）を形成して、図１に示すような半導体装置１を製造する。

ここで、このようにして製造された半導体装置１のＨＥＭＴをスイッチング用ＦＥＴ（Field Effect Transistor）として使用した場合の等価回路と、その動作等について説明する。図５は、本実施形態の半導体装置１の等価回路及びその動作を示す説明図である。なお、図５の説明では、スイッチング用ＦＥＴのゲート電極をゲートＧ、ソース電極をソースＳ、ドレイン電極をドレインＤと称して説明する。

図５（ａ）に示すように、このスイッチング用ＦＥＴは、そのゲートＧに比較的高い抵抗Ｒｇが接続されている。そのため、このスイッチングＦＥＴは、ゲートＧにピンチオフ電圧であるＶｐ以上Ｖｆ以下の所定のゲート電圧を印加したときにＯＮ状態となる。

このとき、このスイッチングＦＥＴは、図５（ｂ）に示すように、数（Ω）の抵抗と同一の等価回路で表すことができる。

一方、このスイッチングＦＥＴは、そのゲートＧにＶｐよりも十分に低いゲート電圧を印加したときにＯＦＦ状態となる。

このとき、このスイッチングＦＥＴは、図５（ｃ）に示すように、ソースＳ−ドレインＤ間に発生する電圧依存性のない寄生容量Ｃｄｓと、ゲートＧ−ソースＳ間、及びゲートＧ−ドレインＤ間に発生する電圧依存性のある直列に接続された寄生容量Ｃｇｓ、Ｃｇｄと、ドレインＤ−バッファ層Ｂ（図１参照）間、及び、ソースＳ−バッファ層Ｂ（図１参照）間に発生する電圧依存性のある直列に接続された寄生容量Ｃdsub,Ｃssubとが並列に接続された合成容量と同一の等価回路となる。

このように、本実施形態の半導体装置１は、ゲートＧに抵抗値の高い抵抗Ｒｇを接続することによって、スイッチング用ＦＥＴとして使用した場合に、ＯＮ状態とＯＦＦ状態とで明確に抵抗性と容量性とを示すことから、マイクロ波帯用のスイッチ回路として、優れた特性を発揮する。

しかも、この半導体装置１は、上記のように、従来の半導体装置に比べて、電圧依存性のある寄生容量の値が非常に低いので、高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

さらに、この半導体装置１は、上記のように、バッファ層Ｂに、厚さを０．２（μｍ）以上とした第２バッファ層４を設けることによって、ＯＦＦ状態におけるソースＳ−ドレインＤ間のリーク電流を可及的に低減することができるので、高周波信号のスイッチング素子として使用しても、ＯＦＦ状態のときに優れたアイソレーション特性を発揮する。

次に、本実施形態の半導体装置１の変形例について説明する。図６は、第１の変形例に係る半導体装置１ａを示す断面説明図であり、図７は、第２の変形例を示す半導体装置１ｂを示す断面説明図である。なお、以下の説明では、図１に示した半導体装置１と同一の構成要素については、同一の符号を付して説明する。

また、図６では、バッファ層を符号Ｂａで示しており、図７では、バッファ層を符号Ｂｂで示している。

図６に示すように、第１の変形例に係る半導体装置１ａは、第１バッファ層の構造以外（第２バッファ層４及び能動層）については、図１に示した半導体装置１と同様であるため、ここでは、その説明を省略し、第１バッファ層の構造についてのみ説明することとする。

この第１の変形例に係る半導体装置（以下、「半導体装置１ａ」という。）の、第１バッファ層は、Ｎ型の不純物であるＳｉを所定量ドープしたＡｌＧａＡｓからなるドープ層２０と、ノンドープのＧａＡｓからなるノンドープ層２１ａとを交互にエピタキシャル成長させて形成したマルチレイヤーバッファ構造としている。

このように第１バッファ層を構成することによっても、ＡｌＧａＡｓからなる層を形成した際に、その内部に残留するＣによるＰ型の導電性を、ドープするＮ型の不純物であるＳｉにより弱めることができるので、この半導体装置１ａは、図１に示した半導体装置１と同様に、高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

また、このようにマルチレイヤーバッファ構造とした場合に、Ｃが残留するおそれのあるＡｌＧａＡｓからなる層にのみ、Ｓｉをドープすることにより、ドーパントとしてのＳｉの使用量を低減することができるので、半導体装置１ａの製造コストを低減することができる。

また、図７に示すように、第２の変形例に係る半導体装置１ｂは、第１バッファ層の構造以外（第２バッファ層４及び能動層）については、図１に示した半導体装置１と同様であるため、ここでは、その説明を省略し、第１バッファ層の構造についてのみ説明することとする。

この第２の変形例に係る半導体装置（以下、「半導体装置１ｂ」という。）の、第１バッファ層は、Ｎ型の不純物であるＳｉを所定量ドープしたＡｌＧａＡｓからなるドープ層２０と、Ｎ型の不純物であるＳｉを所定量ドープしたＧａＡｓからなるドープ層２１ｂとを交互にエピタキシャル成長させて形成したマルチレイヤーバッファ構造としている。

このように第１バッファ層を構成することによっても、ＡｌＧａＡｓからなる層を形成した際に、その内部に残留するＣによるＰ型の導電性を、ドープするＮ型の不純物であるＳｉにより弱めることができるので、この半導体装置１ｂは、図１に示した半導体装置１と同様に、高周波信号のスイッチング素子として使用しても、高調波成分が生じ難く、相互変調歪の発生を抑制することができる。

また、この半導体装置１ｂは、ドーパントとしてのＳｉの使用量については、第１の変形例に係る半導体装置１ａより多くなるため、多少製造コストはかさむものの、第１バッファ層を形成する工程において、常時一定量のＳｉをＭＯＣＶＤ装置内に流入させることによって、Ｎ型の不純物がドープされた第１バッファ層を形成することができるので、製造工程を簡略化することができる。

本実施形態に係る半導体装置を示す断面説明図である。 本実施形態の半導体装置と、従来構造の半導体装置の各ソース電極―ドレイン電極間に印加する電圧を変化させた場合に、各半導体装置に生じる寄生容量の値を測定した実験結果を示す説明図である。 ゲート電圧を変化させた場合に、第２バッファ層を備えた本実施形態の半導体装置と、第２バッファ層を備えていない半導体装置とのソース電極―ドレイン電極間に流れるリーク電流の値を測定した測定結果を示す説明図である。 第２バッファ層の厚さを変化させた場合におけるソース電極―ドレイン電極間に流れるリーク電流の値を測定した測定結果を示す説明図である。 本実施形態の半導体装置の等価回路及びその動作を示す説明図である。 第１の変形例に係る半導体装置を示す断面説明図である。 第２の変形例を示す半導体装置を示す断面説明図である。 従来のＨＥＭＴの構造を示す断面説明図である。 従来構造のＨＥＭＴがピンチオフの状態のときにおけるキャリア分布を示した説明図である。

符号の説明

１ 半導体装置
２ GaAs基板
Ｂ バッファ層
３ 第１バッファ層
４ 第２バッファ層
５ 第１の電子供給層
６、８ スペーサ層
７ チャネル層
９ 第２の電子供給層
１０ バリア層
１１ 埋込ゲート領域
１２ ソース電極
１３ ドレイン電極

Claims (3)

1. 半絶縁性基板上に、化合物半導体からなるバッファ層を介して、トランジスタとして動作する能動層が形成された半導体装置において、
   前記バッファ層は、Ｎ型の不純物がドープされたドープ層を有する第１バッファ層と、
   前記第1バッファ層と前記能動層との間に形成され、ノンドープの化合物半導体からなる第２バッファ層と、
   を有することを特徴とする半導体装置。
2. 前記第１バッファ層は、ＡｌＧａＡｓにより構成した層と、ＧａＡｓにより構成した層とが交互に積層されて構成され、
   少なくとも、前記ＡｌＧａＡｓにより構成した層に、前記Ｎ型の不純物がドープされていることを特徴とする請求項１に記載の半導体装置。
3. 半絶縁性基板上に、化合物半導体からなり、Ｎ型の不純物がドープされたドープ層を有する第１バッファ層を形成する工程と、
   前記第１バッファ層上に、ノンドープの化合物半導体からなる第２バッファ層を形成する工程と、
   前記第２バッファ層上に、トランジスタとして動作する能動層を形成する工程と、
   を有し、
   前記第１バッファ層を形成する工程は、
   有機金属化合物にＮ型の不純物を添加した材料を用いて、前記ドープ層をエピタキシャル成長させる工程を含む
   ことを特徴とする半導体装置の製造方法。

Images