JP2004200433A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200433A JP2004200433A JP2002367573A JP2002367573A JP2004200433A JP 2004200433 A JP2004200433 A JP 2004200433A JP 2002367573 A JP2002367573 A JP 2002367573A JP 2002367573 A JP2002367573 A JP 2002367573A JP 2004200433 A JP2004200433 A JP 2004200433A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- contact layer
- hemt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims description 82
- 238000009826 distribution Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 125000005842 heteroatom Chemical group 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 282
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 33
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】InGaAsオーミックコンタクト層とInAlAsショットキーコンタクト層の間にn型InGaAlP層を挿入することによって、ヘテロ接合の伝導帯のバンド不連続量を小さくし、ソース抵抗およびドレイン抵抗を低減した半導体素子を提供する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には、2次元電子ガスを利用した電界効果トランジスタを含む半導体装置に関する。
【0002】
【従来の技術】
電界効果トランジスタ(feild effect transistor:FET)の一種として、「高電子移動度トランジスタ(high electron mobility transistor:HEMT)」が知られている。これは、例えば、半絶縁性の半導体基板上に、高純度の半導体からなるチャネル層と、チャネル層よりも電子親和力が小さくn型不純物が高濃度にドーピングされた電子供給層とのヘテロ接合を形成し、チャネル層中に蓄積された電子移動度が高い2次元電子ガス(2-dimensional electron gas:2DEG)をキャリアとするトランジスタである。
【0003】
現在最も一般的なHEMTは、基板としてガリウムヒ素(GaAs)基板を使用し、チャネル層としてGaAsに格子整合しないインジウム・ガリウムヒ素(InGaAs)を使用する、スードモルフィック(Pseudomorphic)−HEMT(P−HEMT)である。チャネル層材料であるInxGa1-xAsは、In組成xが大きくなるにつれて電子移動度が高くなり、高周波性能および低雑音性能が向上するという利点が生ずる。しかし、P−HEMTでは、チャネル層を臨界膜厚(結晶格子が弾性変形を保てる厚さ)以下にする必要があるため、チャネル層のIn組成xの範囲としては、0.25以下でしか使用できなかった。
【0004】
一方、基板としてインジウム燐(InP)基板を用いたHEMT(InP−HEMT)では、InPに格子整合するIn0.53Ga0.47Asをチャネル層として使用できるため、優れた高周波性能が得られる。しかし、▲1▼InP基板はGaAs基板と比較して高価である、▲2▼In組成0.53では、エネルギーバンドギャップEgが小さく電界に対する耐圧が低い、という問題点がある。
【0005】
近年、分子線エピタキシー法(MBE法)や、有機金属化学気相堆積法(MOCVD法)等の結晶成長技術の進歩により、GaAs基板上にまずGaAsよりも格子定数が大きな半導体層をバッファ層として成長し、その上にIn組成xが0.3以上のInxGa1-xAs層をチャネル層とするヘテロ構造を積層したHEMT(Metamorphic−HEMT(MM−HEMT))が作製できるようになった。MM−HEMTは、チャネル層のIn組成をP−HEMTよりも大きくできるので、高周波性能に優れる一方で、価格の安いGaAs基板を使用するためInP−HEMTに比べて低価格で製造が可能である、という利点を有する。
【0006】
図6は、本発明者が本発明に至る過程で検討したMM−HEMTの断面構造の一例を表す模式図である。その構造を、製造工程に沿って説明すると以下の如くである。
【0007】
すなわち、まずMOCVD法によって、半絶縁性GaAs基板901の上に、In組成vを0から0.39まで徐々に変化させたノンドープInVAl1−VAsバッファ層902、ノンドープIn0.40Ga0.60Asチャネル層903、ノンドープIn0.39Al0.61Asスペーサ層904、Siドープn型In0.39Al0.61As電子供給層905、ノンドープIn0.39Al0.61Asショットキーコンタクト層906、Siドープn型In0.40Ga0.60Asオーミックコンタクト層907を、順次成長する。
【0008】
次に、フォトリソグラフィーおよび蒸着プロセスによって、チタン(Ti)/白金(Pt)/金(Au)をこの順に積層させたノンアロイ型のオーミックコンタクトによるソース電極908およびドレイン電極909を形成する。
【0009】
次に、電子ビーム露光によって一部分だけ露出させたn型InGaAsオーミックコンタクト層907をエッチング除去して、ノンドープInAlAsショットキーコンタクト層906の表面を露出させ、その上にTi/Pt/Auゲート電極910を形成することにより、HEMTの要部が完成する。
【0010】
以上説明した具体例の場合は、チャネル層903のIn組成が0.4であるが、それ以外のIn組成の場合も、その作製方法は同様とすることができる。
【0011】
このように、MM−HEMTは、チャネル層のIn組成が基板との格子整合条件に制約されないという利点を有する。さらに、In組成が0.31〜0.45の範囲のMM−HEMTは、以下の利点を有する。
【0012】
(1)InAlAs電子供給層905とInGaAsチャネル層903の伝導帯のバンド不連続量ΔEcが、0.62〜0.80eVであり、P−HEMTの0.34eVおよびInP−HEMTの0.52eVより大きく、高い2DEG濃度が得られる。
【0013】
(2)チャネル層903のバンドギャップEgが0.84〜1.00eVとInP−HEMTの0.76eVより大きく、高耐圧が得られる。
【0014】
しかしながら、In組成が0.31〜0.45の範囲のMM−HEMTは、以下のような問題点がある。
【0015】
すなわち、n型InGaAsオーミックコンタクト層907とノンドープInAlAsショットキーコンタクト層906のヘテロ界面の伝導帯のバンド不連続量ΔEcは、0.62〜0.80eVである。これに対して、P−HEMTのGaAsオーミックコンタクト層とAlGaAs電子供給層のバンド不連続量ΔEcは、0.15eVである。また、InP−HEMTのInGaAsオーミックコンタクト層とInAlAsショットキーコンタクト層のバンド不連続量ΔEcは0.52eVである。つまり、MM−HEMTのオーミックコンタクト層907とショットキーコンタクト層906のヘテロ界面の伝導帯のバンド不連続量は、P−HEMTやInP−HEMTと比較すると、0.1eV以上大きな値である。
【0016】
この伝導帯のバンド不連続は、ノンアロイオーミックコンタクトによるソース電極908、ドレイン電極909と、InGaAsチャネル層903との間の電子電流の障壁となるので、ソース抵抗およびドレイン抵抗を著しく増大させる原因となっていた。その結果として、素子の高周波性能および低雑音性能が低下するという問題点があった。
【0017】
【発明が解決しようとする課題】
以上説明したように、図6に表したMM―HEMTの場合、n型InGaAsオーミックコンタクト層907とノンドープInAlAsショットキーコンタクト層906の伝導帯のバンド不連続量ΔEcが大きいことに起因して、高周波性能および低雑音性能が低下するという問題点があった。
【0018】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、高周波性能や低雑音性能を改善したMM−HEMTの構造を有する半導体装置を提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の半導体装置は、GaAs基板と、前記GaAs基板上に設けられ、その少なくとも一部の格子定数がGaAsよりも大きい半導体からなるバッファ層と、前記バッファ層の上に設けられたInU1Ga1−U1Asからなるチャネル層と、前記チャネル層の上および下の少なくともいずれかに設けられたn型InV1Al1−V1Asからなる電子供給層と、前記チャネル層及び前記電子供給層の上に設けられたInV2Al1−V2Asからなるショットキーコンタクト層と、前記ショットキーコンタクト層の上に設けられたn型InX(Ga1−YAlY)1−XP層と、前記n型InX(Ga1−YAlY)1−XP層の上に設けられたn型InU2Ga1−U2Asオーミックコンタクト層と、前記n型InX(Ga1−YAlY)1−XP層あるいは前記ショットキーコンタクト層の上に設けられたゲート電極と、前記オーミックコンタクト層の上に設けられたソース電極およびドレイン電極と、を備えたことを特徴とする。
【0020】
上記構成によれば、高周波性能や低雑音性能を改善したMM−HEMTの構造を有する半導体装置を提供することができる。
【0021】
ここで、前記バッファ層は、InAlAs、InGaAs、InGaAlAs、InGaP、InAlP及びInGaAlPよりなる群から選択された1種類もしくは2種類以上の積層構造からなり、その層厚方向にみて、その材料固有の格子定数が前記基板から離れるに従って連続的または段階的に増加してなる部分を有するものとすれば、基板とその上に形成する半導体層との間の格子定数の「ずれ」を緩和できる。
【0022】
また、前記チャネル層のIn組成U1は、0.31≦U1≦0.45であり、前記オーミックコンタクト層のIn組成U2は、0.31≦U2≦0.60であるものとすることができる。チャネル層のIn組成をこのような範囲とすれば、そのバンドギャップが0.84〜1.00eVとInP−HEMTの0.76eVより大きく、高耐圧が得られる。
【0023】
また、前記オーミックコンタクト層のIn組成U2が、0.45≦U2≦0.60でり、その膜厚が20nm以下であるものとしてもよい。すなわち、InGaAs層、InAlAs層およびInGaAlP層は、バッファ層の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。従って、オーミックコンタクト層の厚さがその臨界膜厚である約20nmよりも小さい場合には、バッファ層の最上部に格子整合するInGaAsのIn組成XInに対し、In組成を(XIn+0.15)程度まで大きくすることが可能である。
【0024】
また、前記電子供給層のIn組成V1は、0.1≦V1≦0.44であり、前記ショットキーコンタクト層のIn組成V2は、0.30≦V1≦0.44であるものとすることができる。このようにすれば、電子供給層及びショットキーコンタクト層とバッファ層の最上部との間で格子整合を確保することができる。
【0025】
また、前記電子供給層のIn組成V1は、0.1≦V1≦0.3であり、その膜厚が15nm以下であるものとすることもできる。すなわち、電子供給層が臨界膜厚である15nmよりも薄い場合には、そのIn組成の下限を約0.1まで下げることが可能となる。このようにすると、電子供給層とチャネル層との間の伝導帯のバンド不連続量ΔEcが0.62〜0.80eVとなり、P−HEMTの0.34eVおよびInP−HEMTの0.52eVより大きく、高い2DEG濃度が得られる。
【0026】
また、前記InX(Ga1−YAlY)1−XP層のIn組成Xは、0.78≦X≦1であり、Al組成Yは、0≦Y≦1であるものとすることができる。このようにすれば、バッファ層の最上部との間で格子整合を確保することができる。
【0027】
また、前記InX(Ga1−YAlY)1−XP層のIn組成Xは、0.92≦X≦1であり、その膜厚が15nm以下であるものとしてもよい。すなわち、InGaAlP層の膜厚が臨界膜厚である15nmよりも薄い場合には、バッファ層の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、InGaAlP層が臨界膜厚よりも薄い場合には、そのIn組成Xの上限を1にまで上げることが可能となる。
【0028】
また、前記InX(Ga1−YAlY)1−XP層の厚み方向のIn組成Xの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に増加してなるものとすることができる。このようにすれば、エネルギーバンド不連続量をさらに小さくすることができる。
【0029】
また、前記InX(Ga1−YAlY)1−XP層の厚み方向のAl組成Yの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に減少してなるものとしてもよい。このようにしても、エネルギーバンド不連続量をさらに小さくすることができる。
【0030】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【0031】
図1は、本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。すなわち、この半導体装置は、半絶縁性GaAs基板101の上に、形成されたMM−HEMTである。
【0032】
その構造について説明すると、GaAs基板101の上には、In組成vを徐々に変化させたノンドープInVAl1−VAsバッファ層102、Siドープn型InAlAs電子供給層103、ノンドープInAlAsスペーサ層104、ノンドープInGaAsチャネル層105、ノンドープInAlAsスペーサ層106、Siドープn型InAlAs電子供給層107、ノンドープInAlAsショットキーコンタクト層108、Siドープn型InGaAlP層109、Siドープn型InGaAsオーミックコンタクト層110が、順次積層されている。
【0033】
そして、オーミックコンタクト層110の上に、ソース電極111とドレイン電極112がそれぞれ形成されている。また、これら電極の間のオーミックコンタクト層110とn型InGaAlP層109が選択的に除去され、ショットキーコンタクト層108の上に、ゲート電極113が形成されている。
【0034】
このHEMTにおいては、電子供給層103、107から供給された電子がチャネル層105において2DEGを形成し、ゲート電極113に印加するバイアスに応じて、高速のスイッチング動作が可能とされている。
【0035】
バッファ層102の材料としては、InAlAs以外にも、例えば、InGaAs、InGaAlAs、InGaP、InAlPあるいはInGaAlPなどを用いることができる。また、バッファ層は、これらいずれかの層からなる単層構造としてもよく、または、これらいずれか2つ以上の材料を積層させた多層構造としてもよい。
【0036】
そして、GaAs基板101とその上に成長する半導体層との格子定数の「ずれ」を緩和するために、バッファ層102は、その層厚方向にみたときに基板101から離れるに従って連続的または段階的に格子定数が増加するような分布を有するようにすることが望ましい。この場合、バッファ層102の層厚方向の全体でみて、基板側から離れるに従って格子定数がおおむね増加していればよい。つまり、バッファ層102の層厚方向に見て、基板101から離れるに従って格子定数が減少するような部分があってもよい。例えば、バッファ層102をInAlAs層とInGaP層との積層構造とした場合、これらの接合部分においては、基板101から離れるに従って、格子定数が局所的に減少していてもよい。
【0037】
一方、これらバッファ層102との格子整合を確保する場合には、チャネル層105とオーミックコンタクト層110を構成するInUGa1−UAsのIn組成Uは、0.31≦U≦0.45なる範囲内とすることが望ましい。チャネル層105とオーミックコンタクト層110のIn組成は、同一でもよく、異なっていてもよい。
【0038】
但し、後に説明するように、チャネル層105やオーミックコンタクト層110の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層102の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのIn組成Uの上限を約0.6まで上げることが可能となる。
【0039】
なお、チャネル層105については、いわゆるInP−HEMTよりも高い耐圧を得るためには、In組成Uの上限は、概ね0.45とするとよい。
【0040】
チャネル層105を構成するInGaAsのIn組成を0.31〜0.45の範囲にすると、チャネル層105のバンドギャップEgが0.84〜1.00eVとInP−HEMTの0.76eVより大きく、高耐圧が得られる。
【0041】
また、電子供給層103、107とショットキーコンタクト層108を構成するInVAl1−VAsのIn組成Vは、バッファ層102との格子整合を確保する場合には、0.30≦V≦0.44なる範囲内とすることが望ましい。電子供給層103、107とショットキーコンタクト層108のIn組成は、同一でもよく、異なっていてもよい。
【0042】
但し、この場合も、後に説明するように、電子供給層103やショットキーコンタクト層108の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層102の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのIn組成Vの下限を約0.1まで下げることが可能となる。
【0043】
チャネル層105と電子供給層103、107のIn組成を上述の範囲にすると、電子供給層103、107とチャネル層105の伝導帯のバンド不連続量ΔEcが0.62〜0.80eVとなり、P−HEMTの0.34eVおよびInP−HEMTの0.52eVより大きく、高い2DEG濃度が得られる。
【0044】
また一方、本実施形態のHEMTは、組成傾斜させたバッファ層102を設けることによりGaAs基板を用いて製造できるので、コストが安いという利点も有する。
【0045】
そして、本実施形態のHEMTのさらなる特徴は、InAlAsショットキーコンタクト層108とInGaAsオーミックコンタクト層110との間に、n型InGaAlP層109を挿入する点にある。こうすると、ショットキーコンタクト層108とオーミックコンタクト層110との間のバンド不連続を緩和できる。その結果として、ソース抵抗及びドレイン抵抗を下げてトランジスタの高周波特性や雑音特性を改善できる。
【0046】
このInX(Ga1−YAlY)1−XP層109のIn組成Xは、バッファ層102との格子整合を確保する場合には、0.78≦X≦0.92なる範囲内とし、Al組成Yは、0≦Y≦1なる範囲内とすることが望ましい。
【0047】
但し、この場合も、後に説明するように、InGaAlP層109の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層102の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、InGaAlP層109が臨界膜厚よりも薄い場合には、そのIn組成Xの上限を1にまで上げることが可能となる。
【0048】
さらにまた、n型InGaAlP層109のIn組成あるいはAl組成の少なくとも一方を、ショットキーコンタクト層108からオーミックコンタクト層110に向かって連続的または断続的に変化させることより、エネルギーバンド不連続量をさらに小さくすることもできる。
【0049】
図2は、本実施形態のHEMTの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。すなわち、同図(a)は、InGaAlP層109を設けないMM−HEMTのオーミック電極下のエネルギーバンド構造を表す。また、同図(b)及び(c)は、InGaAlP層109をInGaAsオーミックコンタクト層110とInAlAsショットキーコンタクト層108の間に挿入した本実施形態のMM−HEMTのエネルギーバンド構造を表す。
【0050】
図2(a)に表したように、InGaAsAl層109を挿入しない場合は、InGaAsオーミックコンタクト層110とInAlAsショットキーコンタクト層108との間には、大きなバンド不連続が生じ、電子電流に対する障壁となるので、ソース抵抗及びドレイン抵抗が高くなる。
【0051】
これに対して、図2(b)に表したように、InGaAlP層109を挿入すると、伝導帯のバンド不連続が低減し、電子電流に対する障壁を低下させることができる。
【0052】
またさらに、図2(c)に表したように、InGaAlP層109のAl組成をInAlAsショットキーコンタクト層108からInGaAsオーミックコンタクト層110に向けて連続的または段階的に小さくすると、伝導帯のバンド不連続はさらに低減する。InGaAlP層109のIn組成をショットキーコンタクト層108からオーミックコンタクト層110に向けて連続的または段階的に増加しても同様の効果が得られる。
【0053】
このように、ソース電極111およびドレイン電極112からチャネル層105に至るヘテロ接合の伝導帯のバンド不連続による電子電流に対する障壁は、InGaAlP層109を挿入することにより低減することができる。特に、Al組成を傾斜させた場合にΔEcの障壁が最小となり、抵抗低減効果をより顕著に得ることができる。また、この場合、Al組成の代わりにIn組成を傾斜させてもよく、またはこれらを同時に傾斜させてもよい。
【0054】
次に、本実施形態のHEMTにおける格子整合条件について説明する。
【0055】
図3は、III−V族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【0056】
HEMTに用いるInGaAs層、InAlAs層およびInGaAlP層は、結晶成長の際のウエーハ品質の安定性を高めるためには、バッファ層102(厚み方向に組成が変化している)の最上部に対して格子整合していることが望ましい。
【0057】
ここで、チャネル層105及びオーミックコンタクト層110の組成をInUGa1−UAs、電子供給層103、107及びショットキーコンタクト層108の組成をInvAl1−vAs、InGaAlP層109の組成をInx(Ga1−yAly)1−xPとすると、各層の間で格子整合が得られるための条件は、V=U−0.01、X=U+0.47である。InGaAlP層109のAl組成Yが変化しても格子整合条件はほとんど変化しないため、Al組成は0≦Y≦1の値を取り得る。
【0058】
この格子整合条件の範囲でInGaAlPの電子親和力の大きさは、InGaAsとInAlAsの中間の値をとる。つまり、本実施形態によれば、InGaAlP層109は、その上下の層と格子整合を維持しつつ、バンド不連続を緩和することができる。
【0059】
なお、InGaAs層、InAlAs層およびInGaAlP層は、バッファ層102の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。
【0060】
例えば、高周波性能を高めるためにInGaAsチャネル層105のIn組成を高くすることも可能である。つまり、チャネル層105の膜厚を臨界膜厚以下とする場合には、バッファ層102の最上層と格子整合しなくなる範囲までIn組成を高くすることができる。
【0061】
具体的には、バッファ層102の最上層に格子整合するInGaAsのIn組成XInに対し、チャネル層105あるいはオーミックコンタクト層110の厚さが約20nm以下の場合には、In組成を(XIn+0.15)程度まで大きくすることが可能である。また、バッファ層102の最上層に格子整合するInAlAsのIn組成XInに対し、電子供給層103やショットキーコンタクト層108の厚さが約15nm以下の場合には、In組成を(XIn−0.2)程度まで小さくすることが可能である。また、InGaAlP層109についても、バッファ層102の最上層に格子整合するInGaAlPのIn組成XInに対し、InGaAlP層109の厚さが約15nm以下の場合には、In組成を(XIn+0.2)程度まで大きくすることが可能である。
【0062】
また、臨界膜厚以下であれば、耐圧を高めるためにInAlAsショットキーコンタクト層108のIn組成を小さくして格子整合条件からずらすこともできる。あるいは、ソース電極111およびドレイン電極112からチャネル層105までの間のヘテロ接合の伝導帯不連続をさらに小さくするためにInGaAlP層109のIn組成を徐々に大きくして格子整合条件からずらすこともできる。
つまり、臨界膜厚以下であれば、用途に応じた性能を出すために組成を格子整合条件からずらすことも可能である。
【0063】
以上説明したように、本実施形態のMM−HEMTでは、n型InGaAsオーミックコンタクト層110とInAlAsショットキーコンタクト層108との間に、n型InGaAlP層109を挿入することにより、オーミックコンタクト層110とショットキーコンタクト層108との間のヘテロ接合の伝導帯のバンド不連続量を低減し、電子電流に対する障壁を緩和させて、高周波性能および低雑音性能を改善することができる。
【0064】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【0065】
(第1の実施例)
まず、本発明の第1の実施例として、図1に表したMM−HEMTを作成した。その作成手順は、以下の如くである。
【0066】
まず、MOCVD法によって、半絶縁性GaAs基板101の上に、In組成を0から0.39まで徐々に変化させたノンドープInAlAsバッファ層102を形成した。
【0067】
そして、その上に、Siドープn型InAlAs電子供給層103、ノンドープInAlAsスペーサ層104、ノンドープInGaAsチャネル層105、ノンドープInAlAsスペーサ層106、Siドープn型InAlAs電子供給層107、ノンドープInAlAsショットキーコンタクト層108、Siドープn型In0.87(Ga1−yAly)0.13P層109、Siドープn型In0.4Ga0.6Asオーミックコンタクト層110を、順次成長した。
【0068】
ここで、In0.87(Ga1−yAly)0.13P層109は、そのAl組成Yを0.5から0まで連続的に変化させた。
【0069】
次に、フォトリソグラフィーおよび蒸着プロセスによって、Ti/Pt/Auノンアロイ型オーミックコンタクトによるソース電極111およびドレイン電極112を形成した。
【0070】
その後、電子ビーム露光によって一部分だけ露出させたn型InGaAsオーミックコンタクト層110を燐酸系エッチング液によって選択ウェットエッチング除去した。さらに、n型InGaAlP層109を、塩酸系エッチング液によって選択ウェットエッチング除去し、ノンドープInAlAsショットキーコンタクト層108の表面を露出させ、その上にTi/Pt/Auゲート電極113を形成した。
【0071】
また、比較例として、図6に表したようにInGaAlP層109を設けないMM−HEMTを作成した。
【0072】
このようにして作製した本実施例及び比較例のMM−HEMTの電気特性を測定した結果、本実施例のMM−HEMTのソース抵抗Rsおよびドレイン抵抗Rdは、比較例のMM−HEMTに比べて、いずれも約30%低減できた。RsとRdの低下により、相互コンダクタンスgmおよび電流利得遮断周波数fTは、共に18%高くなった。また、最小雑音指数NFminは約0.1dB低減した。
【0073】
(第2の実施例)
次に、本発明の第2の実施例として、InGaAlP層の上にゲート電極を形成したHEMTについて説明する。
【0074】
図4は、本実施例のMM−HEMTの断面構造を表す模式図である。このHEMTは、InGaAlP層209の上にゲート電極213が設けられている。以下、このHEMTの構造を、その作成手順に沿って説明する。
【0075】
まず、第1実施例と同様に、MOCVD法によって、半絶縁性GaAs基板201上に、In組成を0から0.39まで徐々に変化させたノンドープInVAl1−VAsバッファ層202を形成した。
【0076】
そして、その上に、Siドープn型In0.39Al0.61As電子供給層203、ノンドープIn0.39Al0.61Asスペーサ層204、ノンドープIn0.40Ga0.60Asチャネル層205、ノンドープIn0.39Al0.61Asスペーサ層206、Siドープn型In0.39Al0.61As電子供給層207、ノンドープIn0.39Al0.61Asショットキーコンタクト層208、Siドープn型In0.87(Ga1−YAlY)0.13P層209、Siドープn型In0.4Ga0.6Asオーミックコンタクト層210を、順次成長した。
【0077】
ここでも、In0.87(Ga1−yAly)0.13P層209は、そのAl組成Yを0.5から0まで連続的に変化させた。
【0078】
次に、第1実施例と同様に、フォトリソグラフィーおよび蒸着工程によって、Ti/Pt/Auノンアロイ型オーミックコンタクトによるソース電極211およびドレイン電極212を形成した。
【0079】
その後、電子ビーム露光によって一部分だけ露出させたn型InGaAsオーミックコンタクト層を燐酸系エッチング液によって選択ウェットエッチング除去し、n型In0.87(Ga1−YAlY)0.13P層209の表面を露出させ、その上にAl/Auゲート電極213を形成した。
【0080】
このようにして作製したMM−HEMTの電気特性を、第1実施例に関して前述した比較例のMM−HEMTと比較した。その結果、本実施例のMM−HEMTのソース抵抗Rsおよびドレイン抵抗Rdは、比較例のMM−HEMTに比べて、いずれも約30%低減できた。RsとRdの低下により、相互コンダクタンスgmおよび電流利得遮断周波数fTは、共に18%高くなった。また、最小雑音指数NFminは約0.1dB低減した。
【0081】
なお、本実施例のHEMTにおいては、InGaAlP層209の上にゲート電極213を形成しているために、第1実施例のHEMTに比べてゲートリーク電流は大きくなった。しかし、InAlAs層が素子表面に露出していないため、フッ素混入によるプロセス途中でのDC特性の変動は第1実施例に比べて抑制でき、素子間でのDC特性の「ばらつき」が小さくなるという効果が得られた。
【0082】
(第3の実施例)
次に、本発明の第3の実施例として、Alを含まないInGaP層を挿入したHEMTを作成した。
【0083】
図5は、本実施例のMM−HEMTの断面構造を表す模式図である。以下、このHEMTの構造を、その作成手順に沿って説明する。
【0084】
まず、第1実施例と同様に、MOCVD法によって、半絶縁性GaAs基板301の上に、In組成を0から0.39まで徐々に変化させたノンドープInVAl1−VAsバッファ層302を形成した。
【0085】
そして、その上に、Siドープn型In0.39Al0.61As電子供給層303、ノンドープIn0.39Al0.61Asスペーサ層304、ノンドープIn0.40Ga0.60Asチャネル層305、ノンドープIn0.39Al0.61Asスペーサ層306、Siドープn型In0.39Al0.61As電子供給層307、ノンドープIn0.39Al0.61Asショットキーコンタクト層308、Siドープn型In0.87Ga0.13P層309、Siドープn型In0.4Ga0.6Asオーミックコンタクト層310を、順次成長した。
【0086】
その後、第1実施例と同様に、Ti/Pt/Auノンアロイ型オーミックコンタクトによるソース電極311およびドレイン電極312を形成した。そして、n型InGaAsオーミックコンタクト層310を燐酸系エッチング液によって選択ウェットエッチング除去し、さらにn型InGaP層309を、塩酸系エッチング液によって選択ウェットエッチング除去し、InAlAsショットキーコンタクト層308の表面を露出させて、その上にTi/Pt/Auゲート電極313を形成した。
【0087】
このようにして作製したMM−HEMTの電気特性を、第1実施例に関して前述した比較例のMM−HEMTと比較した。その結果、本発明のMM−HEMTのソース抵抗Rsおよびドレイン抵抗Rdは、比較例のMM−HEMTに比べて、いずれも約20%低減できた。RsとRdの低下により、相互コンダクタンスgmおよび電流利得遮断周波数fTは、共に10%高くなった。また、最小雑音指数NFminは約0.1dB低減した。
【0088】
なお、本実施例では、ゲート電極313をInAlAsショットキーコンタクト層308の上に形成したが、第2実施例の如く、ゲート電極をInGaP層309の上に形成してもコンタクト抵抗低減に関して同様の効果が得られる。
【0089】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0090】
例えば、各具体例における半導体素子と半導体装置の構造や、各要素の寸法や形状、導電型、不純物濃度、材料などについては、当業者が適宜変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【0091】
【発明の効果】
以上詳述したように、本発明によれば、n型InGaAsオーミックコンタクト層とInAlAsショットキーコンタクト層との間にn型InGaAlP層を挿入し、オーミックコンタクト層とショットキーコンタクト層の間の伝導帯のバンド不連続量を小さくすることにより、ソース抵抗およびドレイン抵抗を低減することができる。
【0092】
その結果として、高周波性能および低雑音性能に優れたHEMTを提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。
【図2】本発明の実施形態のHEMTの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。
【図3】III−V族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【図4】本発明の第2実施例のMM−HEMTの断面構造を表す模式図である。
【図5】本発明の第3実施例のMM−HEMTの断面構造を表す模式図である。
【図6】本発明者が本発明に至る過程で検討したMM−HEMTの断面構造の一例を表す模式図である。
【符号の説明】
101,201,301,901 半絶縁性GaAs基板
102,202,302,902 InAlAsバッファ層
103,107,203,207,203,207,905 InAlAs電子供給層
104,106,204,206,304,306,904 InAlAsスペーサ層
105,205,305,903 InGaAsチャネル層
108,208,308,906InAlAsショットキーコンタクト層
109,209,309 InGaAlP層
110,210,310,907 InGaAsオーミックコンタクト層
111,221,311,908 ソース電極
112,212,312,909 ドレイン電極
113,213,313,910 ゲート電極
Claims (10)
- GaAs基板と、
前記GaAs基板上に設けられ、その少なくとも一部の格子定数がGaAsよりも大きい半導体からなるバッファ層と、
前記バッファ層の上に設けられたInU1Ga1−U1Asからなるチャネル層と、
前記チャネル層の上および下の少なくともいずれかに設けられたn型InV1Al1−V1Asからなる電子供給層と、
前記チャネル層及び前記電子供給層の上に設けられたInV2Al1−V2Asからなるショットキーコンタクト層と、
前記ショットキーコンタクト層の上に設けられたn型InX(Ga1−YAlY)1−XP層と、
前記n型InX(Ga1−YAlY)1−XP層の上に設けられたn型InU2Ga1−U2Asオーミックコンタクト層と、
前記n型InX(Ga1−YAlY)1−XP層あるいは前記ショットキーコンタクト層の上に設けられたゲート電極と、
前記オーミックコンタクト層の上に設けられたソース電極およびドレイン電極と、
を備えたことを特徴とする半導体装置。 - 前記バッファ層は、InAlAs、InGaAs、InGaAlAs、InGaP、InAlP及びInGaAlPよりなる群から選択された1種類もしくは2種類以上の積層構造からなり、その層厚方向にみて、その材料固有の格子定数が前記基板から離れるに従って連続的または段階的に増加してなる部分を有することを特徴とする請求項1記載の半導体装置。
- 前記チャネル層のIn組成U1は、0.31≦U1≦0.45であり、
前記オーミックコンタクト層のIn組成U2は、0.31≦U2≦0.60であることを特徴とする請求項1または2に記載の半導体装置。 - 前記オーミックコンタクト層のIn組成U2が、0.45≦U2≦0.60でり、その膜厚が20nm以下であることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記電子供給層のIn組成V1は、0.1≦V1≦0.44であり、
前記ショットキーコンタクト層のIn組成V2は、0.30≦V1≦0.44であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。 - 前記電子供給層のIn組成V1は、0.1≦V1≦0.3であり、その膜厚が15nm以下であることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。
- 前記InX(Ga1−YAlY)1−XP層のIn組成Xは、0.78≦X≦1であり、Al組成Yは、0≦Y≦1であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記InX(Ga1−YAlY)1−XP層のIn組成Xは、0.92≦X≦1であり、その膜厚が15nm以下であることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。
- 前記InX(Ga1−YAlY)1−XP層の厚み方向のIn組成Xの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に増加してなることを特徴とする請求項1〜8のいずれか1つに記載の半導体装置。
- 前記InX(Ga1−YAlY)1−XP層の厚み方向のAl組成Yの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に減少してなることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367573A JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
US10/737,864 US6919589B2 (en) | 2002-12-19 | 2003-12-18 | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts |
TW092136229A TWI231995B (en) | 2002-12-19 | 2003-12-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367573A JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200433A true JP2004200433A (ja) | 2004-07-15 |
Family
ID=32764424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002367573A Pending JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6919589B2 (ja) |
JP (1) | JP2004200433A (ja) |
TW (1) | TWI231995B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340717A (ja) * | 2004-05-31 | 2005-12-08 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板 |
JP2016152404A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4371668B2 (ja) * | 2003-02-13 | 2009-11-25 | 三菱電機株式会社 | 半導体装置 |
JP4284254B2 (ja) * | 2004-09-07 | 2009-06-24 | 富士通株式会社 | 電界効果型半導体装置 |
US20080258242A1 (en) * | 2007-04-19 | 2008-10-23 | Northrop Grumman Space And Mission Systems Corp. | Low contact resistance ohmic contact for a high electron mobility transistor and fabrication method thereof |
CN101399284B (zh) * | 2007-09-26 | 2010-06-02 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管结构 |
WO2010116699A1 (ja) * | 2009-04-06 | 2010-10-14 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
TWI481025B (zh) * | 2011-09-30 | 2015-04-11 | Win Semiconductors Corp | 高電子遷移率電晶體改良結構及其製程方法 |
CN102376874B (zh) * | 2011-11-28 | 2013-07-31 | 中国科学院半导体研究所 | 基于二维电子气材料的半导体磁敏型传感器及其制作方法 |
CN102427084B (zh) * | 2011-12-06 | 2013-08-07 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管及制作方法 |
JP6133191B2 (ja) * | 2013-10-18 | 2017-05-24 | 古河電気工業株式会社 | 窒化物半導体装置、ダイオード、および電界効果トランジスタ |
JP6665157B2 (ja) * | 2015-03-17 | 2020-03-13 | パナソニック株式会社 | 窒化物半導体装置 |
TWI657587B (zh) * | 2017-09-06 | 2019-04-21 | 穩懋半導體股份有限公司 | 具有步進的能帶間隙歐姆接觸之磷化銦鎵鋁蕭特基場效電晶體 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
JPH10125901A (ja) * | 1996-10-17 | 1998-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ,及びその製造方法 |
-
2002
- 2002-12-19 JP JP2002367573A patent/JP2004200433A/ja active Pending
-
2003
- 2003-12-18 US US10/737,864 patent/US6919589B2/en not_active Expired - Fee Related
- 2003-12-19 TW TW092136229A patent/TWI231995B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340717A (ja) * | 2004-05-31 | 2005-12-08 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板 |
JP2016152404A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6919589B2 (en) | 2005-07-19 |
US20040169194A1 (en) | 2004-09-02 |
TWI231995B (en) | 2005-05-01 |
TW200415788A (en) | 2004-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5469098B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US7705371B2 (en) | Field effect transistor having reduced contact resistance and method for fabricating the same | |
JP3716906B2 (ja) | 電界効果トランジスタ | |
EP2747145B1 (en) | Field-effect transistor | |
US7456444B2 (en) | Field effect transistor | |
JP2001284576A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
JP3086748B2 (ja) | 高電子移動度トランジスタ | |
JP2023001273A (ja) | 窒化物半導体装置 | |
JP2004200433A (ja) | 半導体装置 | |
JP3458349B2 (ja) | 半導体装置 | |
JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH0815213B2 (ja) | 電界効果トランジスタ | |
EP1583154B1 (en) | P-type nitride semiconductor structure and bipolar transistor | |
JPH08306909A (ja) | InGaAs電界効果型トランジスタ | |
JP2005005646A (ja) | 半導体装置 | |
JP3707766B2 (ja) | 電界効果型半導体装置 | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JP2006319122A (ja) | 化合物半導体装置 | |
JPH1197669A (ja) | 半導体装置 | |
JP2980630B2 (ja) | 化合物半導体装置 | |
JPH06151469A (ja) | 化合物半導体装置 | |
US6320210B1 (en) | Hetero-junction field effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |