JPH0815213B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH0815213B2
JPH0815213B2 JP5004473A JP447393A JPH0815213B2 JP H0815213 B2 JPH0815213 B2 JP H0815213B2 JP 5004473 A JP5004473 A JP 5004473A JP 447393 A JP447393 A JP 447393A JP H0815213 B2 JPH0815213 B2 JP H0815213B2
Authority
JP
Japan
Prior art keywords
layer
channel layer
energy gap
composition
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5004473A
Other languages
English (en)
Other versions
JPH06236898A (ja
Inventor
和彦 恩田
正明 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5004473A priority Critical patent/JPH0815213B2/ja
Publication of JPH06236898A publication Critical patent/JPH06236898A/ja
Priority to US08/544,724 priority patent/US5596211A/en
Publication of JPH0815213B2 publication Critical patent/JPH0815213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＳｉ（シリコン）を材料
とするＦＥＴ（電界効果トランジスタ）では動作不可能
なミリ波帯で良好な動作が可能な化合物半導体を材料と
する電界効果トランジスタに関し、特にヘテロ接合に生
じる２ＤＥＧ（２次元電子ガス）をチャネルとする２Ｄ
ＥＧ・ＦＥＴに関するものである。
【０００２】
【従来の技術】近年、ＩｎＧａＡｓやＩｎＧａＡｓＰな
どの３元および４元混晶半導体が注目されている。その
中でＩｎＰ基板に格子整合するＩｎＧａＡｓは光デバイ
スだけでなく、各種ＦＥＴ（電界効果トランジスタ）材
料として有望である。特に、ＩｎＰやＩｎＡｌＡｓとの
ヘテロ界面に生じる２次元電子ガスを用いたＦＥＴの研
究が盛んになっている。
【０００３】ＩｎＧａＡｓがＧａＡｓと比べて電子輸送
デバイス用材料として有望視される理由は、電子のド
リフト速度におけるピーク値が大きい、低電界におけ
る電子の移動度が大きい、オーミック電極がとりやす
くコンタクト抵抗が小さい（ＩｎＧａＡｓと金属との間
の障壁が低い）、高電界中での電子速度のより大きな
オーバーシュートが期待できる、Γ谷とＬ谷との間の
電子の遷移による拡散雑音が小さい、などを挙げること
ができる。
【０００４】現在、このＩｎＧａＡｓ／ＩｎＡｌＡｓ界
面の２次元電子ガスを用いたＦＥＴは高性能ミリ波素子
として有望視され各方面で研究開発が行われている。特
に低雑音素子としての有効性は実験レベルで確認されて
いる。
【０００５】例えばＫ．Ｈ．ＤｕｈらがＩＥＥＥ ＭＩ
ＣＲＯＷＡＶＥ ＡＮＤ ＧＵＩＤＥＤ ＷＡＶＥ Ｌ
ＥＴＴＥＲＳ、ＶＯＬ．１、ＮＯ．５、ＰＰ．１１４−
１１６、Ｍａｙ、１９９１において報告しているよう
に、室温下で、９４ＧＨｚにおける雑音指数１．２ｄ
Ｂ、付随利得（ａｓｓｏｃｉａｔｅｄ ｇａｉｎ）７．
２ｄＢが確認されている。これはＩｎＰ基板上に格子整
合する系、すなわちＩｎ組成をＩｎ0.53Ｇａ0.47Ａｓ／
Ｉｎ0.52Ａｌ0.48ＡｓとしてＦＥＴを試作している。こ
のヘテロ接合ではＩｎ0.53Ｇａ0.47Ａｓ層に２次元電子
ガスが生じる。
【０００６】さらに特性の向上を図るため、例えばＧ．
Ｉ．ＮｇらがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
Ｅ ＬＥＴＴＥＲＳ、ＶＯＬ．１０、ＮＯ．３、ＰＰ．
１１４−１１６、Ｊｕｎｅ、１９８９において報告して
いるようにチャネル層であるＩｎＧａＡｓ層のＩｎ組成
を０．５３より大きくしてＦＥＴ特性を向上させる方法
がある。ただしＧａ組成が０．５３以上のＩｎＧａＡｓ
をＩｎＰ基板に接合させると格子不整となるので、Ｉｎ
組成によって単結晶成長が可能な膜厚が制約されて、Ｉ
ｎＧａＡｓチャネル層の厚さが制限される。
【０００７】また、ＩｎＧａＡｓチャネル中にＩｎＡｓ
の薄層を挿入することにより、閉じこめ効果の強い２次
元電子ガスが生じるＦＥＴについて、Ｔ．Ａｋａｚａｋ
ｉ（赤埼）らがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１３、ＮＯ．６、Ｐ
Ｐ．３２５−３２７、Ｊｕｎｅ、１９９２で報告してい
る。
【０００８】これらのＩｎ系材料は高抵抗化が難しいの
とショットキー接合におけるショットキーバリア高さφ
B が低いことから印加電圧に対する耐圧がＧａＡｓ系に
比べて低く、ＦＥＴの動作電圧を上げられないという問
題がある。
【０００９】そこで耐圧を向上させるためチャネル層に
エネルギーギャップ（バンドギャップエネルギー）の大
きな材料を用いる方法がある。ＩｎＰに格子整合するＩ
ｎ0.53Ｇａ0.47ＡｓのエネルギーギャップＥg は０．７
４ｅＶである。一方、ＩｎＰに格子整合するＩｎＧａＡ
ｓＰはその組成を変えることによりエネルギーギャップ
Ｅg を０．７４ｅＶから１．３５ｅＶまで変化させるこ
とができる。
【００１０】Ｗ．Ｐ．ＨｏｎｇらはＩｎＧａＡｓＰをチ
ャネル層とし、ＩｎＡｌＡｓを電子供給層としたＨＥＭ
Ｔを試作した結果について、ＩＥＥＥ ＥＬＥＣＴＲＯ
ＮＤＥＶＩＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１２、Ｎ
Ｏ．１０、ＰＰ．５５９−５６１、Ｏｃｔ．１９９１に
報告している。ここで用いられたＩｎ0.73Ｇａ0.27Ａｓ
0.6 Ｐ0.4 チャネル層のエネルギーギャップは０．９５
ｅＶであり、ＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａ
ｓに比べて約０．２ｅＶ大きい。したがって高電界領域
での衝突イオン化による耐圧の劣化が抑制されて５Ｖ以
上のドレイン−ソース耐圧と、１５Ｖ以上のゲート−ド
レイン耐圧が得られたと報告している。
【００１１】Ｗ．Ｐ．ＨｏｎｇらはＩｎＧａＡｓＰを電
子の走行するチャネル層に用いているが、これに対して
ＩｎＧａＡｓＰを電子供給層に用いたＦＥＴについて、
佐々木らは特公平２−６０２２３号公報で述べている。
従来から用いられているＩｎＡｌＡｓの代わりにＩｎＧ
ａＡｓＰを電子供給層として、ＩｎＧａＡｓチャネル層
との間における伝導帯不連続量ΔＥc を小さくすること
ができる。これを用いてエンハンスメント型のＦＥＴを
試作している。
【００１２】
【発明が解決しようとする課題】ＩｎＡｌＡｓ／ＩｎＧ
ａＡｓ系のヘテロ接合ＦＥＴは耐圧が低く、動作バイア
スを高くできないという問題がある。ＩｎＧａＡｓＰチ
ャネル層は、従来のＩｎＧａＡｓＰチャネル層よりもエ
ネルギーギャップが大きいので、衝突イオン化によるＦ
ＥＴの耐圧劣化が抑制される。しかしＩｎＧａＡｓに比
べＩｎＡｌＡｓ電子供給層との伝導帯不連続値ΔＥc が
小さいので量子井戸の形成される２次元電子ガスのシー
ト電子密度が小さくなり、十分なキャリア濃度が得られ
ないという問題が新たに生じる。また、伝導帯不連続値
ΔＥc が小さいので２次元電子ガスの閉じ込め効果が従
来に比べて弱い。その結果、ＩｎＡｌＡｓ電子供給層側
へキャリアが漏れてＦＥＴの相互コンダクタンスを劣化
させる。
【００１３】本発明の目的はＩｎＧａＡｓＰチャネル層
において２次元電子ガスキャリア密度の低下、２次元電
子ガスキャリア閉じ込め効果の劣化を解消するとともに
耐圧の向上を図ることにある。
【００１４】
【課題を解決するための手段】本発明の電界効果トラン
ジスタは半絶縁性ＩｎＰ基板の上に順次積層された、バ
ッファ層、チャネル層およびＮ型電子供給層に形成され
た電界効果トランジスタにおいて、前記チャネル層が、
Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y 層からなり、その組成ｘ，
ｙが深さ方向に階段状に変化しているものである。
【００１５】
【作用】ノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y チャネ
ル層のエネルギーギャップＥgを深さ方向に単調増加さ
せる。表面側のＧａ組成ｘおよびＡｓ組成ｙが大きいの
で、ＩｎＡｌＡｓ電子供給層とＩｎＧａＡｓＰチャネル
層とのヘテロ接合界面の伝導帯不連続値ΔＥc が大き
い。したがって低電界動作時は２次元電子ガス中のキャ
リアがΔＥc の大きい表面に集中するので十分なシート
電子密度が得られる。
【００１６】ＦＥＴの動作領域が低電界動作から高電界
動作に移行するにつれて２次元電子ガス中で加速されて
ホットになった電子は組成ｘ，ｙが徐々に減少する基板
側に移行する。また高電界中で問題となるキャリアの衝
突イオン化はエネルギーギャップＥg が大きいほどその
生じる確率は小さくなる。その結果、エネルギーギャッ
プＥg が大きい基板側では、衝突イオン化に起因する耐
圧劣化が抑制される。
【００１７】Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y のＧａ組成ｘ
およびＡｓ組成ｙを次式をみたす値に設定することによ
り、ＩｎＰ基板と格子整合させることができる。
【００１８】 ｘ＝０．４５３ｙ×（１＋０．０３１ｙ） エネルギーギャップＥg は次の近似式で与えられる。
【００１９】 Ｅg ＝１．３５−０．７２ｙ＋０．１２ｙ2 （ｅＶ） ＩｎＰに格子整合するＩｎ1-x Ｇａx Ａｓy Ｐ1-y は組
成を変化させることにより、エネルギーギャップＥg を
０．７５から１．３５ｅＶまで変化させることができ
る。ＩｎＰ基板に整合するＩｎ0.53Ｇａ0.47Ａｓの０．
７５ｅＶに比べて大幅にエネルギーギャップＥg を大き
くすることにより耐圧劣化を抑制することができる。
【００２０】また、チャネル層中の２次元電子ガスの分
布は均一ではない。チャネル層の電子供給層側および基
板側の両界面近傍では必然的に電子の存在確率は低くな
る。したがってこの付近のＩｎ組成はあえて大きくしな
くても２次元電子ガス濃度や電子の実効ドリフト速度に
大きな影響を与えることはない。そこでＩｎＧａＡｓＰ
チャネル層の表面側および基板側のＩｎ組成に比べて、
チャネル層の中間のＩｎ組成を大きくする。すなわちエ
ネルギーギャップＥg の小さい組成にして、チャネル層
の電子濃度の向上およびチャネルを走行する全電子の平
均ドリフト速度を向上させることができる。こうしてＩ
ｎＧａＡｓＰチャネル層の実効的なＩｎ組成を大きくす
るのと等価な効果が得られる。
【００２１】
【実施例】本発明の第１の実施例について、図１（ａ）
および（ｂ）を参照して説明する。
【００２２】半絶縁性ＩｎＰ基板１上にＭＯＣＶＤ（有
機金属化学気相成長）法などにより厚さ５００ｎｍのノ
ンドープ（Ｉ型）Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２、
厚さ５０ｎｍのノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y
チャネル層３（３ａ、３ｂ）、厚さ３ｎｍのＩｎ0.52Ａ
ｌ0.48Ａｓスペーサ層４、Ｓｉを２×１０18ｃｍ-3ドー
プした厚さ３０ｎｍのＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供
給層５、厚さ２０ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａ
ｓショットキー層６、Ｓｉを５×１０18ｃｍ-3ドープし
た厚さ３０ｎｍのＮ型Ｉｎ0.53Ａｌ0.47Ａｓキャップ層
７が順次結晶成長されている。
【００２３】硫酸および過酸化水素水の混合液を用いた
ウェットエッチングにより、素子間分離（図示せず）が
行なわれている。Ａｕ−Ｇｅ／Ｎｉ（金−ゲルマニウム
／ニッケル）蒸着およびアロイ熱処理により、Ｎ型Ｉｎ
ＧａＡｓキャップ層７にオーミック接続するソース電極
８およびドレイン電極９が形成されている。ソース電極
８とドレイン電極９との間のＮ型ＩｎＧａＡｓキャップ
層７をウェットエッチングして形成されたリセス領域の
ノンドープＩｎＡｌＡｓショットキー層６にショットキ
ー接続するＴｉ−Ｐｔ−Ａｕ（チタン−白金−金）から
なるゲート電極１０が形成されている。
【００２４】本実施例のチャネル層は組成とともにエネ
ルギーギャップＥg が２段階（階段状）に変化してお
り、基板側にはエネルギーギャップＥg が１．１ｅＶと
なる厚さ２５ｎｍのノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ
1-y1層３ａが形成され、表面側にはエネルギーギャップ
Ｅg が０．９ｅＶとなる厚さ２５ｎｍのノンドープＩｎ
1-x2Ｇａx2Ａｓy2Ｐ1-y2層３ｂが形成されている。
【００２５】ここではエネルギーギャップＥg ＝１．１
ｅＶを得るため、基板側の組成をＩｎ0.83Ｇａ0.17Ａｓ
0.38Ｐ0.62とし、エネルギーギャップＥg ＝０．９ｅＶ
を得るため、表面の組成をＩｎ0.67Ｇａ0.33Ａｓ0.71Ｐ
0.29 とした。
【００２６】表面側よりも基板側の方がエネルギーギャ
ップＥg が大きくなっている。
【００２７】図１（ｂ）に示すように本実施例では表面
側から基板側に向かってエネルギーギャップＥg が２段
階に増加しているが、その代りに３段階以上に増加して
いる３層以上からなるチャネル層を形成しても同様の効
果を得ることができる。
【００２８】次に本発明の第２の実施例について、図２
（ａ）および（ｂ）を参照して説明する。
【００２９】本実施例ではＩｎＧａＡｓＰチャネル層が
３層からなり、その組成が２段階（階段状）に変化して
いる。ＩｎＧａＡｓＰチャネル層は基板側３ａおよび表
面側３ｃでエネルギーギャップＥg が１．１ｅＶにな
り、その中間３ｂでエネルギーギャップＥg が０．９ｅ
Ｖになるようにその組成が設定されている。それぞれの
チャネル層３ａ，３ｂ，３ｃの厚さは１５ｎｍ、１２ｎ
ｍ、３ｎｍとした。そのほかは第１の実施例と同様であ
る。
【００３０】本実施例ではＩｎＧａＡｓＰチャネル層を
３層としたが、ＩｎＧａＡｓＰチャネル層を４層以上に
組成を変調しても同様の効果を得ることができる。
【００３１】さらにノンドープＩｎＧａＡｓＰチャネル
層の組成ｘ，ｙはＩｎＰ基板に格子整合する値でなくて
も良い。チャネル層が歪層としてミスフィット転位が発
生しない臨界膜厚以下の範囲で、組成ｘ，ｙの値を設定
することができる。
【００３２】またバッファ層、チャネル層、電子供給
層、ショットキー層やキャップ層の組成元素、ドーパン
ト濃度や厚さは必要に応じて変更することができる。さ
らにノンドープＩｎＧａＡｓＰチャネル層の上にノンド
ープＩｎＡｌＡｓスペーサ層を形成したり、Ｎ型ＩｎＡ
ｌＡｓ電子供給層にＳｉをプレーナドープしたり、ノン
ドープＩｎＡｌＡｓバッファ層の上にもう１つの電子供
給層を形成することもできる。通常ノンドープとするＩ
ｎＧａＡｓＰチャネル層も、ドーピングして高出力化を
図ることができる。ソース・ドレイン電極やゲート電極
にＡｕ−Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕ以外の金属材料
を用いることもできる。
【００３３】
【発明の効果】深さ方向に階段状にエネルギーギャップ
Ｅg の変化するＩｎＧａＡｓＰチャネル層を用いた。Ｉ
ｎＧａＡｓＰチャネル層中の電子は低電界ではエネルギ
ーギャップＥg の小さい領域を走り、高電界ではホット
になった電子がエネルギーギャップＥg の大きい領域を
走る。
【００３４】Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y チャネル層の
組成ｘ，ｙを設定することにより、エネルギーギャップ
Ｅg を０．７５ｅＶから１．３５ｅＶまで変化させるこ
とができる。
【００３５】一様なＩｎＧａＡｓチャネル層と比べて耐
圧を改善することができる。またチャネル層に４元混晶
を用いるので、組成変調しても格子整合したまま膜厚の
制限なく結晶成長させることができる。
【００３６】その結果、ヘテロ接合２ＤＥＧ−ＦＥＴに
おいてチャネル層の電子濃度が向上した。また、ＩｎＧ
ａＡｓチャネル層を用いた従来のＦＥＴにおいて問題と
なっていた、高電界駆動時における衝突イオン化による
耐圧の劣化が、本発明のＦＥＴでは大幅に改善されて耐
圧が向上した。さらにチャネル層を走行する電子の実効
ドリフト速度が向上した。高周波特性が向上して、遮断
周波数、雑音指数、電力利得などを向上させることがで
きた。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
【図２】（ａ）は本発明の第２の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
【符号の説明】
１ 半絶縁性ＩｎＰ基板 ２ ノンドープＩｎ0.52Ａｌ0.48Ａｓバッファ層 ３ａ ノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ1-y1チャネル
層 ３ｂ ノンドープＩｎ1-x2Ｇａx2Ａｓy2Ｐ1-y2チャネル
層 ３ｃ ノンドープＩｎ1-x3Ｇａx3Ａｓy3Ｐ1-y3チャネル
層 ４ ノンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層 ５ ＳｉドープＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層 ６ ノンドープＩｎ0.53Ａｌ0.47Ａｓショットキー層 ７ ＳｉドープＮ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半絶縁性ＩｎＰ基板の上に順次積層され
    た、バッファ層、チャネル層およびＮ型電子供給層に形
    成された電界効果トランジスタにおいて、前記チャネル
    層が、Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y 層からなり、前記チ
    ャネル層のエネルギーギャップＥ g が、深さ方向に対し
    て単調に階段状に増加していることを特徴とする電界効
    果トランジスタ。
  2. 【請求項２】 チャネル層であるＩｎ 1-x Ｇａ x Ａｓ y
    Ｐ 1-y 層のエネルギーギャップＥ g が、前記チャネル層
    の所定の深さのところに最小値をもち上下方向に単調に
    階段状に増加していることを特徴とする請求項１記載の
    電界効果トランジスタ。
JP5004473A 1993-01-14 1993-01-14 電界効果トランジスタ Expired - Fee Related JPH0815213B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5004473A JPH0815213B2 (ja) 1993-01-14 1993-01-14 電界効果トランジスタ
US08/544,724 US5596211A (en) 1993-01-14 1995-10-18 Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5004473A JPH0815213B2 (ja) 1993-01-14 1993-01-14 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPH06236898A JPH06236898A (ja) 1994-08-23
JPH0815213B2 true JPH0815213B2 (ja) 1996-02-14

Family

ID=11585094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5004473A Expired - Fee Related JPH0815213B2 (ja) 1993-01-14 1993-01-14 電界効果トランジスタ

Country Status (2)

Country Link
US (1) US5596211A (ja)
JP (1) JPH0815213B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223651A (ja) * 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
US6057566A (en) * 1998-04-29 2000-05-02 Motorola, Inc. Semiconductor device
JP3159198B2 (ja) * 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
US6271547B1 (en) 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
US6797994B1 (en) * 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
JP4545907B2 (ja) 2000-09-08 2010-09-15 富士通株式会社 化合物半導体装置
JP4899077B2 (ja) 2001-02-22 2012-03-21 富士通株式会社 Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ
EP1421626A2 (en) * 2001-08-07 2004-05-26 Jan Kuzmik High electron mobility devices
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
US7745853B2 (en) * 2008-06-18 2010-06-29 Chang Gung University Multi-layer structure with a transparent gate
US9096419B2 (en) * 2012-10-01 2015-08-04 Qualcomm Mems Technologies, Inc. Electromechanical systems device with protrusions to provide additional stable states
JP6572556B2 (ja) * 2015-02-23 2019-09-11 富士通株式会社 化合物半導体装置及びその製造方法
US10032950B2 (en) 2016-02-22 2018-07-24 University Of Virginia Patent Foundation AllnAsSb avalanche photodiode and related method thereof
JP6926798B2 (ja) * 2017-08-04 2021-08-25 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163237A (en) * 1978-04-24 1979-07-31 Bell Telephone Laboratories, Incorporated High mobility multilayered heterojunction devices employing modulated doping
JPS57160171A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Manufacture of semiconductor device
US4631566A (en) * 1983-08-22 1986-12-23 At&T Bell Laboratories Long wavelength avalanche photodetector
JPS6414972A (en) * 1987-07-08 1989-01-19 Nec Corp Field-effect transistor
JPS6474764A (en) * 1987-09-17 1989-03-20 Matsushita Electric Ind Co Ltd Semiconductor device
JPH0260223A (ja) * 1988-08-26 1990-02-28 Nec Corp リトリガブル単安定マルチバイブレータ回路
JPH02202029A (ja) * 1989-01-31 1990-08-10 Sony Corp 化合物半導体装置
JP2773338B2 (ja) * 1990-01-05 1998-07-09 日立電線株式会社 電界効果トランジスタ
JP2786327B2 (ja) * 1990-10-25 1998-08-13 三菱電機株式会社 ヘテロ接合電界効果トランジスタ
JP2679396B2 (ja) * 1990-10-25 1997-11-19 日本電気株式会社 電界効果トランジスタ
US5206527A (en) * 1990-11-09 1993-04-27 Sumitomo Electric Industries, Ltd. Field effect transistor
JPH05121453A (ja) * 1991-10-29 1993-05-18 Rohm Co Ltd 化合物半導体装置
JP3173080B2 (ja) * 1991-12-05 2001-06-04 日本電気株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
US5596211A (en) 1997-01-21
JPH06236898A (ja) 1994-08-23

Similar Documents

Publication Publication Date Title
JP2581452B2 (ja) 電界効果トランジスタ
EP0514079B1 (en) High electron mobility transistor and method of manufacture
US5300795A (en) GaAs FET with resistive AlGaAs
JPH0815213B2 (ja) 電界効果トランジスタ
US4558337A (en) Multiple high electron mobility transistor structures without inverted heterojunctions
JP3259106B2 (ja) 高電子移動度電界効果半導体装置
KR960000385B1 (ko) 전계효과트랜지스터
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP2758803B2 (ja) 電界効果トランジスタ
JP3107051B2 (ja) 電界効果トランジスタ、及びその製造方法
JP3667331B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JP3094500B2 (ja) 電界効果トランジスタ
JP2674420B2 (ja) 電界効果トランジスタ
JP2616634B2 (ja) 電界効果トランジスタ
JP3021894B2 (ja) ヘテロ接合電界効果トランジスタ
JP2567730B2 (ja) ヘテロ接合電界効果トランジスタ
JP4766743B2 (ja) ヘテロ接合電界効果トランジスタ
JP2581423B2 (ja) ヘテロ接合ｆｅｔ
JP3122474B2 (ja) 電界効果トランジスタ
JP2658513B2 (ja) 電界効果トランジスタ
JPH06163600A (ja) 電界効果トランジスタ
JPH06302625A (ja) 電界効果トランジスタおよびその製造方法
JP3122472B2 (ja) 電界効果トランジスタ
JP4243593B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JP2701567B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960730

LAPS Cancellation because of no payment of annual fees