JP6926798B2 - 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器 - Google Patents

化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器 Download PDF

Info

Publication number
JP6926798B2
JP6926798B2 JP2017151728A JP2017151728A JP6926798B2 JP 6926798 B2 JP6926798 B2 JP 6926798B2 JP 2017151728 A JP2017151728 A JP 2017151728A JP 2017151728 A JP2017151728 A JP 2017151728A JP 6926798 B2 JP6926798 B2 JP 6926798B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
electron supply
channel layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017151728A
Other languages
English (en)
Other versions
JP2019033122A (ja
Inventor
淳二 小谷
淳二 小谷
中村　哲一
哲一 中村
重松　寿生
寿生 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017151728A priority Critical patent/JP6926798B2/ja
Priority to US16/045,960 priority patent/US10651305B2/en
Publication of JP2019033122A publication Critical patent/JP2019033122A/ja
Application granted granted Critical
Publication of JP6926798B2 publication Critical patent/JP6926798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器に関する。
化合物半導体装置には様々なタイプのものがある。なかでも、HEMT(High Electron Mobility Transistor)は、雑音が小さく高速動作が可能であり、この特徴を活かして携帯電話の基地局等に使用されている。
そのHEMTにおいては、チャネル層とその上の電子供給層の各々の自発分極量の差によりチャネル層に二次元電子ガスが誘起される。そして、その二次元電子ガスの密度を増加させることによりHEMTの高出力化を実現することができると考えられる。
しかしながら、このように二次元電子ガスの密度を増加させると電子の移動度が低下することが報告されており、この方法ではHEMTの高出力化を実現するのが難しい。
M. N. Gurusinghe et al., "Two-dimensional electron mobility limitation mechanisms in AlxGa1-xN/GaN heterostructure", Physical Review B 72, 045316 (2005)
開示の技術は、上記に鑑みてなされたものであって、二次元電子ガスの密度を増加させなくても高出力化を実現することが可能な化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器を提供することを目的とする。
以下の開示の一観点によれば、基板と、前記基板の上に形成された化合物半導体層と、前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成された化合物半導体装置が提供される。
以下の開示によれば、量子井戸構造によってチャネル層に複数のエネルギ準位が形成される。これにより、電子が各準位のL点に遷移せずにその上の準位に遷移するようになるため、L点に遷移する場合のように電子の有効質量が増加しない。その結果、電子速度が向上し、化合物半導体装置の高出力化を実現することが可能となる。
図１は、検討に使用した化合物半導体装置の断面図である。 図２は、検討に使用した化合物半導体装置のチャネル層における電子のE-k分散関係を示すグラフである。 図３（ａ）、（ｂ）は、第１実施形態に係る化合物半導体装置の製造途中の断面図（その１）である。 図４（ａ）、（ｂ）は、第１実施形態に係る化合物半導体装置の製造途中の断面図（その２）である。 図５は、第１実施形態に係る化合物半導体装置の製造途中の断面図（その３）である。 図６は、第１実施形態に係る化合物半導体装置のチャネル層の近傍でのエネルギバンド図と電子の波動関数を模式的に示す図である。 図７は、第１実施形態に係る化合物半導体装置のチャネル層における電子のE-k分散関係を示すグラフである。 図８は、第１実施形態に係る化合物半導体装置のドレイン電流の計算結果を示す図である。 図９は、第１実施形態に係る化合物半導体装置において、チャネル層の膜厚によってエネルギ差E2 - E1がどのように変化するのかを計算して得られた図である。 図１０は、第１実施形態に係る化合物半導体装置のチャネル層の近傍の拡大断面図である。 図１１は、第１実施形態において、バッファ層の表面の表面粗さと、チャネル層における二次元電子ガスの電子の移動度との関係を調査して得られた図である。 図１２（ａ）、（ｂ）は、第２実施形態に係る化合物半導体装置の製造途中の断面図（その１）である。 図１３（ａ）、（ｂ）は、第２実施形態に係る化合物半導体装置の製造途中の断面図（その２）である。 図１４（ａ）、（ｂ）は、第２実施形態に係る化合物半導体装置の製造途中の断面図（その３）である。 図１５は、第２実施形態に係る化合物半導体装置の製造途中の断面図（その４）である。 図１６（ａ）、（ｂ）は、第３実施形態に係る化合物半導体装置の製造途中の断面図（その１）である。 図１７は、第３実施形態に係る化合物半導体装置の製造途中の断面図（その２）である。 図１８（ａ）、（ｂ）は、第４実施形態に係る化合物半導体装置の製造途中の断面図である。 図１９は、第４実施形態に係る化合物半導体装置のバンド構造を模式的に示す図である。 図２０（ａ）、（ｂ）は、第５実施形態に係る化合物半導体装置の製造途中の断面図（その１）である。 図２１（ａ）、（ｂ）は、第５実施形態に係る化合物半導体装置の製造途中の断面図（その２）である。 図２２は、第５実施形態に係る化合物半導体装置のバンド構造を模式的に示す図である。 図２３（ａ）、（ｂ）は、第６実施形態に係る化合物半導体装置の製造途中の断面図（その１）である。 図２４は、第６実施形態に係る化合物半導体装置の製造途中の断面図（その２）である。 図２５は、第６実施形態に係る化合物半導体装置のバンド構造を模式的に示す図である。 図２６は、第６実施形態に係る化合物半導体装置の動作時の模式図である。 図２７は、第７実施形態に係るディスクリートパッケージの平面図である。 図２８は、第８実施形態に係るPFC回路の回路図である。 図２９は、第９実施形態に係る電源装置の回路図である。 図３０は、第１０実施形態に係る高周波増幅器の回路図である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
HEMTの高出力化を実現する方法には、前述のように二次元電子ガスの密度を高める方法の他に、二次元電子ガスにおける電子速度を増加させる方法がある。
そこで、本願発明者は、HEMTにおいて電子速度の増加を妨げる要因について検討した。
図１は、その検討に使用した化合物半導体装置の断面図である。
この化合物半導体装置１は、HEMTであって、SiC基板２と、その上に形成されたチャネル層３とを有する。
チャネル層３の材料は特に限定されないが、この例ではGaN層をチャネル層３として形成する。GaNのバンドギャップは３．４eVであり、この値はシリコンのバンドギャップ（１．１eV）やGaAsのバンドギャップ（１．４eV）よりも広い。そのため、このようにGaN層をチャネル層３として形成することによりHEMTの高耐圧化や高出力化を実現できる。
そのチャネル層３の上には電子供給層４としてAlGaN層が形成される。その電子供給層４とチャネル層３との格子定数差や自発分極差に起因してチャネル層３に二次元電子ガスeが誘起される。
更に、電子供給層４の上には、ソース電極５、ドレイン電極６、及びゲート電極７の各々が高いに間隔をおいて形成される。
このような化合物半導体装置１によれば、不純物を含まないチャネル層３に二次元電子ガスeが発生するため、電子が不純物散乱を受けることなくチャネル層３を高速に移動できるとも考えられる。
しかしながら、以下に説明するように、ソース電極５とドレイン電極６との間に印加するドレイン電圧を高めると電子速度が飽和してしまうことが明らかとなった。
図２は、チャネル層３における電子のE(エネルギ)-k(波数)分散関係を示すグラフである。
図２に示すように、このグラフにはそれぞれΓ点及びL点と呼ばれる二つの極小点が存在する。
このうち、Γ点は、波数kがゼロのときの極小点である。一方、L点は、波数kが０よりも大きいときの極小点である。
この例のようにチャネル層３としてGaN層を形成する場合には、Γ点に伝導帯の下端が存在し、L点に第二バレーが存在する。そして、L点のエネルギはΓ点のエネルギよりも１eV程度高い。
波数kを持つ電子のエネルギをEkとすると、電子の有効質量m*と平均速度vはそれぞれ次の式（１）、（２）で与えられる。
Figure 0006926798
式（１）によれば、グラフの曲率（∂2Ek/∂k2）が大きいほど有効質量m*が小さくなり、電子が俊敏に加速される。
また、式（２）によれば、グラフの傾き（∂Ek/∂k）が大きいほど電子の速度vが速くなる。
熱平衡状態にある電子はエネルギ的に低い状態にあるためΓ点付近に存在する。その電子に対して高い電圧を印加すると、電子は、電界からのエネルギによってΓ点からL点に向かう障壁を乗り越えてL点に遷移する。
図２に示されるように、L点においては、Γ点と比較してグラフの曲率と傾きが小さい。そのため、L点に遷移した電子は、高電界を印加しても速度が上がらない。
よって、この化合物半導体装置１においては、ドレイン電圧を高めても電子速度が十分に上がらないことになる。電子速度が上がらないと、HEMTの高速動作が損なわれるだけでなく、単位時間に流れる電子数で定義されるドレイン電流も大きくすることができなくなるため、HEMTの高出力化も妨げられてしまう。
特に、二次元電子ガスeの濃度を高めるべく電子供給層４としてAlInN層等のInを含む化合物半導体層を形成すると、高濃度の二次元電子ガスに起因してドレイン電極６寄りのゲート電極７の端部で電界集中が起き易くなる。その結果、高電界で高いエネルギを獲得した電子がL点に遷移してその有効質量が増加するようになるため、電子速度の低下が顕著となってしまう。
以下に、各実施形態について説明する。
（第１実施形態）
第１実施形態に係る化合物半導体装置について、その製造工程を追いながら説明する。
図３〜図５は、本実施形態に係る化合物半導体装置の製造途中の断面図である。本実施形態では、以下のようにして化合物半導体装置としてHEMTを製造する。
まず、図３（ａ）に示すように、基板２１としてAlN基板を用意し、その上にMOCVD(Metal Organic Chemical Vapor Deposition)法でバッファ層２２としてAlxGa1-xN(０＜x≦1)層を５００nm程度の厚さに形成する。なお、バッファ層２２は化合物半導体層の一例である。
また、AlN基板に代えて、シリコン基板、SiC基板、サファイア基板、及びGaN基板のいずれかを基板２１として用いてもよい。
更に、バッファ層２２の成膜条件も特に限定されない。本実施形態では、アルミニウムの原料ガスとしてTMA(Trimethylaluminum)ガスを使用すると共に、ガリウムの原料ガスとしてTMG(Trimethylgalium)ガスを使用する。
そして、TMGガス、TMAガス、及びアンモニア（NH3）ガスの混合ガスを成膜ガスとして使用しながら、基板温度を１４００℃以上とすることによりバッファ層２２を形成する。なお、成膜ガスにおけるアンモニアガスの流量は１００ccm〜１０LM程度であり、チャンバ内の圧力は５０Torr〜３００Torr程度である。
また、バッファ層２２におけるAlの組成比xは成膜ガスにおけるTMAガスの流量比を調節することにより制御し得る。なお、成膜ガスにTMGガスを添加せずにバッファ層２２としてAlN層を形成してもよい。
次に、図３（ｂ）に示すように、バッファ層２２を形成したのと同一のチャンバを引き続き使用しながら、基板温度を７００℃〜１２００℃程度とする条件でバッファ層２２の上にチャネル層２３としてGaN層をMOCVD法で形成する。
この例では、チャンバ内の圧力を５０Torr〜３００Torr程度に維持し、TMGガスとアンモニアガスとの混合ガスを成膜ガスとして使用することによりチャネル層２３を１５nm以下の厚さ、例えば１０nm程度に形成する。
続いて、図４（ａ）に示すように、上記のチャンバを引き続き使用しながらチャネル層２３の上にAlyGa1-yN(０＜y≦1)層をMOCVD法で１０nm程度の厚さに形成し、そのAlyGa1-yN層を電子供給層２４とする。
バッファ層２２と同様に、その電子供給層２４の成膜ガスとしてTMGガス、TMAガス、及びアンモニアガスの混合ガスを使用する。また、チャンバ内の圧力は５０Torr〜３００Torr程度とし、基板温度は１４００℃以上とする。
更に、成膜ガスにおけるアンモニアガスの流量は１００ccm〜１０LM程度であり、成膜ガスにおけるTMAガスの流量比を調節することにより電子供給層２４におけるAlの組成比yを制御する。
なお、成膜ガスにTMGガスを添加せずに電子供給層２４としてAlN層を形成してもよい。
また、電子供給層２４を形成する前にチャネル層２３の上に予めスペーサ層としてAlzGa1-zN(y＜z)層を形成し、その上に電子供給層２４を形成してもよい。
更に、この例ではバッファ層２２、チャネル層２３、及び電子供給層２４の各々をMOCVD法で形成したが、MBE(Molecular Beam Epitaxy)法によりこれらの層を形成してもよい。
次に、図４（ｂ）に示すように、電子供給層２４の上に蒸着法によりチタン層とアルミニウム層とをこの順に形成した後、これらの積層膜をリフトオフ法でパターニングすることにより、ソース電極２５とドレイン電極２６とを間隔をおいて形成する。
その後に、窒素雰囲気中で基板温度を４００℃〜１０００℃程度とする条件でソース電極２５とドレイン電極２６を加熱する。これにより、ソース電極２５とドレイン電極２６の各々の材料が電子供給層２４に拡散し、ソース電極２５とドレイン電極２６の各々を電子供給層２４にオーミックコンタクトさせることができる。
なお、ソース電極２５とドレイン電極２６を形成する前に電子供給層２４の上にキャップ層としてGaN層を４nm程度の厚さに形成しておき、そのキャップ層の上にソース電極２５とドレイン電極２６を形成してもよい。
続いて、図５に示すように、基板２１の上側全面に蒸着法によりニッケル層と金層とをこの順に形成した後、これらの積層膜をリフトオフ法でパターニングすることにより、ソース電極２５とドレイン電極２６の間の電子供給層２４の上にゲート電極２７を形成する。
以上により、本実施形態に係る化合物半導体装置３０の基本構造が完成する。
その化合物半導体装置３０においては、チャネル層２３と電子供給層２４の各々の自発分極量の差に起因してこれらの層の界面に正の電荷が現れる。そして、その正の電荷によってチャネル層２３に二次元電子ガスeが誘起され、その二次元電子ガスeがトランジスタのキャリアとなる。
その二次元電子ガスeの密度は、バッファ層２２のAlxGa1-xNと電子供給層２４のAlyGa1-yNの各々のアルミニウムの組成比x、yで調節できる。例えば、組成比yを組成比xよりも大きくすると（x＜y）、バッファ層２２の自発分極が電子供給層２４の自発分極よりも小さくなり、バッファ層２２の自発分極によってその表面２２ａに誘起される負の電荷が少なくなる。これにより、二次元電子ガスeの生成が表面２２ａの負の電荷によって阻害され難くなり、二次元電子ガスeの密度を高めることができる。
図６は、上記したチャネル層２３の近傍でのエネルギバンド図と電子の波動関数φを模式的に示す図である。
チャネル層２３は、バッファ層２２や電子供給層２４と比較してバンドギャップが狭い。そのため、バッファ層２２、チャネル層２３、及び電子供給層２４によりチャネル層２３を井戸層とする量子井戸構造が形成され、前述の二次元電子ガスeはチャネル層２３に閉じ込められる。
特に、チャネル層２３の材料であるGaNは、バッファ層２２と電子供給層２４の材料であるAlGaNと比較してエネルギバンドが十分に狭い。よって、チャネル層２３と電子供給層２４との間のバンドオフセットΔEcや、チャネル層２３とバッファ層２２との間のバンドオフセットΔEcが２eV程度と十分に大きくなり、チャネル層２３への電子の閉じ込め効果が高められる。
そして、このようにチャネル層２３に電子が閉じ込められることにより、膜厚方向に沿った電子のエネルギ準位Enは次の式（３）のように離散的な値をとるようになる。
Figure 0006926798
なお、式（３）において、mは電子の有効質量、Lはチャネル層２３の膜厚である。
以下では、n=1のときのエネルギ準位E1を基底準位と呼ぶ。また、n=kのときのエネルギ準位Ekを第k励起準位と呼ぶ。
また、このようにチャネル層２３に電子が閉じ込められるのであればチャネル層２３の材料はGaNに限定されず、InAlGaN層をチャネル層２３として形成してもよい。
図７は、チャネル層２３における電子のE-k分散関係を示すグラフである。
図７に示すように、上記のように電子のエネルギ準位Enが離散化されたことにより、チャネル層２３には各nに対応したサブバンドが形成される。
ここで、ソース電極２５とドレイン電極２６との間にドレイン電圧が印加されていない状態においては電子は熱平衡状態にあり、エネルギ的に最も低い基底状態（n=1）のΓ点付近に多く存在する。そして、ドレイン電圧が印加されると、一部の電子は加速されて高いエネルギを獲得し、フォノンを放出してエネルギと波数が変化した状態Aに遷移する。
このとき、本実施形態では、状態Aよりもエネルギが低い第二励起準位（n=2）のΓ点が電子を受容する状態となり得る。そのΓ点は、基底準位（n=1）のL点よりもエネルギが低い。よって、状態Aから基底準位（n=1）のL点に遷移する場合と比較して、状態Aから第二励起準位（n=2）のΓ点に遷移するときの電子の波数変化の方が小さくなり、状態Aから第二励起準位（n=2）のΓ点に遷移する確率が高くなる。
その結果、電子がL点に遷移し難くなり、有効質量の大きな重い電子が発生するのを抑制できる。
また、第二励起準位（n=2）のΓ点に遷移した電子は有効質量が小さく、一旦速度を失っても電界によってすぐに高速に運動するため、二次元電子ガスeの平均的な速度を高めることが可能となる。
更に、第二励起準位（n=2）の電子についても、上記と同じ理由によって第三励起準位（n=3）のΓ点に遷移し易くなり、電子の有効質量が軽い状態を維持することができる。
次に、サブバンド間の好適なエネルギ差について説明する。
第二励起準位と基底準位とのエネルギ差E2 - E1がチャネル層２３の光学フォノンエネルギEopよりも小さいと、各準位のΓ点付近にある電子は、光学フォノンを放出したり吸収したりすることにより基底準位と第二励起準位との間を自由に遷移する。これにより光学フォノン散乱レートが増加し、Γ点に付近に電子がいるにもかかわらずすぐに電子が散乱されて電子の速度が失われ、電子速度の高速化を実現するのが困難となる。
そのため、光学フォノンエネルギEopよりもエネルギ差E2 - E1を大きくすることにより、Γ点付近で光学フォノン散乱が発生するのを抑制するのが好ましい。
チャネル層２３として使用するGaN層の光学フォノンエネルギは８８MeVである。よって、本実施形態ではエネルギ差E2 - E1を８８MeVよりも大きくすればよい。
また、前述の式（３）によれば、エネルギ差E2 - E1は、チャネル層２３の膜厚Lを薄くすることにより大きくすることができる。よって、膜厚Lをなるべく薄くすることにより、エネルギ差E2 - E1を光学フォノンエネルギEopよりも大きくするのが好ましい。
なお、このように膜厚Lを調節するだけでなく、チャネル層２３とバッファ層２２とのバンドオフセットΔEcや、チャネル層２３と電子供給層２４とのバンドオフセットΔEcを適切に設定することにより、エネルギ差E2 - E1を調節するようにしてもよい。
更に、式（３）によれば、エネルギEnがnの二乗に比例するため、第三励起準位（n=3）と第二励起準位（n=2）とのエネルギ差E3 - E2は、第二励起準位（n=2）と基底準位（n=1）とのエネルギ差E2 - E1よりも大きい。これよりも高い準位のエネルギ差も同様にE2 - E1よりも大きい。よって、エネルギ差E2 - E1を光学フォノンエネルギEopよりも大きくすれば、第二励起準位よりも高い準位で光学フォノン散乱が発生するのを抑制することができる。
但し、エネルギ差E2 - E1を大きくし過ぎると以下のような不都合が生じる。
例えば、エネルギ差E2 - E1が、基底準位（n=1）のサブバンドにおけるL点とΓ点とのエネルギ差ΔELΓよりも大きい場合を考える。この場合、基底準位（n=1）の状態A付近にある電子が第二励起準位（n=2）のΓ点付近に遷移するには、複数のフォノンを同時に吸収する等してエネルギ収支を合わせる必要があるため、第二励起準位（n=2）のΓ点への遷移確率が極端に低くなる。
よって状態A付近にある電子は、第二励起準位（n=2）に遷移することなく基底準位（n=1）のL点に遷移してしまい、電子の速度が低下してしまう。
このような不都合を解消するために、エネルギ差E2 - E1をエネルギ差ΔLΓよりも小さくし、基底準位（n=1）の電子が第二励起準位（n=2）に遷移し易くするのが好ましい。このようにエネルギ差E2 - E1をエネルギ差ΔLΓよりも小さくするには、チャネル層２３の膜厚を調節したり、バッファ層２２のAlxGa1-xNにおけるAlの組成比xや電子供給層２４のAlyGa1-yN層におけるAlの組成比yを適宜調節すればよい。
本願発明者は、本実施形態において実際に電子の速度が向上することを確かめるため、化合物半導体装置３０のドレイン電流を計算した。その結果を図８に示す。
図８の横軸は、ソース電極２５とドレイン電極２６との間に印加したドレイン電圧を示す。そして、図８の縦軸は、ソース電極２５とドレイン電極２６との間を流れるドレイン電流を示す。なお、計算に際しては、基板温度を３００Kとし、ゲート電圧を０Vとした。
また、図８においては、図１の化合物半導体装置１を比較例として採用し、その比較例におけるドレイン電流も併記している。
図８に示すように、比較例ではドレイン電圧が１０Vを超えるとドレイン電流が低下し始めている。
これに対し、本実施形態においては、ドレイン電圧を１０Vよりも高めてもドレイン電流が増加しており、比較例よりも大きなドレイン電流が得られることが明らかとなった。
この結果より、本実施形態のようにチャネル層２３を量子井戸構造とすることにより電子の速度が高められてドレイン電流が増大し、ひいてはHEMTの高出力化を実現できることが確かめられた。
ところで、本実施形態では上記のようにエネルギ差E2 - E1を光学フォノンエネルギEopよりも大きくするためにチャネル層２３の膜厚Lを薄くした。
本願発明者は、チャネル層２３の膜厚Lによってエネルギ差E2 - E1がどのように変化するのかを計算した。その計算結果を図９に示す。
なお、この計算では、バッファ層２２としてAlN層を５００nmの厚さに形成し、電子供給層２４としてAlN層を８nmの厚さに形成した場合を想定した。更に、バッファ層２２とチャネル層２３との間のバンドオフセットΔEcと、チャネル層２３と電子供給層２４との間のバンドオフセットΔEcはいずれも２eVとした。また、電子の有効質量m*を０．２とし、温度は３００Kとした。そして、各層の格子定数としてAlNの格子定数を採用し、各層の界面の自発分極とピエゾ分極も計算に反映させた。
図９に示すように、膜厚Lが薄くなるに従い量子閉じ込め効果が強くなるためエネルギ差E2 - E1が増大する。特に、膜厚Lが５nm以下になると量子閉じ込め効果が顕著に現れ、エネルギ差E2 - E1が大きく増大する。
一方、膜厚Lが厚くなると量子閉じ込め効果が弱くなり、エネルギ差E2 - E1が減少する。また、各層の界面の自発分極やピエゾ分極に起因したチャネル層２３の内部電界に起因して膜厚Lが１５nmの付近に変曲点が現れ、１５nmを超えたところでエネルギ差E2 - E1が急激に低下する。そして、膜厚Lが２５nmにまで厚くなると、量子閉じ込め効果はほぼ発現しなくなる。
この結果から、チャネル層２３において量子閉じ込め効果を発現させつつ、エネルギ差E2 - E1を十分に大きくするには、膜厚Lを１５nm以下とするのが好ましいことが明らかとなった。
一方、膜厚Lを薄くし過ぎると以下のような不都合が発生する。
図１０は、チャネル層２３の近傍の拡大断面図である。
図１０のようにチャネル層２３の膜厚Lを薄くすると、チャネル層２３を走行する電子が下地のバッファ層２２の表面２２ａの凹凸によって散乱され易くなる。
そのため、表面２２ａの表面粗さRaが大きい場合には、Γ点に電子を留めることができても結果的には電子の速度が向上しないことになる。
本願発明者は、バッファ層２２の表面２２ａの表面粗さRaと、チャネル層２３における二次元電子ガスの電子の移動度との関係を調査した。その調査結果を図１１に示す。
なお、その調査では、表面粗さRaとして算術平均粗さを採用した。
図１１に示すように、表面粗さRaが増大すると電子の移動度が低下する。特に、表面粗さRaが０．４nmのときに移動度の低下が顕著となる。よって、チャネル層２３における電子の移動度を高い状態に維持するにはバッファ層２２の表面粗さRaを０．４nm以下とするのが好ましい。
表面粗さRaは、バッファ層２２を成膜する際の基板温度により調節することができ、その基板温度を１４００℃以上とすることにより表面粗さRaを０．４nm以下とすることができる。
以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。例えば、上記ではバッファ層２２、チャネル層２３、及び電子供給層２４の各々の材料として窒化物半導体を採用したが、これらの材料としてGaAs系の化合物半導体を採用してもよい。これについては後述の各実施形態においても同様である。
（第２実施形態）
本実施形態では、以下のようにしてソース電極２５やドレイン電極２６のコンタクト抵抗を低減する。
図１２〜図１５は、本実施形態に係る化合物半導体装置の製造途中の断面図である。
なお、図１２〜図１５において第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。
まず、図１２（ａ）に示すように、第１実施形態の図３（ａ）〜図４（ａ）の工程を行うことにより、最上層に電子供給層２４が形成された構造を作製する。
次に、図１２（ｂ）に示すように、電子供給層２４の上にCVD(Chemical Vapor Deposition)法でハードマスク３１として酸化シリコン膜を形成する。そして、そのハードマスク３１をパターニングすることにより、ソース電極とドレイン電極を形成する予定の領域からハードマスク３１を除去する。
続いて、図１３（ａ）に示すように、ハードマスク３１で覆われていない部分のバッファ層２２、チャネル層２３、及びチャネル層２４をドライエッチングし、バッファ層２４に至る深さの第１のリセス２４ａと第２のリセス２４ｂを形成する。
次に、図１３（ｂ）に示すように、MOCVD法により各リセス２４ａ、２４ｂ内にn型のGaN層を成長させ、そのGaN層をそれぞれ第１のコンタクト層３２及び第２のコンタクト層３３とする。
この例では、各コンタクト層３２、３３の成長ガスとしてTMGガスとアンモニアガスとの混合ガスを使用し、かつその成長ガスにシラン（SiH4）ガスを添加することにより、ドナー型の不純物であるシリコンを各コンタクト層３２、３３にドープする。また、各コンタクト層３２、３３におけるシリコンの濃度は、２×１０１９cm-3程度の高濃度とする。
なお、シリコンに代えてゲルマニウムをドナー型の不純物として採用してもよい。
その後に、図１４（ａ）に示すように、ハードマスク３１をウエットエッチングして除去する。
次に、図１４（ｂ）に示すように、電子供給層２４と各コンタクト層３２、３３の上に蒸着法で金属積層膜を形成した後、その金属積層膜をリフトオフ法でパターニングして各コンタクト層３２、３３の上にそれぞれソース電極２５とドレイン電極２６を形成する。その金属積層膜として、例えばチタン層とアルミニウム層とをこの順に形成する。
その後に、窒素雰囲気中で基板温度を４００℃〜１０００℃程度とする条件でソース電極２５とドレイン電極２６を加熱する。これにより、ソース電極２５の材料が第１のコンタクト層３２に拡散し、第１のコンタクト層３２にソース電極２５をオーミックコンタクトさせることができる。そして、これと同様に第２のコンタクト層３３にドレイン電極２６がオーミックコンタクトする。
続いて、図１５に示すように、基板２１の上側全面に蒸着法によりニッケル層と金層とをこの順に形成した後、これらの積層膜をリフトオフ法でパターニングすることにより、ソース電極２５とドレイン電極２６の間の電子供給層２４の上にゲート電極２７を形成する。
以上により、本実施形態に係る化合物半導体装置４０の基本構造が完成する。
本実施形態に係る化合物半導体装置４０によれば、ドナー型不純物が高濃度にドープされた各コンタクト層３２、３３の上にソース電極２５やドレイン電極２６を形成する。そのため、第１のコンタクト層３２とソース電極２５との間のコンタクト抵抗を低減できると共に、第２のコンタクト層３３とドレイン電極２６との間のコンタクト抵抗を低減することが可能となる。
（第３実施形態）
第１実施形態及び第２実施形態においては、電子供給層２４の上にゲート電極２７が直接形成されたショットキーゲート構造を採用した。
これに対し、本実施形態では、以下のようにゲート絶縁膜を形成することによりゲートリーク電流を抑制する。
図１６〜図１７は、本実施形態に係る化合物半導体装置の製造途中の断面図である。
なお、図１６〜図１７において第１実施形態や第２実施形態で説明したのと同じ要素にはこれらの実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。
まず、図１６（ａ）に示すように、第２実施形態の図１２（ａ）〜図１４（ｂ）の工程を行うことにより、各コンタクト層３２、３３の上にソース電極２５とドレイン電極２６が形成された構造を作製する。
次に、図１６（ｂ）に示すように、電子供給層２４、ソース電極２５、及びドレイン電極２６の各々の上にゲート絶縁膜３５としてアルミナ（Al2O3）膜をCVD法で２nm〜２０nm程度の厚さに形成する。なお、CVD法に代えてALD(Atomic Layer Deposition)法でゲート絶縁膜３５を形成してもよい。
更に、アルミナ膜に代えて、酸窒化アルミニウム（AlON）膜、酸化シリコン（SiO2）膜、及び酸窒化シリコン膜（SiON）のいずれかをゲート絶縁膜３５として形成してもよい。
その後に、ゲート絶縁膜３５をパターニングすることにより、ソース電極２５とドレイン電極２６との間の電子供給層２４の上のみにゲート絶縁膜３５を残す。
続いて、図１７に示すように、基板２１の上側全面に蒸着法によりニッケル層と金層とをこの順に形成した後、これらの積層膜をリフトオフ法でパターニングすることにより、ゲート絶縁膜３５の上にゲート電極２７を形成する。
以上により、本実施形態に係る化合物半導体装置５０の基本構造が完成する。
本実施形態に係る化合物半導体装置５０によれば、電子供給層２４とゲート電極２７との間にゲート絶縁膜３５を形成するため、電子供給層２４とゲート電極２７との間を流れるゲートリーク電流をゲート絶縁膜３５で遮断することが可能となる。
（第４実施形態）
本実施形態では、以下のようにして二次元電子ガスの密度が低下するのを防止する。
図１８（ａ）、（ｂ）は、本実施形態に係る化合物半導体装置の製造途中の断面図である。なお、図１８（ａ）、（ｂ）において、第１〜第３実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図１８（ａ）に示すように、第１実施形態の図３（ａ）の工程を行うことにより、基板２１の上にバッファ層２２としてAlxGa1-xN(０＜x≦1)層をMOCVD法で５００nm程度の厚さに形成する。
第１実施形態で説明したように、そのMOCVD法では、TMGガス、TMAガス、及びアンモニアガスの混合ガスを成膜ガスとして使用する。
但し、本実施形態ではバッファ層２２の成膜の終期に上記の成膜ガスにシランガスを添加することにより、バッファ層２２の表層２２ｘにドナー型不純物２２ｈとしてシリコンをドープする。
このようにドナー型の不純物２２ｈが添加された表層２２ｘの厚さは例えば２nm〜５nm程度である。また、表層２２ｘにおけるドナー型不純物２２ｈの濃度は１×１０１８cm-3〜２×１０１９cm-3程度である。
この後は、第１実施形態の図３（ｂ）〜図５の工程を行うことにより、図１８（ｂ）に示す本実施形態に係る化合物半導体装置６０の基本構造を完成させる。
上記のように本実施形態ではバッファ層２２の表層２２ｘにドナー型不純物２２ｈとしてシリコンをドープする。
点線円内に示すように、そのドナー型不純物２２ｈは、バッファ層２２とチャネル層２３の各々の自発分極量の差に起因してこれらの界面２２ｙに発生する負の固定電荷２２ｅを打ち消すように作用する。
そのため、負の固定電荷２２ｅによって二次元電子ガスeの発生が抑制されてしまうのを防止でき、二次元電子ガスeの密度が低下するのを防止することができる。
図１９は、この半導体装置６０のバンド構造を模式的に示す図である。
なお、図１９においては、実線で本実施形態のバンド構造を示すと共に、表層２２ｘにドナー型不純物２２ｈをドープしない場合のバンド構造を点線で示している。
点線で示すように、表層２２ｘにドナー型不純物２２ｈをドープしない場合には、負の固定電荷２２ｅによってチャネル層２３にけるバンドが傾斜し、チャネル層２３内に内部電界が発生する。
その内部電界により、チャネル層２３内の二次元電子ガスeは電子供給層２４の下面２４ｘ（図１８（ｂ）参照）に強く押し付けられた状態となり、下面２４ｘの凹凸に起因した界面ラフネス散乱によって二次元電子ガスeの速度が低下してしまう。
一方、実線で示す本実施形態においては、上記のようにドナー型不純物２２ｈによって負の固定電荷２２ｅが打ち消されるため、チャネル層２３におけるバンドがほぼフラットとなり、チャネル層２３内に内部電界が発生し難くなる。その結果、下面２４ｘに二次元電子ガスeが強く押し付けられた状態が解消され、下面２４ｘの凹凸に起因した界面ラフネス散乱によって二次元電子ガスeの速度が低下するのを抑制することができる。
（第５実施形態）
本実施形態では、第４実施形態とは異なる構造で二次元電子ガスの界面ラフネス散乱を抑制する。
図２０〜図２１は、本実施形態に係る化合物半導体装置の製造途中の断面図である。なお、図２０〜図２１において第１〜第４実施形態で説明したのと同じ要素にはこれらの実施形態におけるのを同じ符号を付し、以下ではその説明を省略する。
まず、図２０（ａ）に示すように、第１実施形態の図３（ａ）の工程を行うことにより、基板２１の上にバッファ層２２としてAlN層を５００nm程度の厚さに形成する。
次に、図２０（ｂ）に示すように、バッファ層２２の上にMOCVD法によりチャネル層２３の下層２３ａとしてAlGaN層を１nm〜４nm程度の厚さに形成する。
更に、下層２３ａの上に中間層２３ｂとしてGaN層を２nm〜５nm程度の厚さにMOCVD法で形成する。その後に、中間層２３ｂの上に上層２３ｃとしてAlGaN層を２nm〜５nm程度の厚さにMOCVD法で形成し、下層２３ａ、中間層２３ｂ、及び上層２３ｃをチャネル層２３とする。
なお、下層２３ａ、中間層２３ｂ、及び上層２３ｃはいずれも同一のチャンバ内において形成され、そのチャンバ内において成膜ガスを切り替えることによりこれらの各層が形成される。
その成膜ガスは特に限定されない。例えば、下層２３ａと上層２３ｃのAlGaN層を形成するための成膜ガスとしてはTMAガス、TMGガス、及びアンモニアの混合ガスがある。また、中間層２３ｂのGaNを形成するための成膜ガスとしては、例えばTMGガスとアンモニアとの混合ガスがある。
次に、図２１（ａ）に示すように、チャネル層２３の上にAlN層をMOCVD法で１０nm程度の厚さに形成し、そのAlN層を電子供給層２４とする。
この後は、第１実施形態の図４（ｂ）〜図５の工程を行うことにより、図２１（ｂ）に示す本実施形態に係る化合物半導体装置７０の基本構造を完成させる。
図２２は、この化合物半導体装置７０のバンド構造を模式的に示す図である。
図２２においては、下層２３ａ、中間層２３ｂ、及び上層２３ｃの電子親和力をそれぞれχa、χb、χcで表している。なお、電子親和力は、真空準位Evacと伝導帯とのエネルギ差として定義される。
チャネル層２３の下層２３ａと上層２３ｃのAlGaNのバンドギャップは、バッファ層２２と電子供給層２４の各々のAlNのバンドギャップ（６．２eV）と中間層２３のGaNのバンドギャップ（３．４eV）の中間の値となる。
その結果、下層２３ａの電子親和力χaと上層２３ｃの電子親和力χcの各々が中間層２３ｂの電子親和力χbよりも小さくなり、チャネル層２３のバンドは中間層２３において最も深い階段状となる。
このようなバンドの形状を反映して、電子の波動関数φは中間層２３ｂにおいてピーク値をとり、下側層２３ａや上側層２３ｃでは波動関数φは小さくなる。これにより、下側層２３ａと上側層２３ｃにおける電子の存在確率が低下するため、バッファ層２２と下側層２３ａとの界面での界面ラフネス散乱や、電子供給層２４と上側層２３ｃとの界面での界面ラフネス散乱が抑制される。
その結果、二次元電子ガスeにおける電子速度が界面ラフネスに起因して低下するのを抑えることが可能となり、ドレイン電流を高い値に維持することが可能となる。
また、図６のような矩形型の井戸型ポテンシャルの場合には前述の式（３）のようにnが大きくなるにつれてエネルギ差En+1 - Enが増大するが、本実施形態のように各層２３ａ、２３ｃの電子親和力χa、χcを弱めるとエネルギ準位Enの並びが等間隔に近づく。そのため、nが大きい場合であっても、エネルギ準位EnのサブバンドにおけるL点のエネルギよりもエネルギ準位En+1のΓ点のエネルギの方が小さくなり易くなり、エネルギ準位Enにある電子がその上のエネルギ準位En+1のΓ点に遷移する確率が高くなる。これにより、第１実施形態で説明したように電子の有効質量が軽くなり、ドレイン電流を高めることが可能となる。
なお、下側層２３ａ、中間層２３ｂ、及び上側層２３ｃの材料は上記に限定されず、前述の電子親和力がそれぞれχa＜χb、χc＜χbを満たす任意の材料を各層に使用し得る。例えば、中間層２３ｂとしてInGaN層を形成し、下側層２３ａと上側層２３ｃの各々としてGaN層やAlGaN層を形成してもよい。
（第６実施形態）
本実施形態では高エネルギの電子によって破壊され難いチャネル層について説明する。
図２３〜図２４は、本実施形態に係る化合物半導体装置の製造途中の断面図である。なお、図２３〜図２４において、第１〜第５実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図２３（ａ）に示すように、第１実施形態の図３（ａ）の工程を行うことにより、基板２１の上にバッファ層２２としてAlxGa1-xN(０＜x≦1)層を５００nm程度の厚さに形成する。
次に、図２３（ｂ）に示すように、バッファ層２２の上にMOCVD法で複数の井戸層２３ｄをそれぞれ１nm〜３nm程度の厚さに形成し、これらの井戸層２３ｄの積層膜をチャネル層２３とする。これらの井戸層２３ｄの積層数は２層〜５層程度とする。
各井戸層２３ｄの組成は特に限定されない。この例では、最上層の井戸層２３ｄとしてGaN層を形成すると共に、最上層よりも下の井戸層２３ｄとしてAlGaN層を形成する。
また、そのAlGaN層におけるAlの組成比は、基板２１に近いAlGaN層におけるほど高くなるようにする。
なお、AlGaN層の成膜ガスとしてはTMGガス、TMAガス、及びアンモニアガスの混合ガスを使用し、基板２１に近いAlGaN層ほどその混合ガスにおけるTMAガスの流量比を多くしてAlの組成比を高める。
そして、最上層の井戸層２３ｄのGaN層の成膜ガスとしてはTMGガスとアンモニアガスとの混合ガスを使用する。
この後は、第１実施形態で説明した図４（ａ）〜図５の工程を行うことにより、図２４に示す本実施形態に係る化合物半導体装置８０の基本構造を完成させる。
図２５は、この化合物半導体装置８０のバンド構造を模式的に示す図である。
本実施形態では上記のように基板２１寄りの井戸層２３ｄとしてAlGaN層を形成すると共に、基板２１に近づくにつれそのAlGaN層のAlの組成比を高くする。
AlGaNのバンドギャップはAlの組成比が高いほど広がるため、図２５に示すように基板２１に近づくにつれ井戸層２３ｄのバンドギャップEgが広くなる。
図２６は、化合物半導体装置８０の動作時の模式図である。
図２６に示すように、動作時においては、二次元電子ガスeはドレイン電極２６からの高電界によってチャネル層２３の深部を通る。その深部におけるチャネル層２３は前述のようにバンドギャップが広いが、バンドギャップが広い材料は高エネルギの電子が走行しても破壊され難い。
そのため、本実施形態では高電界に曝された高エネルギの電子によってチャネル層２３が破壊されるのを抑制でき、化合物半導体装置８０の信頼性を向上させることが可能となる。
なお、井戸層２３ｄの材料と組成比は上記に限定されず、組成比を調整することで基板２１に近づくにつれバンドギャップが広くなる任意の材料で井戸層２３ｄを形成し得る。
例えば、最上層の井戸層２３ｄとして上記と同様にGaN層を形成し、それよりも下の基板２１寄りの井戸層２３ｄとしてInGaN層を形成してもよい。その場合、そのInGaN層におけるInの組成比を基板２１に近いInGaN層におけるほど低くなるようにすることで、基板２１に近づくにつれて井戸層２３ｄのバンドギャップを広くすることができる。
（第７実施形態）
本実施形態では、第１実施形態〜第６実施形態で製造した化合物半導体装置３０、４０、５０、６０、７０、８０を備えたディスクリートパッケージについて説明する。
図２７は、本実施形態に係るディスクリートパッケージの平面図である。
このディスクリートパッケージ１００は、第１実施形態に係る化合物半導体装置３０（図５参照）を含むHEMTチップ１０１と、そのHEMTチップ１０１を封止する樹脂１０２とを有する。なお、化合物半導体装置３０に代えて、第２実施形態〜第６実施形態に係る化合物半導体装置４０、５０、６０、７０、８０のいずれかを用いてもよい。
そのHEMTチップ１０１には、ゲートパッド１０３、ドレインパッド１０４、及びソースパッド１０５が設けられる。これらのパッドの各々は、不図示の配線を介して、前述のゲート電極２７、ドレイン電極２６、及びソース電極２５の各々と電気的に接続される。
また、樹脂１０２には、ゲートリード１１０、ドレインリード１１１、及びソースリード１１２の各々の一部が埋没される。このうち、ドレインリード１１１には正方形状のランド１１１ａが設けられており、ダイアタッチ材１０７によりランド１１１ａにHEMTチップ１０１が接着される。
そして、これらのリード１１０、１１１、１１２の各々は、アルミニウム線等の金属ワイヤ１１４を介してそれぞれゲートパッド１０３、ドレインパッド１０４、及びソースパッド１０５の各々に電気的に接続される。
以上説明した本実施形態によれば、HEMTチップ１０１が備える化合物半導体装置３０において電子の速度が高められているため、ドレイン電流が大きくかつ電流利得遮断周波数ftや最大発振周波数fmaxが改善されたディスクリートパッケージ１００を提供することができる。
（第８実施形態）
本実施形態では、第７実施形態のHEMTチップ１０１を用いたPFC（Power Factor Correction）回路について説明する。
図２８は、そのPFC回路の回路図である。
図１８に示すように、PFC回路２００は、ダイオード２０１、チョークコイル２０２、コンデンサ２０３、２０４、ダイオードブリッジ２０５、交流電源２０６、及びスイッチ素子２１０を有する。
このうち、スイッチ素子２１０としては、第７実施形態で説明したHEMTチップ１０１を採用し得る。そのスイッチ素子２１０のドレイン電極は、ダイオード２０１のアノード端子と、チョークコイル２０２の一端子とに接続される。
また、スイッチ素子２１０のソース電極は、コンデンサ２０３の一端子と、コンデンサ２０４の一端子とに接続される。
なお、スイッチ素子２１０のゲート電極には不図示のゲートドライバが接続される。
更に、コンデンサ２０３の他端子とチョークコイル２０２の他端子とが接続されると共に、コンデンサ２０４の他端子とダイオード２０１のカソード端子とが接続される。
そして、コンデンサ２０３の両端子間にはダイオードブリッジ２０５を介して交流電源２０６が接続され、コンデンサ２０４の両端子間には直流電源DCが接続される。
（第９実施形態）
本実施形態では、第７実施形態のHEMTチップ１０１を用いた電源装置について説明する。
図２９は、その電源装置の回路図である。なお、図２９において、第８実施形態で説明したのと同じ要素には第８実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図２９に示すように、電源装置３００は、高圧の一次側回路３０１、低圧の二次側回路３０２、及びこれらの間に接続されたトランス３０３を備える。
このうち、一次側回路３０１には、第８実施形態で説明したPFC回路２００と、そのPFC回路２００のコンデンサ２０４の両端子間に接続されたフルブリッジインバータ回路３０４が設けられる。
そのフルブリッジインバータ回路３０４には、四つのスイッチ素子３０４ａ、３０４ｂ、３０４ｃ、３０４ｄが設けられる。これらのスイッチ素子３０４ａ、３０４ｂ、３０４ｃ、３０４ｄの各々としては、第７実施形態で説明したHEMTチップ１０１を採用し得る。
一方、二次側回路３０２は、三つのスイッチ素子３０２ａ、３０２ｂ、３０２ｃを備える。これらのスイッチ素子３０２ａ、３０２ｂ、３０２ｃとしては、例えば、シリコン基板にチャネルが形成されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を採用し得る。
以上説明した本実施形態によれば、スイッチ素子２１０、３０４ａ、３０４ｂ、３０４ｃ、３０４ｄの各々にHEMTチップ１０１を採用する。そのHEMTチップ１０１においては、ドレイン電流が大きくかつ電流利得遮断周波数ftや最大発振周波数fmax等の高周波特性が改善されているため、高出力用途に適した高周波用の電源装置３００を提供することができる。
（第１０実施形態）
本実施形態では、第７実施形態のHEMTチップ１０１を用いた高周波増幅器について説明する。
図３０は、その高周波増幅器の回路図である。
図３０に示すように、高周波増幅器４００は、ディジタル・プレディストーション回路４０１、ミキサ４０２、４０３、及びパワーアンプ４０４を備える。
このうち、ディジタル・プレディストーション回路４０１は、入力信号の非線形歪みを補償する。また、ミキサ４０２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。
そして、パワーアンプ４０４は、前述のHEMTチップ１０１を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、スイッチの切り替えにより、出力側の信号をミキサ４０３で交流信号とミキシングしてディジタル・プレディストーション回路４０１に送出できる。
以上説明した本実施形態によれば、パワーアンプ４０４が内蔵するHEMTチップ１０１においてドレイン電流と高周波特性とが改善されているため、高出力用途に適した高周波増幅器４００を提供することができる。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板の上に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されたことを特徴とする化合物半導体装置。
（付記２） 前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記チャネル層の光学フォノンエネルギよりも大きいことを特徴とする付記１に記載の化合物半導体装置。
（付記３） 前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記基底準位に対応したサブバンドのL点とΓ点とのエネルギ差よりも小さいことを特徴とする付記１又は付記２に記載の化合物半導体装置。
（付記４） 前記化合物半導体層の表層にドナー型不純物がドープされたことを特徴とする付記１乃至付記３のいずれかに記載の化合物半導体装置。
（付記５） 前記チャネル層は、
前記化合物半導体層の上に形成された下層と、
前記下層の上に形成された中間層と、
前記中間層の上に形成された上層とを有し、
前記下層と前記上層の各々の電子親和力が、前記中間層の電子親和力よりも小さいことを特徴とする付記１乃至付記３のいずれかに記載の化合物半導体装置。
（付記６） 前記中間層はGaN層であり、
前記下層と前記上層の各々はAlGaN層であることを特徴とする付記５に記載の化合物半導体装置。
（付記７） 前記チャネル層は、互いに積層された複数の井戸層を有し、
前記基板に近づくにつれ前記井戸層のバンドギャップが広くなることを特徴とする付記１乃至付記３のいずれかに記載の化合物半導体装置。
（付記８） 複数の前記井戸層のうち、前記基板寄りの複数の前記井戸層はAlGaN層であり、前記AlGaN層におけるAlの組成が前記基板に近づくにつれ高くなることを特徴とする付記７に記載の化合物半導体装置。
（付記９） 複数の前記井戸層のうち、前記基板寄りの複数の前記井戸層はInGaN層であり、前記InGaN層におけるInの組成が前記基板に近づくにつれ低くなることを特徴とする付記７に記載の化合物半導体装置。
（付記１０） 前記チャネル層の厚さは１５nm以下であることを特徴とする付記１乃至付記９のいずれかに記載の化合物半導体装置。
（付記１１） 前記化合物半導体層の表面粗さは０．４nm以下であることを特徴とする付記１乃至付記１０のいずれかに記載の化合物半導体装置。
（付記１２） 前記化合物半導体層、前記チャネル層、及び前記電子供給層の各々の材料は窒化物半導体であることを特徴とする付記１に記載の化合物半導体装置。
（付記１３） 基板の上に化合物半導体層を形成する工程と、
前記化合物半導体層の上にチャネル層を形成する工程と、
前記チャネル層の上に電子供給層を形成する工程と、
前記電子供給層の上方においてソース電極、ドレイン電極、及びゲート電極の各々を互いに間隔をおいて形成する工程とを有し、
前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されたことを特徴とする化合物半導体装置の製造方法。
（付記１４） 基板と、
前記基板の上に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されたことを特徴とする化合物半導体装置を備えた電源装置。
（付記１５） 基板と、
前記基板の上に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されたことを特徴とする化合物半導体装置を備えた高周波増幅器。
１…化合物半導体装置、２…SiC基板、３…チャネル層、４…電子供給層、５…ソース電極、６…ドレイン電極、７…ゲート電極、２１…基板、２２…バッファ層、２２ａ…表面、２２ｅ…固定電荷、２２ｘ…表層、２２ｈ…不純物、２２ｙ…界面、２３…チャネル層、２３ａ…下層、２３ｂ…中間層、２３ｃ…上層、２３ｄ…井戸層、２４…電子供給層、２４ａ…第１のリセス、２４ｂ…第２のリセス、２５…ソース電極、２６…ドレイン電極、２７…ゲート電極、３１…ハードマスク、３２…第１のコンタクト層、３３…第２のコンタクト層、３５…ゲート絶縁膜、３０、４０、５０、６０、７０、８０…化合物半導体装置、１００…ディスクリートパッケージ、１０１…HEMTチップ、１０２…樹脂、１０３…ゲートパッド、１０４…ドレインパッド、１０５…ソースパッド、１０７…ダイアタッチ材、１１０…ゲートリード、１１１ａ…ランド、１１１…ドレインリード、１１２…ソースリード、１１４…金属ワイヤ、２００…PFC回路、２０１…ダイオード、２０２…チョークコイル、２０３、２０４…コンデンサ、２０５…ダイオードブリッジ、２０６…交流電源、３０１…一次側回路、３０２…二次側回路、３０３…トランス、３０４…フルブリッジインバータ回路、３０２ａ、３０２ｂ、３０２ｃ…スイッチ素子、４００…高周波増幅器、４０１…ディジタル・プレディストーション回路、４０２、４０３…ミキサ、４０４…パワーアンプ。

Claims (9)

  1. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記チャネル層の光学フォノンエネルギよりも大きいことを特徴とする化合物半導体装置。
  2. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記基底準位に対応したサブバンドのL点とΓ点とのエネルギ差よりも小さいことを特徴とする化合物半導体装置。
  3. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記化合物半導体層の表層にドナー型不純物がドープされたことを特徴とする化合物半導体装置。
  4. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記チャネル層は、
    前記化合物半導体層の上に形成された下層と、
    前記下層の上に形成された中間層と、
    前記中間層の上に形成された上層とを有し、
    前記下層と前記上層の各々の電子親和力が、前記中間層の電子親和力よりも小さいことを特徴とする化合物半導体装置。
  5. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記チャネル層は、互いに積層された複数の井戸層を有し、
    前記基板に近づくにつれ前記井戸層のバンドギャップが広くなることを特徴とする化合物半導体装置。
  6. 基板の上に化合物半導体層を形成する工程と、
    前記化合物半導体層の上にチャネル層を形成する工程と、前記チャネル層の上に電子供給層を形成する工程と、
    前記電子供給層の上方においてソース電極、ドレイン電極、及びゲート電極の各々を互いに間隔をおいて形成する工程とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成され、前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記チャネル層の光学フォノンエネルギよりも大きいことを特徴とする化合物半導体装置の製造方法。
  7. 基板と、
    前記基板の上に形成された化合物半導体層と、
    前記化合物半導体層の上に形成されたチャネル層と、前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上方において互いに間隔をおいて形成されたソース電極、ドレイン電極、及びゲート電極とを有し、
    前記化合物半導体層、前記チャネル層、及び前記電子供給層により量子井戸構造が形成されており、
    前記チャネル層における電子の基底準位と第二励起準位とのエネルギ差は、前記チャネル層の光学フォノンエネルギよりも大きい化合物半導体装置を備えた電源装置。
  8. 請求項２〜５のいずれか１項に記載の化合物半導体装置を備えた電源装置。
  9. 請求項１〜５のいずれか１項に記載の化合物半導体装置を備えた高周波増幅器。
JP2017151728A 2017-08-04 2017-08-04 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器 Active JP6926798B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017151728A JP6926798B2 (ja) 2017-08-04 2017-08-04 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器
US16/045,960 US10651305B2 (en) 2017-08-04 2018-07-26 Compound semiconductor device with quantum well structure, power supply device, and high-frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017151728A JP6926798B2 (ja) 2017-08-04 2017-08-04 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器

Publications (2)

Publication Number Publication Date
JP2019033122A JP2019033122A (ja) 2019-02-28
JP6926798B2 true JP6926798B2 (ja) 2021-08-25

Family

ID=65230654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017151728A Active JP6926798B2 (ja) 2017-08-04 2017-08-04 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器

Country Status (2)

Country Link
US (1) US10651305B2 (ja)
JP (1) JP6926798B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
JP2022016951A (ja) 2020-07-13 2022-01-25 富士通株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827320A (en) * 1986-09-19 1989-05-02 University Of Illinois Semiconductor device with strained InGaAs layer
JPH03200340A (ja) * 1989-12-27 1991-09-02 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2786327B2 (ja) * 1990-10-25 1998-08-13 三菱電機株式会社 ヘテロ接合電界効果トランジスタ
JPH0815213B2 (ja) * 1993-01-14 1996-02-14 日本電気株式会社 電界効果トランジスタ
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
TWI419324B (zh) * 2009-11-27 2013-12-11 Univ Nat Chiao Tung 具有三五族通道及四族源汲極之半導體裝置及其製造方法
JP6311480B2 (ja) * 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
JP6084254B2 (ja) * 2015-06-03 2017-02-22 クアーズテック株式会社 化合物半導体基板

Also Published As

Publication number Publication date
US20190043976A1 (en) 2019-02-07
US10651305B2 (en) 2020-05-12
JP2019033122A (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
JP4385206B2 (ja) 電界効果トランジスタ
JP6511645B2 (ja) 窒化物半導体デバイス
JP4897948B2 (ja) 半導体素子
WO2010064362A1 (ja) 電界効果トランジスタ
JP5163129B2 (ja) 半導体装置
JP4967708B2 (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
US8344422B2 (en) Semiconductor device
US7985984B2 (en) III-nitride semiconductor field effect transistor
US8330187B2 (en) GaN-based field effect transistor
JP5878317B2 (ja) 半導体装置及び半導体装置の製造方法
CN107275397B (zh) 半导体器件以及半导体器件的制造方法
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
JP4474292B2 (ja) 半導体装置
JP2010232610A (ja) 半導体装置及びその製造方法
JPWO2007069601A1 (ja) 電界効果トランジスタ
JPWO2014185034A1 (ja) 半導体装置
JP2021504955A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタを製造する方法
WO2014108945A1 (ja) 窒化物半導体デバイス
JP2010206110A (ja) 窒化物半導体装置
TW201413950A (zh) 化合物半導體裝置及其製造方法
JP6926798B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
JP2018056365A (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171220

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6926798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150