JP3122472B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3122472B2 JP3122472B2 JP03002790A JP279091A JP3122472B2 JP 3122472 B2 JP3122472 B2 JP 3122472B2 JP 03002790 A JP03002790 A JP 03002790A JP 279091 A JP279091 A JP 279091A JP 3122472 B2 JP3122472 B2 JP 3122472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- channel
- undoped
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超高速動作を要する電
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
【０００２】
【従来の技術】従来、この種の超高速デバイスとして
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。
【０００３】ＧａＡｓ半導体基板１上にはアンドープＧ
ａＡｓ層２が形成され、このアンドープＧａＡｓ層２上
にはさらにアンドープのＩｎy Ｇａ1-y Ａｓ層３が形成
されている。このアンドープＩｎy Ｇａ1-y Ａｓ層３上
にはＡｌx Ｇａ1-x Ａｓにドナーが選択的に添加された
ｎ−Ａｌx Ｇａ1-x Ａｓ層４が形成されている。さら
に、このｎ−Ａｌx Ｇａ1-x Ａｓ層４上にはｎ+ −Ｉｎ
ＧａＡｓ層５が形成されており、中央部に形成されたリ
セスに露出するｎ−Ａｌx Ｇａ1-x Ａｓ層４にショット
キ接触してゲート電極６、ｎ+ −ＩｎＧａＡｓ層５上に
オーミック電極７，８が形成されている。
ａＡｓ層２が形成され、このアンドープＧａＡｓ層２上
にはさらにアンドープのＩｎy Ｇａ1-y Ａｓ層３が形成
されている。このアンドープＩｎy Ｇａ1-y Ａｓ層３上
にはＡｌx Ｇａ1-x Ａｓにドナーが選択的に添加された
ｎ−Ａｌx Ｇａ1-x Ａｓ層４が形成されている。さら
に、このｎ−Ａｌx Ｇａ1-x Ａｓ層４上にはｎ+ −Ｉｎ
ＧａＡｓ層５が形成されており、中央部に形成されたリ
セスに露出するｎ−Ａｌx Ｇａ1-x Ａｓ層４にショット
キ接触してゲート電極６、ｎ+ −ＩｎＧａＡｓ層５上に
オーミック電極７，８が形成されている。
【０００４】
【発明が解決しようとする課題】上記従来のＨＥＭＴの
ように、ＡｌＧａＡｓ／ＩｎＧａＡｓのヘテロ接合を用
いた系においては、チャネルになるＩｎＧａＡｓ層３中
を走行する電子がこの上層にあるＡｌＧａＡｓ層４に遷
移する実空間遷移を生じる場合がある。この実空間遷移
は次のように説明することが出来る。ｎ−ＡｌＧａＡｓ
層４とアンドープＩｎＧａＡｓ３とのヘテロ接合部には
図５に示されるエネルギバンドが形成され、図示の斜線
部に２次元電子ガスが蓄積される。しかし、ドレイン・
ソース間に高電界が印加されて２次元電子ガスの持つエ
ネルギが高くなると、２次元電子ガス中の電子はｎ−Ａ
ｌＧａＡｓ層４側に図示の矢印のように遷移する。
ように、ＡｌＧａＡｓ／ＩｎＧａＡｓのヘテロ接合を用
いた系においては、チャネルになるＩｎＧａＡｓ層３中
を走行する電子がこの上層にあるＡｌＧａＡｓ層４に遷
移する実空間遷移を生じる場合がある。この実空間遷移
は次のように説明することが出来る。ｎ−ＡｌＧａＡｓ
層４とアンドープＩｎＧａＡｓ３とのヘテロ接合部には
図５に示されるエネルギバンドが形成され、図示の斜線
部に２次元電子ガスが蓄積される。しかし、ドレイン・
ソース間に高電界が印加されて２次元電子ガスの持つエ
ネルギが高くなると、２次元電子ガス中の電子はｎ−Ａ
ｌＧａＡｓ層４側に図示の矢印のように遷移する。
【０００５】ドレイン・ソース間には動作時に一般的に
高電界が印加され、また、ＡｌＧａＡｓ層ではＩｎＧａ
Ａｓ層よりも電子の輸送特性が劣るため、この実空間遷
移が起こるとＦＥＴの高周波特性は劣化してしまう。
高電界が印加され、また、ＡｌＧａＡｓ層ではＩｎＧａ
Ａｓ層よりも電子の輸送特性が劣るため、この実空間遷
移が起こるとＦＥＴの高周波特性は劣化してしまう。
【０００６】また、上記従来のＨＥＭＴは、アンドープ
ＩｎＧａＡｓ層３とｎ−ＡｌＧａＡｓ層４とのヘテロ接
合界面に生じる２次元電子ガス層９をチャネルとしてい
る。ＨＥＭＴの最大電流密度はこの２次元電子ガス濃度
の上限で決定されるが、チャネル層が２次元状になって
いるため、電子ガス濃度を高めることには限界が有っ
た。このため、十分に高い出力を有する高周波デバイス
を得ることが出来なかった。
ＩｎＧａＡｓ層３とｎ−ＡｌＧａＡｓ層４とのヘテロ接
合界面に生じる２次元電子ガス層９をチャネルとしてい
る。ＨＥＭＴの最大電流密度はこの２次元電子ガス濃度
の上限で決定されるが、チャネル層が２次元状になって
いるため、電子ガス濃度を高めることには限界が有っ
た。このため、十分に高い出力を有する高周波デバイス
を得ることが出来なかった。
【０００７】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、ＧａＡｓからなる半
導体基板と、アンドープ層である第１の半導体層と、こ
の第１の半導体層にほぼ格子整合する結晶構造を有し、
２００オングストローム以下の層厚でｎ型の不純物を含
んで形成されたＩｎの組成比Ｙが０以上０．３５以下の
ＩｎyＧａ1-yＡｓからなる、チャネルとして機能する単
一のＩｎyＧａ1-yＡｓ層と、このＩｎyＧａ1-yＡｓ層に
ほぼ格子整合する結晶構造を有し、かつ、ＩｎyＧａ1-y
Ａｓ層よりも電子輸送特性の優れた材質からなるアンド
ープ層である第２の半導体層と、この第２の半導体層と
ヘテロ接合を形成し、かつ、ゲート電極にショットキ接
触するＡｌの組成比Ｘが０以上０．３以下のＡｌXＧａ
1-XＡｓからなるアンドープ層である第３の半導体層と
を備え、ＩｎyＧａ1-yＡｓ層は、第１の半導体層と第２
の半導体層に挟まれて設けられ、単一の量子井戸を構成
するような層厚及び不純物の濃度で形成されていること
を特徴として、ＦＥＴが構成されたものである。
を解決するためになされたもので、ＧａＡｓからなる半
導体基板と、アンドープ層である第１の半導体層と、こ
の第１の半導体層にほぼ格子整合する結晶構造を有し、
２００オングストローム以下の層厚でｎ型の不純物を含
んで形成されたＩｎの組成比Ｙが０以上０．３５以下の
ＩｎyＧａ1-yＡｓからなる、チャネルとして機能する単
一のＩｎyＧａ1-yＡｓ層と、このＩｎyＧａ1-yＡｓ層に
ほぼ格子整合する結晶構造を有し、かつ、ＩｎyＧａ1-y
Ａｓ層よりも電子輸送特性の優れた材質からなるアンド
ープ層である第２の半導体層と、この第２の半導体層と
ヘテロ接合を形成し、かつ、ゲート電極にショットキ接
触するＡｌの組成比Ｘが０以上０．３以下のＡｌXＧａ
1-XＡｓからなるアンドープ層である第３の半導体層と
を備え、ＩｎyＧａ1-yＡｓ層は、第１の半導体層と第２
の半導体層に挟まれて設けられ、単一の量子井戸を構成
するような層厚及び不純物の濃度で形成されていること
を特徴として、ＦＥＴが構成されたものである。
【０００８】
【作用】ドレイン・ソース間に高い電界が印加される
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
【０００９】また、チャネル層には高い濃度に不純物を
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
【００１０】
【実施例】図１は本発明の一実施例によるＦＥＴの構造
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＧａＡｓ半導体基板２１上に、この基板２１と
格子整合をとるための半導体層２２，第１の半導体層２
３，チャネル層２４，第２の半導体層２５，第３の半導
体層２６，およびコンタクト層２７を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＧａＡｓ半導体基板２１上に、この基板２１と
格子整合をとるための半導体層２２，第１の半導体層２
３，チャネル層２４，第２の半導体層２５，第３の半導
体層２６，およびコンタクト層２７を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
【００１１】基板２１と格子整合をとるための半導体層
２２はアンドープＧａＡｓからなり、厚さは１μｍであ
る。第１の半導体層２３はＩｎの組成比Ｙが０以上０．
３５以下（０≦Ｙ≦０．３５）のアンドープＩｎy Ｇａ
1-y Ａｓからなり、厚さは５０オングストロームであ
る。チャネル層２４は２×１０18／cm3 の濃度にＳｉが
ドープされたｎ+ 型のＩｎy Ｇａ1-y Ａｓ（０≦Ｙ≦
０．３５）からなり、厚さは１００オングストロームで
ある。第２の半導体層２５はチャネル層２４よりも電子
輸送特性の優れたアンドープのＩｎy Ｇａ1-y Ａｓ（０
≦Ｙ≦０．３５）からなり、厚さは１００オングストロ
ームである。第３の半導体層２６はＡｌの組成比Ｘが０
以上０．３以下（０≦Ｘ≦０．３）のアンドープＡｌx
Ｇａ1-x Ａｓからなり、厚さは２００オングストローム
である。コンタクト層２７は４×１０18／cm3 の濃度に
ドナーがドープされたｎ+ 型のＩｎＧａＡｓからなり、
厚さは５００オングストロームである。
２２はアンドープＧａＡｓからなり、厚さは１μｍであ
る。第１の半導体層２３はＩｎの組成比Ｙが０以上０．
３５以下（０≦Ｙ≦０．３５）のアンドープＩｎy Ｇａ
1-y Ａｓからなり、厚さは５０オングストロームであ
る。チャネル層２４は２×１０18／cm3 の濃度にＳｉが
ドープされたｎ+ 型のＩｎy Ｇａ1-y Ａｓ（０≦Ｙ≦
０．３５）からなり、厚さは１００オングストロームで
ある。第２の半導体層２５はチャネル層２４よりも電子
輸送特性の優れたアンドープのＩｎy Ｇａ1-y Ａｓ（０
≦Ｙ≦０．３５）からなり、厚さは１００オングストロ
ームである。第３の半導体層２６はＡｌの組成比Ｘが０
以上０．３以下（０≦Ｘ≦０．３）のアンドープＡｌx
Ｇａ1-x Ａｓからなり、厚さは２００オングストローム
である。コンタクト層２７は４×１０18／cm3 の濃度に
ドナーがドープされたｎ+ 型のＩｎＧａＡｓからなり、
厚さは５００オングストロームである。
【００１２】ここで、チャネル層２４のキャリア濃度お
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２４中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２４の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２４上にある第２の半導体層
２５の厚さは、電子のこの拡がった領域が第３の半導体
層２６に達しない厚さになっている。
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２４中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２４の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２４上にある第２の半導体層
２５の厚さは、電子のこの拡がった領域が第３の半導体
層２６に達しない厚さになっている。
【００１３】つまり、第１の半導体層２３，チャネル層
２４および第２の半導体層２５のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
４の両側は半導体層２３，２５に挟まれ、チャネル層２
４の厚さは１００オングストロームと薄く形成されてい
るため、伝導帯に曲がりを生じてＶ形のポテンシャルが
形成され、図示の量子井戸が構成される。なお、チャネ
ル層２４の厚さは１００オングストロームにしている
が、伝導帯にこの量子井戸を形成するためにはある程度
の薄さ、例えば、２００オングストローム以下の薄さで
あれば良い。
２４および第２の半導体層２５のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
４の両側は半導体層２３，２５に挟まれ、チャネル層２
４の厚さは１００オングストロームと薄く形成されてい
るため、伝導帯に曲がりを生じてＶ形のポテンシャルが
形成され、図示の量子井戸が構成される。なお、チャネ
ル層２４の厚さは１００オングストロームにしている
が、伝導帯にこの量子井戸を形成するためにはある程度
の薄さ、例えば、２００オングストローム以下の薄さで
あれば良い。
【００１４】また、チャネル中の電子は基底状態におい
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２４の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＩｎＧａＡｓ層、つまり、第２の半導体層２５の厚
さは、この拡がった領域に存在する上記電子が第３の半
導体層２６に達しない厚さになっている。
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２４の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＩｎＧａＡｓ層、つまり、第２の半導体層２５の厚
さは、この拡がった領域に存在する上記電子が第３の半
導体層２６に達しない厚さになっている。
【００１５】また、第３の半導体層２６には後述するゲ
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２６，第２の半導体層２５おびチャネル層２４の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２７は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２６，第２の半導体層２５おびチャネル層２４の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２７は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
【００１６】次に、上記のように、各層を順次半導体基
板２１上に形成した後、最上層のコンタクト層２７上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２７にオーミック接触したドレイン
電極２８およびソース電極２９を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２８およびソース電
極２９間の中央部にあるコンタクト層２７をエッチング
により選択的に除去し、リセス３０を形成する（同図
（ｃ）参照）。
板２１上に形成した後、最上層のコンタクト層２７上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２７にオーミック接触したドレイン
電極２８およびソース電極２９を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２８およびソース電
極２９間の中央部にあるコンタクト層２７をエッチング
により選択的に除去し、リセス３０を形成する（同図
（ｃ）参照）。
【００１７】次に、このリセス３０において露出してい
る第３の半導体層２６にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３１を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
る第３の半導体層２６にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３１を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
【００１８】このような構造において、ドレイン電極２
８およびソース電極２９間に電圧が印加されると、チャ
ネル層２４中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２４の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２４中の電子の走行速度は高くなる。
８およびソース電極２９間に電圧が印加されると、チャ
ネル層２４中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２４の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２４中の電子の走行速度は高くなる。
【００１９】ドレイン・ソース間に印加される電圧を上
げると、チャネル層２４中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
４を挟む第１の半導体層２３および第２の半導体層２５
へ飛び出す。この際、飛び出す電子量はチャネル層２４
上にある第２の半導体層２５の方が圧倒的に多く、電子
は主としてこの第２の半導体層２５中を走行するように
なる。チャネル層２４を挟む各層２３，２５はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２５は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２４を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
げると、チャネル層２４中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
４を挟む第１の半導体層２３および第２の半導体層２５
へ飛び出す。この際、飛び出す電子量はチャネル層２４
上にある第２の半導体層２５の方が圧倒的に多く、電子
は主としてこの第２の半導体層２５中を走行するように
なる。チャネル層２４を挟む各層２３，２５はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２５は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２４を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
【００２０】また、本実施例によるＦＥＴにおいては、
ＡｌＧａＡｓからなる第３の半導体層２６とチャネル層
２４とは、前述のようにチャネル層２４中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＧａＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンス特性は、ある特定のゲート
電圧値に対してｇm 値がピークを持つ特性を有してい
た。しかし、本実施例による相互コンダクタンス特性に
おいては、ある範囲を持つゲート電圧変化に対してｇm
値のピークが維持される特性を有している。従って、本
実施例によればＦＥＴの設計は容易になり、また、得ら
れるＦＥＴの特性が安定して常に高い利得を確保するこ
とが可能になり、歪みのない出力が得られるようにな
る。
ＡｌＧａＡｓからなる第３の半導体層２６とチャネル層
２４とは、前述のようにチャネル層２４中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＧａＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンス特性は、ある特定のゲート
電圧値に対してｇm 値がピークを持つ特性を有してい
た。しかし、本実施例による相互コンダクタンス特性に
おいては、ある範囲を持つゲート電圧変化に対してｇm
値のピークが維持される特性を有している。従って、本
実施例によればＦＥＴの設計は容易になり、また、得ら
れるＦＥＴの特性が安定して常に高い利得を確保するこ
とが可能になり、歪みのない出力が得られるようにな
る。
【００２１】また、チャネル層２４はある程度の厚さを
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
【００２２】また、ゲート電極３１はアンドープのＡｌ
ＧａＡｓからなる第３の半導体層２６とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
ＧａＡｓからなる第３の半導体層２６とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
【００２３】従って、本実施例によるＦＥＴは、超高周
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
【００２４】なお、上記実施例の説明では、チャネル層
２４を挟む第１および第２の各半導体層２３，２５をア
ンドープＩｎＧａＡｓとして説明したが、必ずしもこの
材料に限定されない。例えば、チャネル層２４にほぼ格
子整合する結晶構造を有し、電子輸送特性に優れたアン
ドープＧａＡｓであっても良く、上記実施例と同様な効
果を奏する。また、チャネルを形成する電子は主として
第２の半導体層２５を走行するため、第１の半導体層２
３は第２の半導体層２５と必ず同じ材料でなくても良
く、半導体層２２およびチャネル層２４にほぼ格子整合
する結晶構造を持つものであれば良い。
２４を挟む第１および第２の各半導体層２３，２５をア
ンドープＩｎＧａＡｓとして説明したが、必ずしもこの
材料に限定されない。例えば、チャネル層２４にほぼ格
子整合する結晶構造を有し、電子輸送特性に優れたアン
ドープＧａＡｓであっても良く、上記実施例と同様な効
果を奏する。また、チャネルを形成する電子は主として
第２の半導体層２５を走行するため、第１の半導体層２
３は第２の半導体層２５と必ず同じ材料でなくても良
く、半導体層２２およびチャネル層２４にほぼ格子整合
する結晶構造を持つものであれば良い。
【００２５】
【発明の効果】以上説明したように本発明によれば、ド
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
【００２６】このため、チャネル中を走行する電子速度
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
【図１】本発明の一実施例によるＦＥＴの構造を示す断
面図である。
面図である。
【図２】図１に示された本実施例によるＦＥＴの製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本実施例によるＦＥＴのチャネル付近のエネル
ギバンド図である。
ギバンド図である。
【図４】従来のＨＥＭＴの構造を示す断面図である。
【図５】従来のＡｌＧａＡｓ／ＩｎＧａＡｓ系ヘテロ接
合における実空間遷移を説明するためのエネルギバンド
図である。
合における実空間遷移を説明するためのエネルギバンド
図である。
２１…半絶縁性ＧａＡｓ半導体基板 ２２…半導体層（アンドープＧａＡｓ） ２３…第１の半導体層（アンドープＩｎy Ｇａ1-y Ａ
ｓ） ２４…チャネル層（ＳｉドープＩｎy Ｇａ1-y Ａｓ） ２５…第２の半導体層（アンドープＩｎy Ｇａ1-y Ａ
ｓ） ２６…第３の半導体層（アンドープＡｌx Ｇａ1-x Ａ
ｓ） ２７…コンタクト層（ｎ+ 型ＩｎＧａＡｓ） ２８…ドレイン電極 ２９…ソース電極 ３１…ゲート電極
ｓ） ２４…チャネル層（ＳｉドープＩｎy Ｇａ1-y Ａｓ） ２５…第２の半導体層（アンドープＩｎy Ｇａ1-y Ａ
ｓ） ２６…第３の半導体層（アンドープＡｌx Ｇａ1-x Ａ
ｓ） ２７…コンタクト層（ｎ+ 型ＩｎＧａＡｓ） ２８…ドレイン電極 ２９…ソース電極 ３１…ゲート電極
Claims (1)
- 【請求項１】 ＧａＡｓからなる半導体基板と、 アンドープ層である第１の半導体層と、 この第１の半導体層にほぼ格子整合する結晶構造を有
し、２００オングストローム以下の層厚でｎ型の不純物
を含んで形成されたＩｎの組成比Ｙが０以上０．３５以
下のＩｎyＧａ1-yＡｓからなる、チャネルとして機能す
る単一のＩｎyＧａ1-yＡｓ層と、 このＩｎyＧａ1-yＡｓ層にほぼ格子整合する結晶構造を
有し、かつ、前記ＩｎyＧａ1-yＡｓ層よりも電子輸送特
性の優れた材質からなるアンドープ層である第２の半導
体層と、 この第２の半導体層とヘテロ接合を形成し、かつ、ゲー
ト電極にショットキ接触するＡｌの組成比Ｘが０以上
０．３以下のＡｌXＧａ1-XＡｓからなるアンドープ層で
ある第３の半導体層とを備え、 前記ＩｎyＧａ1-yＡｓ層は、前記第１の半導体層と前記
第２の半導体層に挟まれて設けられ、単一の量子井戸を
構成するような前記層厚及び前記不純物の濃度で形成さ
れていること、 を特徴とする電界効果トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002790A JP3122472B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
| US07/818,537 US5436470A (en) | 1991-01-14 | 1992-01-09 | Field effect transistor |
| CA002059232A CA2059232A1 (en) | 1991-01-14 | 1992-01-13 | Field effect transistor |
| KR1019920000324A KR960000385B1 (ko) | 1991-01-14 | 1992-01-13 | 전계효과트랜지스터 |
| EP19920100502 EP0495452A3 (en) | 1991-01-14 | 1992-01-14 | Field effect transistor |
| US08/370,427 US5508530A (en) | 1991-01-14 | 1995-01-09 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002790A JP3122472B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241429A JPH04241429A (ja) | 1992-08-28 |
| JP3122472B2 true JP3122472B2 (ja) | 2001-01-09 |
Family
ID=11539157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03002790A Expired - Fee Related JP3122472B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122472B2 (ja) |
-
1991
- 1991-01-14 JP JP03002790A patent/JP3122472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04241429A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177685B1 (en) | Nitride-type III-V HEMT having an InN 2DEG channel layer | |
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| US5508530A (en) | Field effect transistor | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH07183494A (ja) | ヘテロ接合ｆｅｔ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JPH1197669A (ja) | 半導体装置 | |
| JPH04245645A (ja) | 電界効果トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH04245648A (ja) | 電界効果トランジスタ | |
| JP3572560B2 (ja) | 化合物半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |