JP3572560B2 - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP3572560B2 JP3572560B2 JP24738996A JP24738996A JP3572560B2 JP 3572560 B2 JP3572560 B2 JP 3572560B2 JP 24738996 A JP24738996 A JP 24738996A JP 24738996 A JP24738996 A JP 24738996A JP 3572560 B2 JP3572560 B2 JP 3572560B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier
- hetero interface
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は化合物半導体装置に関するものであり、特に、ＨＥＭＴ（高電子移動度トランジスタ）とＭＥＳＦＥＴ（ショットキーバリアゲートＦＥＴ）の特性を兼ね備えたパワー用の化合物半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ＧａＡｓ系化合物半導体を中心としたパワー用化合物半導体装置は、マイクロ波以上の高周波通信用に使用されており、特に、導電型決定不純物に起因するキャリア、特に、電子を利用するＭＥＳＦＥＴや、ヘテロ接合に起因する二次元キャリアガス、特に、二次元電子ガスを利用するＨＥＭＴが典型的なものである。
【０００３】
この様なパワー用化合物半導体装置においては、特に、歪みの少ない特性を要求されるが、歪み特性改善のためにはＤＣ（直流）特性のｇｍ （相互コンダクタンス）がフラットであることが望ましく、且つ、ｇｍ の立ち上がり、及び、立ち下がりがシャープであることが要求される。
【０００４】
【発明が解決しようとする課題】
図５参照
しかし、導電型決定不純物に起因する電子を利用する、即ち、ｎ型能動層における電子の走行をゲート電極に印加するゲート電圧によって制御するＭＥＳＦＥＴの場合には、図において実線で示すように、ｇｍ はフラットであるが、立ち上がり及び立ち下がりがシャープでなくなると言う問題がある。
【０００５】
一方、二次元電子ガスを利用する、即ち、電子親和力の異なる半導体間に形成されるヘテロ接合界面に生成される二次元電子ガスの走行をゲート電極に印加するゲート電圧によって制御するＨＥＭＴにおいては、図において破線で示すように立ち上がり及び立ち下がりはシャープであるものの、ｇｍ がフラットになりにくいという問題がある。
【０００６】
したがって、本発明は、化合物半導体装置、特に、パワー用化合物半導体装置のＤＣ特性におけるｇｍ をフラットにし、且つ、立ち上がり及び立ち下がりをシャープにすることを目的とする。
【０００７】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、化合物半導体装置において、第１のキャリア供給層と第１のキャリア走行層とによる第１のヘテロ界面１を有する第１積層構造と、第１のヘテロ界面の一導電型二次元キャリアガス濃度よりキャリア濃度が低い一導電型半導体層５と、第１のキャリア供給層より不純物濃度が低い第２のキャリア供給層と第２のキャリア走行層とによる第２のヘテロ界面２を有し、第２のヘテロ界面の一導電型二次元キャリアガス濃度が、第１のヘテロ界面の一導電型二次元キャリアガス濃度及び前記一導電型半導体層５のキャリア濃度より低い第２積層構造とがこの順で設けられた積層構造上にゲート電極６を備え、第１のヘテロ界面１および第２のヘテロ界面２における一導電型二次元キャリアガス３，４と、一導電型半導体層５で発生する一導電型キャリアの走行を利用することを特徴とする。
【０００８】
この様に、一導電型二次元キャリアガス３，４の走行を利用することによりＨＥＭＴの動作特性が得られ、また、一導電型半導体層５で発生する一導電型キャリアの走行を利用することによるＭＥＳＦＥＴの動作特性が得られる。
特に、各キャリア走行部におけるキャリア濃度を、ゲート電極６に近い側から遠い側に向かって順に高くすることによって、空乏層７が拡がらない場合には、一導電型二次元キャリアガス３，４の走行及び一導電型半導体層５で発生する一導電型キャリアの走行の三つのキャリアの走行を利用することによって、ｇ m の立ち下がり特性をＨＥＭＴの様にシャープにすることができる。
また、空乏層７が一導電型半導体層５に達する場合には、一導電型半導体層５における一導電型キャリアの走行を利用して、ｇ m をＭＥＳＦＥＴの様にフラットにすることができる。
さらに、ゲート電極６を深くバイアスすることによって、空乏層７がゲート電極６から離れた第１のヘテロ界面の一導電型二次元キャリアガス３の近傍に達する場合には、この一導電型二次元キャリアガス３のみが動作の担い手となるが、この一導電型二次元キャリアガス３はキャリア濃度が一番高いので、ｇ m を低下させることなく、ｇ m の立ち上がり特性をＨＥＭＴの様にシャープにすることができる。
【０００９】
（２）また、本発明は、上記（１）において、一導電型二次元キャリアガス３，４及び一導電型キャリアの走行をゲート電極６で制御すると共に、ゲート電極６に印加する電圧が０の時に、ゲート電極６に起因する空乏層７が一導電型半導体層５に拡がるようにすることを特徴とする。
【００１０】
この様に、動作をゲート電極６で制御する場合、ゲート電極６に印加する電圧が０の時に、ゲート電極６に起因する空乏層７、即ち、ショットキー空乏層が一導電型半導体層５に拡がるようにすることによって、浅いゲートバイアス時においては、ＭＥＳＦＥＴと同様なフラットなｇｍ 特性が得られる。
【００１１】
（３）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間が、真性半導体層−一導電型半導体層５−真性半導体層からなる層構造であることを特徴とする。
【００１２】
この様に、第１のヘテロ界面１と第２のヘテロ界面２の間を真性半導体層−一導電型半導体層５−真性半導体層とし、真性半導体層を一導電型二次元キャリアガス３，４の走行層とすることによって、不純物によるキャリアの散乱に起因する動作速度の低下をなくすことができる。
【００１３】
（４）また、本発明は、上記（１）において、一導電型半導体層５を、その中心部におけるキャリア濃度が高くなるようにすることを特徴とする。
【００１４】
この様に、一導電型半導体層５の中心部におけるキャリア濃度を高くすることによって、ＭＥＳＦＥＴとしての動作特性を高めることができ、フラットなｇｍ 特性を得ることができる。
なお、不純物濃度の変化は、傾斜状（グレーデッド）に変化しても良いし、階段状に変化しても良いものである。
【００１５】
（５）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成が一部において異なっていることを特徴とする。
【００１６】
（６）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成が、傾斜状に変化していることを特徴とする。
【００１７】
この様に、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成を一部において異なる様に変化、特に、傾斜状に変化させることによって、格子不整合による結晶性の低下をもたらすことなく、第１のヘテロ接合１側のキャリア濃度を高めることができ、それによって、全体のｇm を高めることができる。
【００２２】
【発明の実施の形態】
本発明の第１の実施の形態を図２及び図３を参照して説明する。
なお、図２は本発明の第１の実施の形態のＨＥＭＴの概略的素子断面図であり、また、図３はその動作の説明図である。
図２参照
まず、半絶縁性ＧａＡｓ基板１１上に、ＭＯＶＰＥ法（有機金属気相成長法）を用いて、厚さ５００〜１５０００Å、例えば、４０００Åのアンドープのｉ型ＧａＡｓバッファ層１２、及び、厚さ３００〜３０００Å、例えば、１０００Åのアンドープのｉ型ＡｌＧａＡｓバッファ層１３を成長させる。
【００２３】
続いて、その上に、下部ＨＥＭＴの電子供給層となる、厚さ１３０〜４００Å、例えば、２００Åで、不純物濃度が１．０〜３．０×１０１８ｃｍ−３、例えば、２．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層１４、及び、電子の走行層となる、厚さ１００〜４００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層１５を成長させる。
【００２４】
続いて、その上にＭＥＳＦＥＴ構造を構成する、厚さ３００〜５００Å、例えば、４００ÅのＳｉドープのｎ型ＧａＡｓ層１６を成長させる。
【００２５】
このｎ型ＧａＡｓ層１６は、初期不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１７から、中心部における不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のｎ型ＧａＡｓ層１８に向かって不純物濃度がグレーデッドに増加するようにし、且つ、ｎ型ＧａＡｓ層１８から最終不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１９に向かって不純物濃度がグレーデッドに減少するよう成長させる。
【００２６】
なお、このｎ型ＧａＡｓ層１６は、厚さ１３０〜２１０Å、例えば、１５０Åで、不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１７、厚さ５０〜１５０Å、例えば、１００Åで、不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のｎ型ＧａＡｓ層１８、及び、厚さ１３０〜２１０Å、例えば、１５０Åで、不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１９からなる不純物濃度が階段状に変化する３層構造で構成しても良い。
【００２７】
続いて、その上に、上部ＨＥＭＴの電子の走行層となる、厚さ１００〜３００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層２０、及び、電子供給層となる、厚さ２００〜４００Å、例えば、３００Åで、不純物濃度が５．０〜９．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層２１を成長させる。
【００２８】
さらに、その上に、コンタクト層となる厚さ５００〜１５００Å、例えば、１０００Åで、不純物濃度が１．０〜４．０×１０１８ｃｍ−３、例えば、３．０×１０１８ｃｍ−３のＳｉドープのｎ型ＧａＡｓコンタクト層２２を成長させる。
【００２９】
次いで、このｎ型ＧａＡｓコンタクト層２２を選択的に除去してｎ型ＡｌＧａＡｓキャリア供給層２１を露出させたのち、露出部にＴｉ／Ａｕからなるショットキーバリアゲート電極２３をリフトオフ法によって形成すると共に、その両側に、Ａｕ・Ｇｅ／Ｎｉ／Ａｕからなるソース・ドレイン電極２４，２５を形成し、最後に、ＳｉＮ膜２６をパッシベーション膜として設ける。
【００３０】
この場合、ｎ型ＡｌＧａＡｓキャリア供給層１４とｉ型ＧａＡｓキャリア走行層１５との間のヘテロ接合界面近傍において、両者の電子親和力及び禁制帯幅の差に起因して二次元電子ガス２８が発生すると共に、ｉ型ＧａＡｓキャリア走行層２０とｎ型ＡｌＧａＡｓキャリア供給層２１との間のヘテロ接合界面近傍においても、二次元電子ガス２７が発生する。
【００３１】
また、二次元電子ガス２７，２８とｎ型ＧａＡｓ層１８のキャリア濃度は、ショットキーバリアゲート電極２３から離れるにしたがってキャリア濃度が高くなるように設定する。
【００３２】
この場合、ショットキーバリアゲート電極２３にバイアスしない状態において、即ち、０Ｖバイアス時において、ショットキーバリアゲート電極２３から伸びる空乏層が少なくともｎ型ＧａＡｓ層１９に達する様に各層の厚さ及び不純物濃度を設定する必要がある。
【００３３】
また、ソース・ドレイン電極２４，２５は、熱処理によって、二次元電子ガス層２７，２８、及び、ｎ型ＧａＡｓ層１６と電気的にオーミックに導通するようにする必要がある。
【００３４】
次に、図３を参照して、本発明の第１の実施の形態の化合物半導体装置の動作を説明する。
図３（ａ）参照
図３（ａ）は、ショットキーバリアゲート電極２３を深く正にバイアスした状態における空乏層２９の拡がりを示すもので、二次元電子ガス２７を遮断していない状態を示している。
【００３５】
この場合は、二次元電子ガス２７、ｎ型ＧａＡｓ層１６、特に、ｎ型ＧａＡｓ層１８を走行する電子、及び、二次元電子ガス２８とにより動作することになるので、深く正にバイアスした状態、即ち、ｇｍ 特性の立ち下がり特性において、ＨＥＭＴの特性が優勢となり、ＨＥＭＴと同様にシャープな立ち下がり特性が得られる。
【００３６】
図３（ｂ）参照
また、図３（ｂ）は、ショットキーバリアゲート電極２３を０Ｖにバイアスした状態における空乏層２９の拡がりを示すもので、ｎ型ＧａＡｓ層１６の一部に達している。
【００３７】
この場合は、二次元電子ガス２７が空乏層２９によって遮断されて、ｎ型ＧａＡｓ層１６、特に、ｎ型ＧａＡｓ層１８（図示せず）を走行する電子と二次元電子ガス２８とが動作の主体になり、ｎ型ＧａＡｓ層１８を走行する電子によるＭＥＳＦＥＴと同様なフラットなｇｍ 特性が得られる。
【００３８】
図３（ｃ）参照
また、図３（ｃ）は、ショットキーバリアゲート電極２３を深く負にバイアスした状態における空乏層２９の拡がりを示すもので、二次元電子ガス２７及びｎ型ＧａＡｓ層１６を遮断している。
【００３９】
この場合は、二次元電子ガス２８のみによって動作することになるので、深く負にバイアスした状態、即ち、ｇｍ 特性の立ち上がり特性において、ＨＥＭＴの特性が現れ、シャープな立ち上がり特性が得られる。
【００４０】
また、この下部ＨＥＭＴを構成する二次元電子ガス２８は、最もキャリア濃度が高いので、二次元電子ガス２８のみによって動作することになっても、それほどｇｍ の絶対値を低下させることはない。
【００４１】
したがって、ＨＥＭＴと同様なｇｍ 特性における立ち上がり・立ち下がりが得られると共に、ＭＥＳＦＥＴと同様なフラットな特性が得られ、歪み特性が改善される。
【００４２】
例えば、従来のダブルヘテロ接合構造のＭＥＳＦＥＴ型化合物半導体装置において、三次相互変調歪みが、１０ｄＢｍバックオフにおいて−４４ｄＢｃであったものが、本発明においては−４９ｄＢｃとなり、相当な改善が得られた。
【００４３】
なお、この三次相互変調歪みは、周波数がほぼ等しい、即ち、ｆ１ −ｆ２ ＝数１０ＭＨｚの二つの信号ｆ１ ，ｆ２ を入力信号として供給した時、化合物半導体装置における非線形性によって（２ｆ２ −ｆ１ ）及び（２ｆ１ −ｆ２ ）の周波数の信号が出力されるが、この出力信号レベルを基本信号ｆ１ 或いはｆ２ の信号レベルに対する比で表記したものである。
【００４４】
次に、図４を参照して、本発明の第２の実施の形態を説明する。
図４参照
まず、半絶縁性ＧａＡｓ基板１１上に、ＭＯＶＰＥ法を用いて、厚さ５００〜１５０００Å、例えば、４０００Åのアンドープのｉ型ＧａＡｓバッファ層１２、及び、厚さ３００〜３０００Å、例えば、１０００Åのアンドープのｉ型ＡｌＧａＡｓバッファ層１３を成長させ、続いて、下部ＨＥＭＴの電子供給層となる、厚さ１３０〜４００Å、例えば、２００Åで、不純物濃度が１．０〜３．０×１０１８ｃｍ−３、例えば、２．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層１４を成長させる。
【００４５】
続いて、その上に、電子の走行層となる、厚さ１００〜１５０Å、例えば、１４０Åのアンドープのｉ型ＩｎＧａＡｓグレーデッドキャリア走行層３０を、そのＩｎ組成比が０．２０から０．１０に変化するように成長させ、続いて、ＭＥＳＦＥＴ構造を構成する、厚さ２５０〜５００Å、例えば、３５０Åで、不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のＳｉドープのｎ型ＩｎＧａＡｓグレーデッド層３１を、そのＩｎ組成比が０．１０から０．００、即ち、ＧａＡｓに変化する様に成長させる。
【００４６】
続いて、その上に、上部ＨＥＭＴの電子の走行層となる、厚さ１００〜４００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層２０、及び、電子供給層となる、厚さ１５０〜３５０Å、例えば、２５０Åで、不純物濃度が０．７〜１．５×１０１８ｃｍ−３、例えば、１．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層２１を成長させる。
【００４７】
さらに、その上に、コンタクト層となる厚さ５００〜１５００Å、例えば、１０００Åで、不純物濃度が１．０〜４．０×１０１８ｃｍ−３、例えば、３．０×１０１８ｃｍ−３のＳｉドープのｎ型ＧａＡｓコンタクト層２２を成長させる。
【００４８】
次いで、上記の第１の実施の形態と同様に、このｎ型ＧａＡｓコンタクト層２２を選択的に除去してｎ型ＡｌＧａＡｓキャリア供給層２１を露出させたのち、露出部にＴｉ／Ａｕからなるショットキーバリアゲート電極２３をリフトオフ法によって形成すると共に、その両側に、Ａｕ・Ｇｅ／Ｎｉ／Ａｕからなるソース・ドレイン電極２４，２５を形成し、最後に、ＳｉＮ膜２６をパッシベーション膜として設ける。
【００４９】
この場合も、ｎ型ＡｌＧａＡｓキャリア供給層１４とｉ型ＩｎＧａＡｓグレーデッドキャリア走行層３０との間のヘテロ接合界面近傍において、両者の電子親和力及び禁制帯幅の差に起因して二次元電子ガス２８が発生すると共に、ｉ型ＧａＡｓキャリア走行層２０とｎ型ＡｌＧａＡｓキャリア供給層２１との間のヘテロ接合界面近傍においても、二次元電子ガス２７が発生する。
【００５０】
また、ソース・ドレイン電極２４，２５は、熱処理によって、二次元電子ガス層２７，２８、及び、ｎ型ＩｎＧａＡｓグレーデッド層３１と電気的にオーミックに導通するようにする必要がある。
【００５１】
なお、この第２の実施の形態において、下部ＨＥＭＴのキャリア走行層としてＩｎＧａＡｓ層を採用する理由は、ｎ型ＡｌＧａＡｓキャリア供給層１４との間の禁制帯幅の差をより大きくしてより高キャリア濃度の二次元電子ガス２８を発生させるためであり、また、ＭＥＳＦＥＴもＩｎＧａＡｓ層によって構成する理由は、ＧａＡｓ層よりも電子移動度を大きくするためである。
【００５２】
また、この場合、グレーデッド構造のＩｎＧａＡｓ層を用いる理由は、ＡｌＧａＡｓ層或いはＧａＡｓ層上にＩｎ組成比が０．２０のＩｎ０．２０Ｇａ０．８０Ａｓを厚く成長させようとする場合、格子不整合によって、結晶性の良好なＩｎＧａＡｓ層が得られないためである。
【００５３】
また、この第２の実施の形態においても、二次元電子ガス２７，２８とｎ型ＩｎＧａＡｓグレーデッド層３１のキャリア濃度は、ショットキーバリアゲート電極２３から離れるにしたがってキャリア濃度が高くなるように設定する。
【００５４】
この場合の素子動作特性は、上記の第１の実施の形態とほぼ同様であるが、第１の実施の形態に比較すると、全体的にキャリア濃度が高くなっているので、ｇｍ の絶対値がより大きくなる。
【００５５】
以上、第１の実施の形態及び第２の実施の形態を説明してきたが、各実施の形態における各ＡｌＧａＡｓ層のＡｌ組成比は実際には、全て０．２５、即ち、Ａｌ０．２５Ｇａ０．７５Ａｓを採用しているものの、Ａｌ０．２５Ｇａ０．７５Ａｓに限られるものでなく、Ａｌ組成比が０．１５〜０．３５の範囲であれば良い。
【００５６】
また、上記の各実施の形態の説明においては、結晶成長方法としてＭＯＶＰＥ法を用いているが、ＭＯＶＰＥ法に限られるものではなく、ＭＢＥ法（モレキュラー・ビーム・エピタキシャル成長法）を用いても良いものである。
【００５７】
また、上記第１の実施の形態においては、ＭＥＳＦＥＴを構成するｎ型ＧａＡｓ層１６をその不純物濃度が傾斜状（グレーデッド）に、或いは、階段状に変化するｎ型ＧａＡｓ層１７，１８，１９によって形成し、バンド・ギャップの傾斜によって電子濃度が中心部、即ち、ｎ型ＧａＡｓ層１８の中心部で高くなるようにしているが、必ずしも不純物濃度は変化させる必要はなく、均一な不純物濃度のｎ型ＧａＡｓ層のみによってｎ型ＧａＡｓ層１６を構成しても良いものである。
【００５８】
また、上記の第２の実施の形態においては、下部ＨＥＭＴを構成するキャリア走行層及びＭＥＳＦＥＴを構成するｎ型半導体層として、組成比が傾斜的に変化するＩｎＧａＡｓグレーデッド層を採用しているが、組成比を段階的に変化させても良く、例えば、キャリア走行層をＩｎ０．２０Ｇａ０．８０Ａｓ層で構成すると共に、ＭＥＳＦＥＴを構成するｎ型半導体層をＩｎ０．１５Ｇａ０．８５Ａｓ−Ｉｎ０．１０Ｇａ０．９０Ａｓ−Ｉｎ０．０５Ｇａ０．９５Ａｓ構造で構成しても良い。
【００５９】
【発明の効果】
本発明によれば、デバイス動作を下部ＨＥＭＴ、ＭＥＳＦＥＴ、及び、上部ＨＥＭＴの組み合わせによって行なうので、ＤＣ特性のｇｍ をフラットに、且つ、その立ち上がり及び立ち下がりをシャープにすることができるので、歪み特性を改善することができ、特に、パワーデバイスの高性能化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第１の実施の形態における動作の説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】従来の化合物半導体装置のｇｍ 特性の説明図である。
【符号の説明】
１ ヘテロ界面
２ ヘテロ界面
３ 一導電型二次元キャリアガス
４ 一導電型二次元キャリアガス
５ 一導電型半導体層
６ ゲート電極
７ 空乏層
１１ 半絶縁性ＧａＡｓ基板
１２ ｉ型ＧａＡｓバッファ層
１３ ｉ型ＡｌＧａＡｓバッファ層
１４ ｎ型ＡｌＧａＡｓキャリア供給層
１５ ｉ型ＧａＡｓキャリア走行層
１６ ｎ型ＧａＡｓ層
１７ ｎ型ＧａＡｓ層
１８ ｎ型ＧａＡｓ層
１９ ｎ型ＧａＡｓ層
２０ ｉ型ＧａＡｓキャリア走行層
２１ ｎ型ＡｌＧａＡｓキャリア供給層
２２ ｎ型ＧａＡｓコンタクト層
２３ ショットキーバリアゲート電極
２４ ソース電極
２５ ドレイン電極
２６ ＳｉＮ膜
２７ 二次元電子ガス
２８ 二次元電子ガス
２９ 空乏層
３０ ｉ型ＩｎＧａＡｓグレーデッドキャリア走行層
３１ ｎ型ＩｎＧａＡｓグレーデッド層
【発明の属する技術分野】
本発明は化合物半導体装置に関するものであり、特に、ＨＥＭＴ（高電子移動度トランジスタ）とＭＥＳＦＥＴ（ショットキーバリアゲートＦＥＴ）の特性を兼ね備えたパワー用の化合物半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ＧａＡｓ系化合物半導体を中心としたパワー用化合物半導体装置は、マイクロ波以上の高周波通信用に使用されており、特に、導電型決定不純物に起因するキャリア、特に、電子を利用するＭＥＳＦＥＴや、ヘテロ接合に起因する二次元キャリアガス、特に、二次元電子ガスを利用するＨＥＭＴが典型的なものである。
【０００３】
この様なパワー用化合物半導体装置においては、特に、歪みの少ない特性を要求されるが、歪み特性改善のためにはＤＣ（直流）特性のｇｍ （相互コンダクタンス）がフラットであることが望ましく、且つ、ｇｍ の立ち上がり、及び、立ち下がりがシャープであることが要求される。
【０００４】
【発明が解決しようとする課題】
図５参照
しかし、導電型決定不純物に起因する電子を利用する、即ち、ｎ型能動層における電子の走行をゲート電極に印加するゲート電圧によって制御するＭＥＳＦＥＴの場合には、図において実線で示すように、ｇｍ はフラットであるが、立ち上がり及び立ち下がりがシャープでなくなると言う問題がある。
【０００５】
一方、二次元電子ガスを利用する、即ち、電子親和力の異なる半導体間に形成されるヘテロ接合界面に生成される二次元電子ガスの走行をゲート電極に印加するゲート電圧によって制御するＨＥＭＴにおいては、図において破線で示すように立ち上がり及び立ち下がりはシャープであるものの、ｇｍ がフラットになりにくいという問題がある。
【０００６】
したがって、本発明は、化合物半導体装置、特に、パワー用化合物半導体装置のＤＣ特性におけるｇｍ をフラットにし、且つ、立ち上がり及び立ち下がりをシャープにすることを目的とする。
【０００７】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、化合物半導体装置において、第１のキャリア供給層と第１のキャリア走行層とによる第１のヘテロ界面１を有する第１積層構造と、第１のヘテロ界面の一導電型二次元キャリアガス濃度よりキャリア濃度が低い一導電型半導体層５と、第１のキャリア供給層より不純物濃度が低い第２のキャリア供給層と第２のキャリア走行層とによる第２のヘテロ界面２を有し、第２のヘテロ界面の一導電型二次元キャリアガス濃度が、第１のヘテロ界面の一導電型二次元キャリアガス濃度及び前記一導電型半導体層５のキャリア濃度より低い第２積層構造とがこの順で設けられた積層構造上にゲート電極６を備え、第１のヘテロ界面１および第２のヘテロ界面２における一導電型二次元キャリアガス３，４と、一導電型半導体層５で発生する一導電型キャリアの走行を利用することを特徴とする。
【０００８】
この様に、一導電型二次元キャリアガス３，４の走行を利用することによりＨＥＭＴの動作特性が得られ、また、一導電型半導体層５で発生する一導電型キャリアの走行を利用することによるＭＥＳＦＥＴの動作特性が得られる。
特に、各キャリア走行部におけるキャリア濃度を、ゲート電極６に近い側から遠い側に向かって順に高くすることによって、空乏層７が拡がらない場合には、一導電型二次元キャリアガス３，４の走行及び一導電型半導体層５で発生する一導電型キャリアの走行の三つのキャリアの走行を利用することによって、ｇ m の立ち下がり特性をＨＥＭＴの様にシャープにすることができる。
また、空乏層７が一導電型半導体層５に達する場合には、一導電型半導体層５における一導電型キャリアの走行を利用して、ｇ m をＭＥＳＦＥＴの様にフラットにすることができる。
さらに、ゲート電極６を深くバイアスすることによって、空乏層７がゲート電極６から離れた第１のヘテロ界面の一導電型二次元キャリアガス３の近傍に達する場合には、この一導電型二次元キャリアガス３のみが動作の担い手となるが、この一導電型二次元キャリアガス３はキャリア濃度が一番高いので、ｇ m を低下させることなく、ｇ m の立ち上がり特性をＨＥＭＴの様にシャープにすることができる。
【０００９】
（２）また、本発明は、上記（１）において、一導電型二次元キャリアガス３，４及び一導電型キャリアの走行をゲート電極６で制御すると共に、ゲート電極６に印加する電圧が０の時に、ゲート電極６に起因する空乏層７が一導電型半導体層５に拡がるようにすることを特徴とする。
【００１０】
この様に、動作をゲート電極６で制御する場合、ゲート電極６に印加する電圧が０の時に、ゲート電極６に起因する空乏層７、即ち、ショットキー空乏層が一導電型半導体層５に拡がるようにすることによって、浅いゲートバイアス時においては、ＭＥＳＦＥＴと同様なフラットなｇｍ 特性が得られる。
【００１１】
（３）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間が、真性半導体層−一導電型半導体層５−真性半導体層からなる層構造であることを特徴とする。
【００１２】
この様に、第１のヘテロ界面１と第２のヘテロ界面２の間を真性半導体層−一導電型半導体層５−真性半導体層とし、真性半導体層を一導電型二次元キャリアガス３，４の走行層とすることによって、不純物によるキャリアの散乱に起因する動作速度の低下をなくすことができる。
【００１３】
（４）また、本発明は、上記（１）において、一導電型半導体層５を、その中心部におけるキャリア濃度が高くなるようにすることを特徴とする。
【００１４】
この様に、一導電型半導体層５の中心部におけるキャリア濃度を高くすることによって、ＭＥＳＦＥＴとしての動作特性を高めることができ、フラットなｇｍ 特性を得ることができる。
なお、不純物濃度の変化は、傾斜状（グレーデッド）に変化しても良いし、階段状に変化しても良いものである。
【００１５】
（５）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成が一部において異なっていることを特徴とする。
【００１６】
（６）また、本発明は、上記（１）において、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成が、傾斜状に変化していることを特徴とする。
【００１７】
この様に、第１のヘテロ界面１と第２のヘテロ界面２間に設ける層の組成を一部において異なる様に変化、特に、傾斜状に変化させることによって、格子不整合による結晶性の低下をもたらすことなく、第１のヘテロ接合１側のキャリア濃度を高めることができ、それによって、全体のｇm を高めることができる。
【００２２】
【発明の実施の形態】
本発明の第１の実施の形態を図２及び図３を参照して説明する。
なお、図２は本発明の第１の実施の形態のＨＥＭＴの概略的素子断面図であり、また、図３はその動作の説明図である。
図２参照
まず、半絶縁性ＧａＡｓ基板１１上に、ＭＯＶＰＥ法（有機金属気相成長法）を用いて、厚さ５００〜１５０００Å、例えば、４０００Åのアンドープのｉ型ＧａＡｓバッファ層１２、及び、厚さ３００〜３０００Å、例えば、１０００Åのアンドープのｉ型ＡｌＧａＡｓバッファ層１３を成長させる。
【００２３】
続いて、その上に、下部ＨＥＭＴの電子供給層となる、厚さ１３０〜４００Å、例えば、２００Åで、不純物濃度が１．０〜３．０×１０１８ｃｍ−３、例えば、２．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層１４、及び、電子の走行層となる、厚さ１００〜４００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層１５を成長させる。
【００２４】
続いて、その上にＭＥＳＦＥＴ構造を構成する、厚さ３００〜５００Å、例えば、４００ÅのＳｉドープのｎ型ＧａＡｓ層１６を成長させる。
【００２５】
このｎ型ＧａＡｓ層１６は、初期不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１７から、中心部における不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のｎ型ＧａＡｓ層１８に向かって不純物濃度がグレーデッドに増加するようにし、且つ、ｎ型ＧａＡｓ層１８から最終不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１９に向かって不純物濃度がグレーデッドに減少するよう成長させる。
【００２６】
なお、このｎ型ＧａＡｓ層１６は、厚さ１３０〜２１０Å、例えば、１５０Åで、不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１７、厚さ５０〜１５０Å、例えば、１００Åで、不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のｎ型ＧａＡｓ層１８、及び、厚さ１３０〜２１０Å、例えば、１５０Åで、不純物濃度が５．０〜８．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のｎ型ＧａＡｓ層１９からなる不純物濃度が階段状に変化する３層構造で構成しても良い。
【００２７】
続いて、その上に、上部ＨＥＭＴの電子の走行層となる、厚さ１００〜３００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層２０、及び、電子供給層となる、厚さ２００〜４００Å、例えば、３００Åで、不純物濃度が５．０〜９．０×１０１７ｃｍ−３、例えば、７．０×１０１７ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層２１を成長させる。
【００２８】
さらに、その上に、コンタクト層となる厚さ５００〜１５００Å、例えば、１０００Åで、不純物濃度が１．０〜４．０×１０１８ｃｍ−３、例えば、３．０×１０１８ｃｍ−３のＳｉドープのｎ型ＧａＡｓコンタクト層２２を成長させる。
【００２９】
次いで、このｎ型ＧａＡｓコンタクト層２２を選択的に除去してｎ型ＡｌＧａＡｓキャリア供給層２１を露出させたのち、露出部にＴｉ／Ａｕからなるショットキーバリアゲート電極２３をリフトオフ法によって形成すると共に、その両側に、Ａｕ・Ｇｅ／Ｎｉ／Ａｕからなるソース・ドレイン電極２４，２５を形成し、最後に、ＳｉＮ膜２６をパッシベーション膜として設ける。
【００３０】
この場合、ｎ型ＡｌＧａＡｓキャリア供給層１４とｉ型ＧａＡｓキャリア走行層１５との間のヘテロ接合界面近傍において、両者の電子親和力及び禁制帯幅の差に起因して二次元電子ガス２８が発生すると共に、ｉ型ＧａＡｓキャリア走行層２０とｎ型ＡｌＧａＡｓキャリア供給層２１との間のヘテロ接合界面近傍においても、二次元電子ガス２７が発生する。
【００３１】
また、二次元電子ガス２７，２８とｎ型ＧａＡｓ層１８のキャリア濃度は、ショットキーバリアゲート電極２３から離れるにしたがってキャリア濃度が高くなるように設定する。
【００３２】
この場合、ショットキーバリアゲート電極２３にバイアスしない状態において、即ち、０Ｖバイアス時において、ショットキーバリアゲート電極２３から伸びる空乏層が少なくともｎ型ＧａＡｓ層１９に達する様に各層の厚さ及び不純物濃度を設定する必要がある。
【００３３】
また、ソース・ドレイン電極２４，２５は、熱処理によって、二次元電子ガス層２７，２８、及び、ｎ型ＧａＡｓ層１６と電気的にオーミックに導通するようにする必要がある。
【００３４】
次に、図３を参照して、本発明の第１の実施の形態の化合物半導体装置の動作を説明する。
図３（ａ）参照
図３（ａ）は、ショットキーバリアゲート電極２３を深く正にバイアスした状態における空乏層２９の拡がりを示すもので、二次元電子ガス２７を遮断していない状態を示している。
【００３５】
この場合は、二次元電子ガス２７、ｎ型ＧａＡｓ層１６、特に、ｎ型ＧａＡｓ層１８を走行する電子、及び、二次元電子ガス２８とにより動作することになるので、深く正にバイアスした状態、即ち、ｇｍ 特性の立ち下がり特性において、ＨＥＭＴの特性が優勢となり、ＨＥＭＴと同様にシャープな立ち下がり特性が得られる。
【００３６】
図３（ｂ）参照
また、図３（ｂ）は、ショットキーバリアゲート電極２３を０Ｖにバイアスした状態における空乏層２９の拡がりを示すもので、ｎ型ＧａＡｓ層１６の一部に達している。
【００３７】
この場合は、二次元電子ガス２７が空乏層２９によって遮断されて、ｎ型ＧａＡｓ層１６、特に、ｎ型ＧａＡｓ層１８（図示せず）を走行する電子と二次元電子ガス２８とが動作の主体になり、ｎ型ＧａＡｓ層１８を走行する電子によるＭＥＳＦＥＴと同様なフラットなｇｍ 特性が得られる。
【００３８】
図３（ｃ）参照
また、図３（ｃ）は、ショットキーバリアゲート電極２３を深く負にバイアスした状態における空乏層２９の拡がりを示すもので、二次元電子ガス２７及びｎ型ＧａＡｓ層１６を遮断している。
【００３９】
この場合は、二次元電子ガス２８のみによって動作することになるので、深く負にバイアスした状態、即ち、ｇｍ 特性の立ち上がり特性において、ＨＥＭＴの特性が現れ、シャープな立ち上がり特性が得られる。
【００４０】
また、この下部ＨＥＭＴを構成する二次元電子ガス２８は、最もキャリア濃度が高いので、二次元電子ガス２８のみによって動作することになっても、それほどｇｍ の絶対値を低下させることはない。
【００４１】
したがって、ＨＥＭＴと同様なｇｍ 特性における立ち上がり・立ち下がりが得られると共に、ＭＥＳＦＥＴと同様なフラットな特性が得られ、歪み特性が改善される。
【００４２】
例えば、従来のダブルヘテロ接合構造のＭＥＳＦＥＴ型化合物半導体装置において、三次相互変調歪みが、１０ｄＢｍバックオフにおいて−４４ｄＢｃであったものが、本発明においては−４９ｄＢｃとなり、相当な改善が得られた。
【００４３】
なお、この三次相互変調歪みは、周波数がほぼ等しい、即ち、ｆ１ −ｆ２ ＝数１０ＭＨｚの二つの信号ｆ１ ，ｆ２ を入力信号として供給した時、化合物半導体装置における非線形性によって（２ｆ２ −ｆ１ ）及び（２ｆ１ −ｆ２ ）の周波数の信号が出力されるが、この出力信号レベルを基本信号ｆ１ 或いはｆ２ の信号レベルに対する比で表記したものである。
【００４４】
次に、図４を参照して、本発明の第２の実施の形態を説明する。
図４参照
まず、半絶縁性ＧａＡｓ基板１１上に、ＭＯＶＰＥ法を用いて、厚さ５００〜１５０００Å、例えば、４０００Åのアンドープのｉ型ＧａＡｓバッファ層１２、及び、厚さ３００〜３０００Å、例えば、１０００Åのアンドープのｉ型ＡｌＧａＡｓバッファ層１３を成長させ、続いて、下部ＨＥＭＴの電子供給層となる、厚さ１３０〜４００Å、例えば、２００Åで、不純物濃度が１．０〜３．０×１０１８ｃｍ−３、例えば、２．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層１４を成長させる。
【００４５】
続いて、その上に、電子の走行層となる、厚さ１００〜１５０Å、例えば、１４０Åのアンドープのｉ型ＩｎＧａＡｓグレーデッドキャリア走行層３０を、そのＩｎ組成比が０．２０から０．１０に変化するように成長させ、続いて、ＭＥＳＦＥＴ構造を構成する、厚さ２５０〜５００Å、例えば、３５０Åで、不純物濃度が１．０〜２．０×１０１８ｃｍ−３、例えば、１．５×１０１８ｃｍ−３のＳｉドープのｎ型ＩｎＧａＡｓグレーデッド層３１を、そのＩｎ組成比が０．１０から０．００、即ち、ＧａＡｓに変化する様に成長させる。
【００４６】
続いて、その上に、上部ＨＥＭＴの電子の走行層となる、厚さ１００〜４００Å、例えば、２００Åのアンドープのｉ型ＧａＡｓキャリア走行層２０、及び、電子供給層となる、厚さ１５０〜３５０Å、例えば、２５０Åで、不純物濃度が０．７〜１．５×１０１８ｃｍ−３、例えば、１．０×１０１８ｃｍ−３のＳｉドープのｎ型ＡｌＧａＡｓキャリア供給層２１を成長させる。
【００４７】
さらに、その上に、コンタクト層となる厚さ５００〜１５００Å、例えば、１０００Åで、不純物濃度が１．０〜４．０×１０１８ｃｍ−３、例えば、３．０×１０１８ｃｍ−３のＳｉドープのｎ型ＧａＡｓコンタクト層２２を成長させる。
【００４８】
次いで、上記の第１の実施の形態と同様に、このｎ型ＧａＡｓコンタクト層２２を選択的に除去してｎ型ＡｌＧａＡｓキャリア供給層２１を露出させたのち、露出部にＴｉ／Ａｕからなるショットキーバリアゲート電極２３をリフトオフ法によって形成すると共に、その両側に、Ａｕ・Ｇｅ／Ｎｉ／Ａｕからなるソース・ドレイン電極２４，２５を形成し、最後に、ＳｉＮ膜２６をパッシベーション膜として設ける。
【００４９】
この場合も、ｎ型ＡｌＧａＡｓキャリア供給層１４とｉ型ＩｎＧａＡｓグレーデッドキャリア走行層３０との間のヘテロ接合界面近傍において、両者の電子親和力及び禁制帯幅の差に起因して二次元電子ガス２８が発生すると共に、ｉ型ＧａＡｓキャリア走行層２０とｎ型ＡｌＧａＡｓキャリア供給層２１との間のヘテロ接合界面近傍においても、二次元電子ガス２７が発生する。
【００５０】
また、ソース・ドレイン電極２４，２５は、熱処理によって、二次元電子ガス層２７，２８、及び、ｎ型ＩｎＧａＡｓグレーデッド層３１と電気的にオーミックに導通するようにする必要がある。
【００５１】
なお、この第２の実施の形態において、下部ＨＥＭＴのキャリア走行層としてＩｎＧａＡｓ層を採用する理由は、ｎ型ＡｌＧａＡｓキャリア供給層１４との間の禁制帯幅の差をより大きくしてより高キャリア濃度の二次元電子ガス２８を発生させるためであり、また、ＭＥＳＦＥＴもＩｎＧａＡｓ層によって構成する理由は、ＧａＡｓ層よりも電子移動度を大きくするためである。
【００５２】
また、この場合、グレーデッド構造のＩｎＧａＡｓ層を用いる理由は、ＡｌＧａＡｓ層或いはＧａＡｓ層上にＩｎ組成比が０．２０のＩｎ０．２０Ｇａ０．８０Ａｓを厚く成長させようとする場合、格子不整合によって、結晶性の良好なＩｎＧａＡｓ層が得られないためである。
【００５３】
また、この第２の実施の形態においても、二次元電子ガス２７，２８とｎ型ＩｎＧａＡｓグレーデッド層３１のキャリア濃度は、ショットキーバリアゲート電極２３から離れるにしたがってキャリア濃度が高くなるように設定する。
【００５４】
この場合の素子動作特性は、上記の第１の実施の形態とほぼ同様であるが、第１の実施の形態に比較すると、全体的にキャリア濃度が高くなっているので、ｇｍ の絶対値がより大きくなる。
【００５５】
以上、第１の実施の形態及び第２の実施の形態を説明してきたが、各実施の形態における各ＡｌＧａＡｓ層のＡｌ組成比は実際には、全て０．２５、即ち、Ａｌ０．２５Ｇａ０．７５Ａｓを採用しているものの、Ａｌ０．２５Ｇａ０．７５Ａｓに限られるものでなく、Ａｌ組成比が０．１５〜０．３５の範囲であれば良い。
【００５６】
また、上記の各実施の形態の説明においては、結晶成長方法としてＭＯＶＰＥ法を用いているが、ＭＯＶＰＥ法に限られるものではなく、ＭＢＥ法（モレキュラー・ビーム・エピタキシャル成長法）を用いても良いものである。
【００５７】
また、上記第１の実施の形態においては、ＭＥＳＦＥＴを構成するｎ型ＧａＡｓ層１６をその不純物濃度が傾斜状（グレーデッド）に、或いは、階段状に変化するｎ型ＧａＡｓ層１７，１８，１９によって形成し、バンド・ギャップの傾斜によって電子濃度が中心部、即ち、ｎ型ＧａＡｓ層１８の中心部で高くなるようにしているが、必ずしも不純物濃度は変化させる必要はなく、均一な不純物濃度のｎ型ＧａＡｓ層のみによってｎ型ＧａＡｓ層１６を構成しても良いものである。
【００５８】
また、上記の第２の実施の形態においては、下部ＨＥＭＴを構成するキャリア走行層及びＭＥＳＦＥＴを構成するｎ型半導体層として、組成比が傾斜的に変化するＩｎＧａＡｓグレーデッド層を採用しているが、組成比を段階的に変化させても良く、例えば、キャリア走行層をＩｎ０．２０Ｇａ０．８０Ａｓ層で構成すると共に、ＭＥＳＦＥＴを構成するｎ型半導体層をＩｎ０．１５Ｇａ０．８５Ａｓ−Ｉｎ０．１０Ｇａ０．９０Ａｓ−Ｉｎ０．０５Ｇａ０．９５Ａｓ構造で構成しても良い。
【００５９】
【発明の効果】
本発明によれば、デバイス動作を下部ＨＥＭＴ、ＭＥＳＦＥＴ、及び、上部ＨＥＭＴの組み合わせによって行なうので、ＤＣ特性のｇｍ をフラットに、且つ、その立ち上がり及び立ち下がりをシャープにすることができるので、歪み特性を改善することができ、特に、パワーデバイスの高性能化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第１の実施の形態における動作の説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】従来の化合物半導体装置のｇｍ 特性の説明図である。
【符号の説明】
１ ヘテロ界面
２ ヘテロ界面
３ 一導電型二次元キャリアガス
４ 一導電型二次元キャリアガス
５ 一導電型半導体層
６ ゲート電極
７ 空乏層
１１ 半絶縁性ＧａＡｓ基板
１２ ｉ型ＧａＡｓバッファ層
１３ ｉ型ＡｌＧａＡｓバッファ層
１４ ｎ型ＡｌＧａＡｓキャリア供給層
１５ ｉ型ＧａＡｓキャリア走行層
１６ ｎ型ＧａＡｓ層
１７ ｎ型ＧａＡｓ層
１８ ｎ型ＧａＡｓ層
１９ ｎ型ＧａＡｓ層
２０ ｉ型ＧａＡｓキャリア走行層
２１ ｎ型ＡｌＧａＡｓキャリア供給層
２２ ｎ型ＧａＡｓコンタクト層
２３ ショットキーバリアゲート電極
２４ ソース電極
２５ ドレイン電極
２６ ＳｉＮ膜
２７ 二次元電子ガス
２８ 二次元電子ガス
２９ 空乏層
３０ ｉ型ＩｎＧａＡｓグレーデッドキャリア走行層
３１ ｎ型ＩｎＧａＡｓグレーデッド層
Claims (6)
- 第１のキャリア供給層と第１のキャリア走行層とによる第１のヘテロ界面を有する第１積層構造と、前記第１のヘテロ界面の一導電型二次元キャリアガス濃度よりキャリア濃度が低い一導電型半導体層と、前記第１のキャリア供給層より不純物濃度が低い第２のキャリア供給層と第２のキャリア走行層とによる第２のヘテロ界面を有し、前記第２のヘテロ界面の一導電型二次元キャリアガス濃度が、前記第１のヘテロ界面の一導電型二次元キャリアガス濃度及び前記一導電型半導体層のキャリア濃度より低い第２積層構造とがこの順で設けられた積層構造上にゲート電極を備え、前記第１のヘテロ界面および第２のヘテロ界面における一導電型二次元キャリアガスと、前記一導電型半導体層で発生する一導電型キャリアの走行を利用することを特徴とする化合物半導体装置。
- 上記一導電型二次元キャリアガス及び上記一導電型キャリアの走行を上記ゲート電極で制御すると共に、前記ゲート電極に印加する電圧が０の時に、前記ゲート電極に起因する空乏層が上記一導電型半導体層に拡がるようにすることを特徴とする請求項１記載の化合物半導体装置。
- 上記第１のヘテロ界面と上記第２のヘテロ界面間が、真性半導体層−一導電型半導体層−真性半導体層からなる層構造であることを特徴とする請求項１記載の化合物半導体装置。
- 上記一導電型半導体層を、その中心部におけるキャリア濃度が高くなるようにすることを特徴とする請求項１記載の化合物半導体装置。
- 上記第１のヘテロ界面と上記第２のヘテロ界面間に設ける層の組成が、一部において異なっていることを特徴とする請求項１記載の化合物半導体装置。
- 上記第１のヘテロ界面と上記第２のヘテロ界面間に設ける層の組成が、傾斜状に変化していることを特徴とする請求項１記載の化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24738996A JP3572560B2 (ja) | 1996-09-19 | 1996-09-19 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24738996A JP3572560B2 (ja) | 1996-09-19 | 1996-09-19 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093075A JPH1093075A (ja) | 1998-04-10 |
| JP3572560B2 true JP3572560B2 (ja) | 2004-10-06 |
Family
ID=17162710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24738996A Expired - Lifetime JP3572560B2 (ja) | 1996-09-19 | 1996-09-19 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572560B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085376B2 (ja) * | 1998-10-30 | 2000-09-04 | 住友電気工業株式会社 | 電界効果トランジスタ |
| JP2001111038A (ja) * | 1999-10-12 | 2001-04-20 | Murata Mfg Co Ltd | 半導体装置 |
-
1996
- 1996-09-19 JP JP24738996A patent/JP3572560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093075A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929467A (en) | Field effect transistor with nitride compound | |
| US6908799B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| JP3439111B2 (ja) | 高移動度トランジスタ | |
| Geiger et al. | InGaP/InGaAs HFET with high current density and high cut-off frequencies | |
| US6351000B1 (en) | Semiconductor having a heterojunction formed between a plurality of semiconductor layers | |
| KR960000385B1 (ko) | 전계효과트랜지스터 | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| CN110518067B (zh) | 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 | |
| JP3572560B2 (ja) | 化合物半導体装置 | |
| CN112201689A (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| Pao et al. | Impact of surface layer on In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As/InP high electron mobility transistors | |
| JP2017152467A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH0789586B2 (ja) | 半導体装置 | |
| JPH1098057A (ja) | 電界効果トランジスタ | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP3122472B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |