JP2017152467A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗をより下げることができるようにする。【解決手段】メサ部とソース電極１０６の間およびメサ部とドレイン電極１０７との間のチャネル層１０２のメサ部側面に接して形成されたＧａＡｓまたはＧａＳｂからなる接続層１０８，１０９を備える。例えば、接続層１０８，１０９は、ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）から構成され、チャネル層１０２のメサ部側面に接する箇所はＧａＡｓとされている。より詳しくは、チャネル層１０２の側面に接する第１接続層１０８ａ，１０９ａと、第１接続層１０８ａ，１０９ａに連続して形成された第２接続層１０８ｂ，１０９ｂを備える。第１接続層１０８ａ，１０９ａは、ＩｎxＧａ1-xＡｓのｘを０としたＧａＡｓから構成されている。【選択図】 図１

Description

本発明は、窒化物半導体を用いた電界効果トランジスタおよびその製造方法に関する。

ＧａＮをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率および高い電子飽和速度等の特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、サファイア基板のｃ面上にＩＩＩ族極性のＧａＮからなるバッファ層を形成し、この上にＡｌＧａＮからなるバリア層を形成してヘテロ接合構造とすると、窒化物半導体の分極効果により、ヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる２次元電子ガス（２ＤＥＧ）が形成される。２ＤＥＧは、散乱要因となる導電性不純物が存在しないアンドープＧａＮからなる層内を走行できるために高い電子移動度を示し、いわゆる高電子移動度トランジスタ（ＨＥＭＴ）として動作させることが可能である。窒化物半導体を用いたＨＥＭＴにおいては、上述した分極効果によって発生する２ＤＥＧ濃度が非常に高いことから、高電流密度でのトランジスタ動作が可能となり、この点でも高周波・ハイパワートランジスタとして有利である（非特許文献１参照）。

ところで、ＡｌＧａＮの層とＧａＮの層とによるヘテロ構造を用いたＨＥＭＴ（ＧａＮ−ＨＥＭＴ）を、例えばミリ波帯のパワーアンプ（ＰＡ）やモノリシックマイクロ波集積回路（ＭＭＩＣ）へ応用する場合、遮断周波数ｆ_Tや最大発振周波数ｆ_maxを数百ＧＨｚにする必要がある。ＧａＮ−ＨＥＭＴの高速性を向上させるためには、他のトランジスタと同様に、スケーリング則に則ったゲート長の微細化や、寄生抵抗などの削減が有効である。非特許文献２には、短ゲート長化などの微細化、および、ソース・ドレイン電極とのオーミック接続のための領域への低抵抗ｎ型層の再成長による寄生抵抗低減により、４５０ＧＨｚを超えるｆ_Tや、６００ＧＨｚ近いｆ_maxの値が報告されている。

非特許文献２における主な技術的な特徴はいくつかあるが、そのうちのひとつとして、チャネルとソース・ドレイン電極との間のアクセス領域の抵抗（アクセス抵抗）の低減手法にある。非特許文献２においては、アクセス領域をエッチングで除去した後、低抵抗ｎ⁺−ＧａＮ層を再成長してチャネルの２ＤＥＧとコンタクトを取ることにより、アクセス抵抗を低減している（図１２参照）。これにより、０．１Ω・ｍｍという、窒化物半導体系の電子デバイスとしては低いアクセス抵抗を得るに至っている（図１３参照）。なお、ＧａＮチャネル層から再成長ｎ⁺−ＧａＮ層にかけてのバンドプロファイルは、図１４に示す構成となる。

O. Ambacher et al., "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures", Journal of Applied Physics, vol.85, no.6, pp.3222-3233, 1999. K. Shinohara et al., "Scaling of GaN HEMTs and Schottky Diodes for Submillimeter-Wave MMIC Applications", IEEE Transactions on Electron Devices, vol.60, no.10, pp.2982-2996, 2013. Chris G. Van de Walle and J. Neugebauer, "Universal alignment of hydrogen levels in semiconductors, insulators and solutions", Nature, vol.423, pp.626-628, 2003. L. G. Shantharama et al., "Evaluation of single ohmic metallisations for contacting both p- and n-type GaInAs", Electronics Letters, Vol. 26, No. 15, pp.1127-1129, 1990. K. Hiramatsu et al., "Fabrication and characterization of low defect density GaN using facet-controlled epitaxial lateral overgrowth (FACELO)", Journal of Crystal Growth, vol.221, pp.316-326, 2000. V. I. Ivanov-Omakii et al., Mobility and Effective Mass of Holes in Gallium Antimonide", Soviet Physics-Solid State, Vol.4, No.2, pp.276-279, 1962. A. Vogt et al., "Non-annealed ohmic contacts to p-GaSb grown by molecular beam epitaxy", Materials Science and Engineering B66, pp.199-202, 1999.

しかしながら、上述した技術では、以下に示す問題がある。例えば、非特許文献２の技術では、再成長による低抵抗ｎ⁺−ＧａＮ層の形成領域を、ドライエッチングによって除去・形成しているため、低抵抗ｎ⁺−ＧａＮ層と２ＤＥＧが形成されるチャネル層との界面にエッチングダメージが残ってしまう。このダメージは、チャネル層に形成される２ＤＥＧと低抵抗ｎ⁺−ＧａＮ層とのコンタクト寄生抵抗Ｒ_intを増大させ、結果として十分にアクセス抵抗が下がらない。

また、低抵抗ｎ⁺−ＧａＮ層に金属電極を形成することでオーミック接続するソース・ドレイン電極を形成しているが、ＧａＮがワイドギャップ半導体であることにより、ＧａＮと金属とのコンタクト抵抗Ｒ_Cを低くすることが難しいという課題もある。更に、ｎ⁺−ＧａＮ層そのもののドーピング濃度や移動度が、例えば、ＩｎＧａＡｓ系の半導体材料に比べると非常に低く、ｎ⁺−ＧａＮ層自体の抵抗値Ｒ_n+GaNが相対的に高い、という問題点もある。以上に示したように、従来では、チャネルとソース・ドレイン電極との間のアクセス抵抗を、十分に低下させることができないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗をより下げることができるようにすることを目的とする。

本発明に係る電界効果トランジスタは、基板の上に形成されたＧａＮからなるチャネル層と、チャネル層の上に形成された窒化物半導体からなるバリア層と、チャネル層およびバリア層からなり所望とする幅に形成されたメサ部と、バリア層の上にゲート絶縁層を介して形成されたゲート電極と、メサ部を挾んで配置されてチャネル層に接続するソース電極およびドレイン電極と、メサ部とソース電極の間およびメサ部とドレイン電極との間のチャネル層のメサ部側面に接して形成されたＧａＡｓまたはＧａＳｂからなる接続層とを備える。

上記電界効果トランジスタにおいて、接続層は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成され、チャネル層のメサ部側面に接する箇所はＧａＡｓとされていてもよい。この場合、接続層は、チャネル層のメサ部側面から離れるほどｘが大きくなる構成とされているとよい。

本発明に係る電界効果トランジスタの製造方法は、基板の上にＧａＮからなるチャネル層を形成するチャネル形成工程と、チャネル層の上に窒化物半導体からなるバリア層を形成するバリア形成工程と、チャネル層およびバリア層を所望とする幅のメサ部に形成するメサ形成工程と、メサ部のバリア層の上にゲート絶縁層を介してゲート電極を形成するゲート形成工程と、メサ部を挾んで配置されるソース電極形成部およびドレイン電極形成部とメサ部との各々の間のチャネル層のメサ部側面にＧａＡｓまたはＧａＳｂからなる接続層を接して形成する接続形成工程と、ソース電極形成部およびドレイン電極形成部にソース電極およびドレイン電極を形成する電極形成工程とを備える。

上記電界効果トランジスタの製造方法において、接続層は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成してチャネル層のメサ部側面に接する箇所はＧａＡｓとし、接続形成工程では、チャネル層のメサ部側面に露出しているチャネル層を構成している窒素をヒ素に置換することで、接続層のチャネル層のメサ部側面に接する箇所をＧａＡｓとすればよい。

以上説明したことにより、本発明によれば、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗をより下げることができるという優れた効果が得られる。

図１は、本発明の実施の形態１における電界効果トランジスタの構成を示す断面図である。 図２は、本発明の実施の形態１における電界効果トランジスタの一部構成を拡大して示す断面図である。 図３は、チャネル層１０２と第１接続層１０８ａとの間のバンドオフセット関係を示す説明図である。 図４は、チャネル層１０２，第１接続層１０８ａ，第２接続層１０８ｂにかけてのバンド状態を示すバンド図である。 図５Ａは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｂは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｃは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｄは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｅは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｆは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｇは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図５Ｈは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図６は、本発明の実施の形態２における電界効果トランジスタの構成を示す断面図である。 図７Ａは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｂは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｃは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｄは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｅは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｆは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｇは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図７Ｈは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。 図８は、本発明の実施の形態３における電界効果トランジスタの構成を示す断面図である。 図９は、本発明の実施の形態３における電界効果トランジスタの一部構成を拡大して示す断面図である。 図１０は、チャネル層３０２と接続層３０８との間のバンドオフセット関係を示す説明図である。 図１１は、チャネル層３０２から接続層３０８にかけてのバンド状態を示すバンド図である。 図１２は、非特許文献２に開示された電界効果トランジスタの一部構成を示す構成図である。 図１３は、非特許文献２に開示された電界効果トランジスタにおけるアクセス抵抗の成分を説明するための説明図である。 図１４は、非特許文献２に開示された電界効果トランジスタにおけるＧａＮチャネル層から再成長ｎ⁺−ＧａＮ層にかけてのバンドプロファイルを示すバンド図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における電界効果トランジスタの構成を示す構成図である。この電界効果トランジスタは、基板１０１の上に形成されたチャネル層１０２と、チャネル層１０２の上に形成されたバリア層１０３と、バリア層１０３の上にゲート絶縁層１０４を介して形成されたゲート電極１０５とを備える。この電界効果トランジスタは、チャネル層１０２に形成される２次元電子ガス（２ＤＥＧ）をチャネルとする電界効果トランジスタである。

ここで、チャネル層１０２は、ＧａＮから構成され、バリア層１０３はＡｌＧａＮなど窒化物半導体から構成されている。チャネル層１０２とバリア層１０３とで、ヘテロ接合構造が形成されている。また、チャネル層１０２およびバリア層１０３は、所望とする幅（径）のメサ部に形成されている。このメサ部を挾んで、ソース電極１０６およびドレイン電極１０７が配置されている。ソース電極１０６およびドレイン電極１０７は、チャネル層１０２に電気的に接続している。なお、基板１０１は、例えばサファイア，単結晶ＧａＮなどから構成され、主表面が＋ｃ面［（０００１）面］とされている。また、基板１０１は、主表面をＳｉ面［（０００１）面］としたＳｉＣから構成してもよい。基板１０１は、上述した各層が、主表面を＋ｃ面としてエピタキシャル成長可能な材料から構成されていればよい。

また、本発明の電界効果トランジスタは、上記メサ部とソース電極１０６の間およびメサ部とドレイン電極１０７との間のチャネル層１０２のメサ部側面に接して形成されたＧａＡｓまたはＧａＳｂからなる接続層１０８，１０９を備える。実施の形態１において、接続層１０８，１０９は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成され、チャネル層１０２のメサ部側面に接する箇所はＧａＡｓとされている。

より詳しくは、チャネル層１０２の側面に接する第１接続層１０８ａ，１０９ａと、第１接続層１０８ａ，１０９ａに連続して形成された第２接続層１０８ｂ，１０９ｂを備える。第１接続層１０８ａ，１０９ａは、Ｉｎ_xＧａ_1-xＡｓのｘを０としたＧａＡｓから構成されている。第２接続層１０８ｂ，１０９ｂは、ｎ型としたＩｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成されている。実施の形態１では、第２接続層１０８ｂにソース電極１０６が接して形成され、第２接続層１０９ｂに、ドレイン電極１０７が接して形成されている。

なお、チャネル層１０２は、基板１０１の上にバッファ層１１１を介して形成されている。バッファ層１１１，チャネル層１０２，バリア層１０３が、メサ構造とされている。また、基板１０１の上のメサ構造の周囲には、絶縁層１１２が形成され、ソース電極１０６，ドレイン電極１０７の周囲の第２接続層１０８ｂ，１０９ｂの上面には、絶縁層１１３が形成されている。また、ゲート電極１０５とソース電極１０６，ドレイン電極１０７との間にも、絶縁層１１３が形成されている。また、ゲート電極１０５の上には、ソース電極１０６，ドレイン電極１０７の形成時に同時に形成された金属層１１４が形成されている。

次に、本発明の電界効果トランジスタについて、接続層１０８，１０９を加えた作用効果について説明する。既に述べたように、ｎ⁺−ＧａＮ層を再成長させたオーミックコンタクトにおけるアクセス抵抗は、金属と半導体との間のコンタクト抵抗成分Ｒ_C、接続層であるコンタクト半導体層（図１２のｎ⁺−ＧａＮ層）の抵抗成分Ｒ_semi、コンタクト半導体層と２ＤＥＧとの間のコンタクト抵抗成分Ｒ_int、および２ＤＥＧ領域のうちゲートおよびコンタクト半導体層の間の領域の抵抗成分Ｒ_SWからなる。

これらのうち、Ｒ_SWは、２ＤＥＧ特性とゲート電極・コンタクト半導体層間の距離により決定され、基本的にはエピ成長とフォトリソグラフの制御性によって決まる成分である。コンタクト半導体層と２ＤＥＧとの間のコンタクト抵抗成分Ｒ_intは、２ＤＥＧの存在しているチャネル層（本実施形態ではＧａＮ）とコンタクト半導体層との伝導帯のバンドオフセットにより大きく影響を受ける。

図１２においては、コンタクト半導体層もチャネル層と同じＧａＮであるため、本質的には伝導帯のバンドオフセットは存在せず、図１４に示したように、ＧａＮチャネル層から再成長ｎ⁺−ＧａＮ層にかけてのバンドプロファイルが変化する。

しかしながら、ドライエッチングによりメサを形成しているため、コンタクト半導体層とチャネル層の界面には様々な不純物やダメージが残り、これがＲ_intを増大させる要因となっている。

次に、本発明の実施の形態１におけるアクセス抵抗の各成分を図２に示す。この電界効果トランジスタにおいて、２ＤＥＧ１２１とソース電極１０６との間のアクセス抵抗は、ソース電極１０６と接続層１０８との間のコンタクト抵抗成分Ｒ_C、接続層１０８の抵抗成分Ｒ_semi、接続層１０８と２ＤＥＧ１２１との間のコンタクト抵抗成分Ｒ_int、および２ＤＥＧ１２１のうちゲート電極１０５と接続層１０８の間の領域の抵抗成分Ｒ_SWからなる。

実施の形態１では、まず、チャネル層１０２のメサ部側面に接して第１接続層１０８ａ，１０９ａを備え、これらをＧａＡｓから構成している。ＧａＮとＧａＡｓとでは、エネルギーギャップは各々３．４２ｅＶと１．４２ｅＶと大きく差があるものの、これらの間のバンドオフセット関係は、図３に示すように、伝導帯側でほぼ一致している（非特許文献３参照）。このように、ＧａＡｓから構成した第１接続層１０８ａ，１０９ａは、Ｒ_intに及ぼす寄与のうちバンドオフセットに起因した成分はＧａＮと同程度であると推測される。

一方、Ｒ_intに影響を及ぼす因子として、バンドオフセット以外にも、エッチングによるダメージあるいは不純物のコンタミネーションの影響が考えられる。これらの影響は、界面付近のキャリア濃度を高濃度にすることにより、相対的に小さくすることができる。ＧａＡｓでは、ＧａＮに比較してバンドギャップが低いことを反映し、より高濃度の導電型不純物ドーピングが可能である。例えば、ｎ型不純物としてＳｎなどを用いることで、ＧａＡｓは容易に１０¹⁹ｃｍ^-3を越える電子濃度を得ることができる。これにより、エッチングダメージあるいは不純物コンタミネーションの影響を、容易に低減することが可能になる。

これらの効果から、Ｒ_intは従来技術（図１２、図１３）におけるＲ_intと同程度、もしくは、小さくすることができる。実施の形態１ではこの上に低抵抗のｎ型としたＩｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）からなる第２接続層１０８ｂ，１０９ｂを形成し、全体で接続層１０８，１０９としている。

ここで、第２接続層１０８ｂ，１０９ｂは、Ｉｎ_xＧａ_1-xＡｓのｘをチャネル層１０２のメサ部側面から離れるほど大きくした組成傾斜構造とすることで、メサ部側面付近に沿ったバンドプロファイルは図４に示すものとなる。ＩｎＧａＡｓは、Ｉｎ組成が高くなるほど高濃度のドーピングが可能となり、１０¹⁹ｃｍ^-3を超える高濃度ドーピング層が容易に得られる。また、上記材料は、電子移動度も数千ｃｍ²／Ｖｓと非常に高い。

以上のことより、実施の形態１におけるＲ_semiは、図１２に示したＲ_n+GaNに比較して著しく低くすることができる。

また、Ｉｎ_xＧａ_1-xＡｓのエネルギーギャップは、Ｉｎ組成ｘに応じてＧａＮの１／２〜１／１０程度の値となる。従って、ソース電極１０６およびドレイン電極１０７に近い箇所ほどＩｎ組成の高い第２接続層１０８ｂ，１０９ｂは、ソース電極１０６，ドレイン電極１０７との間で、コンタクト抵抗をより低くすることができる。

例えば、Ｉｎ組成０．５３のｎ型ＩｎＧａＡｓ（電子濃度２．９×１０¹⁹ｃｍ^-3）に対して１０^-7Ω・ｃｍ²台のコンタクト抵抗率が報告されている（非特許文献４参照）。これに対し、ＧａＮでは一般的に１０^-6Ω・ｃｍ²台である。

以上に説明したように、実施の形態１によれば、従来に比較して、特にＲ_semiおよびＲ_Cの成分を低減させることが可能となり、この結果、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗の更なる低減が可能となる。

次に、実施の形態１における電界効果トランジスタの製造方法例について、図５Ａ〜図５Ｈを用いて説明する。図５Ａ〜図５Ｈは、実施の形態１における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。

まず、図５Ａに示すように、主表面をＳｉ面［（０００１）面］としたＳｉＣからなる基板１０１の上に、例えばＳｉＮからなる絶縁層１１２を形成し、絶縁層１１２に開口部１１２ａを形成する。開口部１１２ａは、絶縁層１１２を貫通して基板１０１の主表面が露出する状態に形成する。例えば、よく知られた堆積法によりＳｉＮを堆積して絶縁層１１２を形成する。次いで、公知のフォトリソグラフィー技術により形成したマスクパターンを用い、よく知られたエッチング法により絶縁層１１２を選択的にエッチングすることで、開口部１１２ａを形成すればよい。

次に、図５Ｂに示すように、開口部１１２ａに露出している基板１０１の上に、バッファ層１１１，チャネル層１０２、バリア層１０３を形成する（チャネル形成工程，バリア形成工程，メサ形成工程）。例えば、まず、開口部１１２ａに露出している基板１０１の上に、アンモニアおよびトリメチルアルミニウムを原料ガスとした有機金属気相成長（ＭＯＣＶＤ）法により、ＡｌＮからなる核形成層（不図示）を形成する。ＡｌＧａＮからなる核形成層を形成してもよい。核形成層は、用いる基板材料に応じて適切に選択される必要があるが、広く公知とされたものを用いればよい。

引き続き、アンモニアおよびトリメチルガリウムを原料ガスとしたＭＯＣＶＤ法により、Ｃをドープした高抵抗なＧａＮをエピタキシャル成長させ、バッファ層１１１を形成する。ＦｅをドープしたＧａＮでもよい。また、電界効果トランジスタにおけるいわゆる短チャネル効果を抑制させる目的で、チャネル層１０２の材料よりもワイドバンドギャップなＡｌＧａＮなどの材料を用いてバッファ層１１１とし、バックバリア構造としてもよい。

引き続き、ＭＯＣＶＤ法によりＧａＮをエピタキシャル成長させてチャネル層１０２を形成し、アンモニア，トリメチルガリウム，およびトリメチルアルミニウムを原料ガスとしたＭＯＣＶＤ法によりＡｌＧａＮをエピタキシャル成長させてバリア層１０３を形成する。上述したように、開口部１１２ａに露出した基板１０１の主表面に各層を選択成長させることで、バッファ層１１１，チャネル層１０２，バリア層１０３の積層構造がメサ構造となる。

上述したバッファ層１１１，チャネル層１０２，バリア層１０３の形成は、ＭＯＣＶＤ法に限らず、分子線エピタキシー（ＭＢＥ）法など広く公知とされた堆積技術を用いればよい。より望ましくは、選択再成長に適したＭＯＣＶＤ装置を用いるのがよい。選択再成長時の堆積条件により、選択再成長する領域の形状は様々に変化するが、ここでは側面が（１−１０１）面となる条件を採用するとよい。

次に、図５Ｃに示すように、メサ部を覆う絶縁層１５１を形成する。例えば、バリア層１０３を形成した後、同じ成長装置内で、引き続きＳｉＮなどの絶縁材料を堆積することで、絶縁層１５１を形成してもよい。また、別の堆積装置を用い、ＳｉＮを堆積することで絶縁層１５１を形成してもよい。ＳｉＮの堆積は、広く公知とされた技術を用いればよく、例えば、プラズマ援用化学気相堆積（ＰＥ−ＣＶＤ）法やスパッタ法などを用いればよい。

次に、公知のフォトリソグラフィー技術およびエッチング技術により絶縁層１５１をパターニングすることで、図５Ｄに示すように、メサ部の側面を露出させ、バリア層１０３の上にゲート絶縁層１０４を形成する。

次に、図５Ｅに示すように、露出させたメサ部の側面に、第１接続層１０８ａ，１０９ａを形成する（接続形成工程）。例えば、露出させたメサ部の側面をＡｓ原料の雰囲気に晒し、メサ部側面の窒化物半導体の窒素をＡｓに置換する（砒化する）ことで、第１接続層１０８ａ，１０９ａを形成する。よく知られたＭＯＣＶＤ装置を用い、Ａｓ原料としてＡｓＨ₃を用いればよい。バッファ層１１１，チャネル層１０２の側面には、ＧａＡｓからなる第１接続層１０８ａ，１０９ａが形成され、バリア層１０３の側面には、ＡｌＧａＡｓからなる第１接続層１０８ａ，１０９ａが形成される。

次に、図５Ｆに示すように、ＩｎＧａＡｓからなる半導体層１５２を形成する。例えば、トリメチルインジウム，トリメチルガリウム，ＡｓＨ₃を原料としたＭＯＣＶＤ法によりＩｎＧａＡｓを堆積すればよい。この堆積において、堆積開始時から堆積終了時にかけて、トリメチルインジウムの供給量を０から増加させ、一方で、トリメチルガリウムの供給量は減少させて０とすることで、Ｉｎ_xＧａ_1-xＡｓのｘを０から１にまで変化させる。また、半導体層１５２の形成では、高濃度にｎ型不純物をドーピングする。例えば、ＳｉＨ₄を原料としてＳｉをドーピングすればよい。

なお、このＩｎＧａＡｓの堆積では、下層の窒化物半導体層と結晶系が異なる。ＩｎＧａＡｓは閃亜鉛鉱構造であり、窒化物半導体はウルツ鉱構造である。このため、ＩｎＧａＡｓはエピタキシャル成長しにくく、半導体層１５２は、多結晶として堆積させる状態とすればよい。このような条件では選択性はほとんどなく、基板全面にＩｎＧａＡｓが堆積することとなる。

次に、公知のフォトリソグラフィー技術およびエッチング技術により半導体層１５２をパターニングし、図５Ｇに示すように、ゲート電極形成領域で分離して第２接続層１０８ｂ，１０９ｂとし（接続形成工程）、更に、ＳｉＮなどの絶縁材料を堆積し、ゲート電極形成領域を開口し、また素子領域外を除去するパターニングにより絶縁層１１３とする。次いで、絶縁層１１３に開口したゲート電極形成領域でゲート絶縁層１０４に到達する状態にゲート電極１０５を形成する（ゲート形成工程）。例えば、よく知られた堆積法によりゲート電極材料を堆積して電極材料層を形成し、この電極材料層をパターニングすることでゲート電極１０５とすればよい。

次に、ゲート電極１０５の位置を中心としてソース電極形成領域およびドレイン電極形成領域を含む領域が各々開口したマスクパターンを形成し、このマスクパターンを用いて絶縁層１１３をエッチングして第２接続層１０８ｂ，１０９ｂの表面を露出させる。この状態で、ソース・ドレイン電極材料を堆積する。この後、マスクパターンを除去（リフトオフ）することで、図５Ｈに示すように、ソース電極１０６およびドレイン電極１０７を形成する（電極形成工程）。なお、同時に、ゲート電極１０５の上に金属層１１４も形成される。

上述したソース・ドレイン電極材料としては、例えば、Ｔｉ／Ｐｔ／Ａｕを用いればよい。Ｔｉ／Ｐｔ／Ａｕを用いることにより、オーミックアニール処理が不要となる。オーミックアニール処理は、既に形成されているゲート電極１０５に対してダメージを与えるため、オーミックアニール処理を実施する場合、先にゲート電極１０５を形成しておくゲートファーストプロセスを採用することができない。これに対し、上述したようにオーミックアニール処理が不要となれば、ゲートファーストプロセスが可能となる。

また、先にゲート電極１０５が形成しておけるので、前述したように、ゲート電極１０５の形成位置に対してセルフアラインにソース電極１０６，ドレイン電極１０７が形成できるようになる。これは素子サイズの小型化に有利であり、２ＤＥＧ領域のうちゲートおよびコンタクト半導体層の間の領域の短縮化によりアクセス抵抗のうちのＲ_SWの低減が可能となる。ゲートファーストプロセス採用によりセルフアラインにソース電極１０６，ドレイン電極１０７を形成することができることは、本発明により誘起される大きな効果のひとつである。

［実施の形態２］
次に、本発明の実施の形態２について図６を用いて説明する。図６は、本発明の実施の形態２における電界効果トランジスタの構成を示す構成図である。この電界効果トランジスタは、基板２０１の上に形成されたチャネル層２０２と、チャネル層２０２の上に形成されたバリア層２０３と、バリア層２０３の上にゲート絶縁層２０４を介して形成されたゲート電極２０５とを備える。この電界効果トランジスタは、チャネル層２０２に形成される２ＤＥＧをチャネルとする電界効果トランジスタである。

ここで、チャネル層２０２は、ＧａＮから構成され、バリア層２０３はＡｌＧａＮなど窒化物半導体から構成されている。チャネル層２０２とバリア層２０３とで、ヘテロ接合構造が形成されている。また、チャネル層２０２およびバリア層２０３は、所望とする幅（径）のメサ部に形成されている。このメサ部を挾んで、ソース電極２０６およびドレイン電極２０７が配置されている。ソース電極２０６およびドレイン電極２０７は、チャネル層２０２に電気的に接続している。なお、基板２０１は、例えばサファイア，単結晶ＧａＮなどから構成され、主表面が＋ｃ面［（０００１）面］とされている。また、基板２０１は、主表面をＳｉ面［（０００１）面］としたＳｉＣから構成してもよい。基板２０１は、上述した各層が、主表面を＋ｃ面としてエピタキシャル成長可能な材料から構成されていればよい。

また、本発明の電界効果トランジスタは、上記メサ部とソース電極２０６の間およびメサ部とドレイン電極２０７との間のチャネル層２０２のメサ部側面に接して形成されたＧａＡｓまたはＧａＳｂからなる接続層２０８，２０９を備える。実施の形態２において、接続層２０８，２０９は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成され、チャネル層２０２のメサ部側面に接する箇所はＧａＡｓとされている。

より詳しくは、チャネル層２０２の側面に接する第１接続層２０８ａ，２０９ａと、第１接続層２０８ａ，２０９ａに連続して形成された第２接続層２０８ｂ，２０９ｂを備える。第１接続層２０８ａ，２０９ａは、Ｉｎ_xＧａ_1-xＡｓのｘを０としたＧａＡｓから構成されている。第２接続層２０８ｂ，２０９ｂは、ｎ型としたＩｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成されている。実施の形態２でも、第２接続層２０８ｂにソース電極２０６が接して形成され、第２接続層２０９ｂに、ドレイン電極２０７が接して形成されている。

なお、チャネル層２０２は、基板２０１の上にバッファ層２１１を介して形成されている。また、実施の形態２では、基板２０１に凸部２０１ａを備え、凸部２０１ａ、バッファ層２１１，チャネル層２０２，バリア層２０３が、メサ構造とされている。また、ソース電極２０６，ドレイン電極２０７の周囲の第２接続層２０８ｂ，２０９ｂの上面には、絶縁層２１３が形成されている。また、実施の形態２では、絶縁層２１３が、ゲート電極２０５の下を含めてメサ部の上に形成されている。絶縁層２１３は、ゲート電極２０５の下で、ソース電極２０６，ドレイン電極２０７以外の素子領域を覆って形成されている。なお、この場合、ゲート電極２０５とゲート絶縁層２０４との間の絶縁層２１３も、ゲート絶縁層となる。

実施の形態２の電界効果トランジスタは、前述した実施の形態１と同様に、接続層２０８，２０９を加えたことにより、従来に比較して、特にＲ_semiおよびＲ_Cの成分を低減させることが可能となり、この結果、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗の更なる低減が可能となる。

次に、実施の形態２における電界効果トランジスタの製造方法例について、図７Ａ〜図７Ｈを用いて説明する。図７Ａ〜図７Ｈは、実施の形態２における電界効果トランジスタの製造方法を説明する各工程における状態を示す断面図である。

まず、図７Ａに示すように、主表面をＳｉ面［（０００１）面］としたＳｉＣからなる基板２０１の上に、バッファ層２１１とする第１半導体層２３１，チャネル層２０２とする第２半導体層２３２、バリア層２０３とする第３半導体層２３３を形成する。例えば、アンモニアおよびトリメチルアルミニウムを原料ガスとした有機金属気相成長（ＭＯＣＶＤ）法により、ＡｌＮからなる核形成層（不図示）を形成する。ＡｌＧａＮからなる核形成層を形成してもよい。核形成層は、用いる基板材料に応じて適切に選択される必要があるが、広く公知とされたものを用いればよい。

引き続き、アンモニアおよびトリメチルガリウムを原料ガスとしたＭＯＣＶＤ法により、Ｃをドープした高抵抗なＧａＮをエピタキシャル成長させ、第１半導体層２３１を形成する。ＦｅをドープしたＧａＮでもよい。また、電界効果トランジスタにおけるいわゆる短チャネル効果を抑制させる目的で、チャネル層２０２の材料よりもワイドバンドギャップなＡｌＧａＮなどの材料を用いて第１半導体層２３１とし、これを用いてバッファ層２１１を形成してバックバリア構造としてもよい。

引き続き、ＭＯＣＶＤ法によりＧａＮをエピタキシャル成長させて第２半導体層２３２を形成し、アンモニア，トリメチルガリウム，およびトリメチルアルミニウムを原料ガスとしたＭＯＣＶＤ法によりＡｌＧａＮをエピタキシャル成長させて第３半導体層２３３を形成する。上述した各層の形成は、ＭＯＣＶＤ法に限らず、ＭＢＥ法など広く公知とされた堆積技術を用いればよい。

次に、ＳｉＮからなる絶縁層を形成してパターニングすることで、第３半導体層２３３の上の所定箇所にゲート絶縁層２０４を形成し、形成したゲート絶縁層２０４をマスクとして第３半導体層２３３，第２半導体層２３２，第１半導体層２３１をエッチングしてパターニングし、図７Ｂに示すように、バッファ層２１１，チャネル層２０２，バリア層２０３からなるメサ部を形成する（チャネル形成工程，バリア形成工程，メサ形成工程）。なお、基板２０１までもある程度エッチングして基板２０１に凸部２０１ａを形成することで、メサ部の周囲に第１半導体層２３１が残らないようにする。

次に、図７Ｃに示すように、露出しているメサ部の側面に、第１接続層２０８ａ，２０９ａを形成する（接続形成工程）。例えば、メサ部の側面をＡｓ原料の雰囲気に晒し、メサ部側面の窒化物半導体の窒素をＡｓに置換する（砒化する）ことで、第１接続層２０８ａ，２０９ａを形成する。よく知られたＭＯＣＶＤ装置を用い、Ａｓ原料としてＡｓＨ₃を用いればよい。バッファ層２１１，チャネル層２０２の側面には、ＧａＡｓからなる第１接続層２０８ａ，２０９ａが形成され、バリア層２０３の側面には、ＡｌＧａＡｓからなる第１接続層２０８ａ，２０９ａが形成される。

次に、図７Ｄに示すように、ＩｎＧａＡｓからなる半導体層２３４を形成する。例えば、トリメチルインジウム，トリメチルガリウム，ＡｓＨ₃を原料としたＭＯＣＶＤ法によりＩｎＧａＡｓを堆積すればよい。この堆積において、堆積開始時から堆積終了時にかけて、トリメチルインジウムの供給量を０から増加させ、一方で、トリメチルガリウムの供給量は減少させて０とすることで、Ｉｎ_xＧａ_1-xＡｓのｘを０から１にまで変化させる。また、半導体層２３４の形成では、高濃度にｎ型不純物をドーピングする。例えば、ＳｉＨ₄を原料としてＳｉをドーピングすればよい。

なお、このＩｎＧａＡｓの堆積では、下層の窒化物半導体層と結晶系が異なる。ＩｎＧａＡｓは閃亜鉛鉱構造であり、窒化物半導体はウルツ鉱構造である。このため、ＩｎＧａＡｓはエピタキシャル成長しにくく、半導体層２３４は、多結晶として堆積させる状態とすればよい。このような条件では選択性はほとんどなく、基板全面にＩｎＧａＡｓが堆積することとなる。

次に、公知のフォトリソグラフィー技術およびエッチング技術により半導体層２３４をパターニングし、図７Ｅに示すように、ゲート電極形成領域で分離して第２接続層２０８ｂ，２０９ｂとする（接続形成工程）。次いで、図７Ｆに示すように、ＳｉＮなどの絶縁材料を堆積して絶縁層２１３を形成する。

次に、図７Ｇに示すように、ゲート電極２０５を形成する（ゲート形成工程）。例えば、よく知られた堆積法によりゲート電極材料を堆積して電極材料層を形成し、この電極材料層をパターニングすることでゲート電極２０５とすればよい。

次に、図７Ｈに示すように、ソース電極２０６およびドレイン電極２０７を形成する（電極形成工程）。例えば、ソース電極２０６およびドレイン電極２０７形成領域の絶縁層２１３に貫通孔を形成する。次いで、電極材料を堆積して電極材料層を形成し、この電極材料層をパターニングすることで、ソース電極２０６およびドレイン電極２０７を形成すればよい。

上述したソース・ドレイン電極材料としては、例えば、Ｔｉ／Ｐｔ／Ａｕを用いればよい。Ｔｉ／Ｐｔ／Ａｕを用いることにより、オーミックアニール処理が不要となる。オーミックアニール処理は、既に形成されているゲート電極２０５に対してダメージを与えるため、オーミックアニール処理を実施する場合、先にゲート電極２０５を形成しておくゲートファーストプロセスを採用することができない。これに対し、上述したようにオーミックアニール処理が不要となれば、ゲートファーストプロセスが可能となる。

［実施の形態３］
次に、本発明の実施の形態３について図８を用いて説明する。図８は、本発明の実施の形態３における電界効果トランジスタの構成を示す構成図である。この電界効果トランジスタは、基板３０１の上に形成されたチャネル層３０２と、チャネル層３０２の上に形成されたバリア層３０３と、バリア層３０３の上にゲート絶縁層３０４を介して形成されたゲート電極３０５とを備える。この電界効果トランジスタは、チャネル層３０２に形成される２ＤＥＧをチャネルとする電界効果トランジスタである。

ここで、チャネル層３０２は、ＧａＮから構成され、バリア層３０３はＡｌＧａＮなど窒化物半導体から構成されている。チャネル層３０２とバリア層３０３とで、ヘテロ接合構造が形成されている。また、チャネル層３０２およびバリア層３０３は、所望とする幅（径）のメサ部に形成されている。このメサ部を挾んで、ソース電極３０６およびドレイン電極３０７が配置されている。ソース電極３０６およびドレイン電極３０７は、チャネル層３０２に電気的に接続している。なお、基板３０１は、例えばサファイア，単結晶ＧａＮなどから構成され、主表面が＋ｃ面［（０００１）面］とされている。また、基板３０１は、主表面をＳｉ面［（０００１）面］としたＳｉＣから構成してもよい。基板３０１は、上述した各層が、主表面を＋ｃ面としてエピタキシャル成長可能な材料から構成されていればよい。

また、本発明の電界効果トランジスタは、上記メサ部とソース電極３０６の間およびメサ部とドレイン電極３０７との間のチャネル層３０２のメサ部側面に接して形成されたＧａＳｂからなる接続層３０８，３０９を備える。接続層３０８，３０９は、例えば、ｐ型の不純物が導入されたＧａＳｂから構成されている。なお、接続層３０８，３０９は、ＧａＡｓから構成してもよい。実施の形態３では、接続層３０８にソース電極３０６が接して形成され、接続層３０９に、ドレイン電極３０７が接して形成されている。

なお、チャネル層３０２は、基板３０１の上にバッファ層３１１を介して形成されている。バッファ層３１１，チャネル層３０２，バリア層３０３が、メサ構造とされている。また、基板３０１の上のメサ構造の周囲には、絶縁層３１２が形成され、ソース電極３０６，ドレイン電極３０７の周囲の接続層３０８，３０９の上面には、絶縁層３１３が形成されている。また、ゲート電極３０５とソース電極３０６，ドレイン電極３０７との間にも、絶縁層３１３が形成されている。また、ゲート電極３０５の上には、ソース電極３０６，ドレイン電極３０７の形成時に同時に形成された金属層３１４が形成されている。

実施の形態３における電界効果トランジスタの製造は、前述した実施の形態１とほぼ同様である。ただし、実施の形態３では、実施の形態１とは異なり、接続層を一体の構成としている。また、接続層においては、組成傾斜構造としていない。従って、実施の形態３では、接続層３０８，３０９の形成において、露出させたメサ部の側面に直接、ＧａＳｂを堆積している。なお、この場合においても、ＧａＳｂは、下層の窒化物半導体層と結晶系が異なるため、エピタキシャル成長しにくく、接続層３０８，３０９は、多結晶の状態となる。

次に、本発明の電界効果トランジスタについて、接続層３０８，３０９を加えた作用効果について説明する。本発明の実施の形態３におけるアクセス抵抗の各成分を図９に示す。この電界効果トランジスタにおいて、２ＤＥＧ３２１とソース電極３０６との間のアクセス抵抗は、ソース電極３０６と接続層３０８との間のコンタクト抵抗成分Ｒ_C、接続層３０８の抵抗成分Ｒ_semi、接続層３０８と２ＤＥＧ３２１との間のコンタクト抵抗成分Ｒ_int、および２ＤＥＧ３２１のうちゲート電極３０５と接続層３０８の間の領域の抵抗成分Ｒ_SWからなる。

実施の形態３では、メサ部側面（チャネル層３０２の側面）に多結晶のｐ型ＧａＳｂからなる接続層３０８（接続層３０９）を形成している。チャネル層３０２を構成するＧａＮと、接続層３０８のＧａＳｂとでは、エネルギーギャップは各々３．４２ｅＶと０．７７ｅＶと大きく差があるものの、これらのバンドオフセット関係は、図１０に示すようになる。ＧａＮ側が高密度の２ＤＥＧによって伝導帯エネルギーがフェルミレベルよりも低くなっているのに対し、ＧａＳｂ側が高濃度のｐ型層であるため、価電子帯エネルギーがフェルミレベルよりも高くなる。

このため、メサ部側面におけるＧａＮからなるチャネル層３０２とＧａＳｂからなる接続層３０８との界面には、バンド構造が図１１に示すトンネル接合が形成されることとなる。これにより、チャネル層３０２側の２ＤＥＧ３２１を構成する電子は、ＧａＮ／ＧａＳｂ界面に存在するエネルギー障壁をトンネルし、接続層３０８側の正孔と再結合することにより電流が流れる。

以上のことにより、Ｒ_intに及ぼす寄与のうちバンドオフセットに起因した成分は無視することができ、Ｒ_intはトンネル接合におけるトンネル確率に依存することとなる。トンネル確率は、理想的にはエネルギー障壁幅に依存するが、実施の形態３においては、素子作製の過程でメサ部側面（チャネル層３０２側面）に表面準位が導入され、この上にＧａＳｂが堆積されて接続層３０８が形成される。このため、チャネル層３０２と接続層との界面には、上記準位が界面準位として残留することになり、この界面準位を介したトンネル過程が支配的となる。従って、トンネル確率の障壁幅依存性は無視でき、トンネル電流による界面抵抗成分Ｒ_intは、結果的に従来技術（図１２、図１３）におけるＲ_intと同程度とすることができる。

加えて、ＧａＳｂはもともとｐ型ドーピングが容易な材料であり、１０²⁰ｃｍ^-3近い高濃度ドーピングが可能である。しかも、３×１０¹⁹ｃｍ^-3程度の高濃度であっても２００ｃｍ²／Ｖｓ弱の移動度であるため、ｐ⁺−ＧａＳｂによる接続層３０８（接続層３０９）における抵抗値Ｒ_semi（＝Ｒ_p+GaSb）は、Ｒ_n+GaNに比べて十分に低い値となる。

また、上述したように、ＧａＳｂのエネルギーギャップはＧａＮの１／５程度の値であり、コンタクト抵抗の低いオーミック電極を容易に形成できる。例えば、ｐ型ＧａＳｂ（正孔濃度６．２×１０¹⁸ｃｍ^-3）に対して１０^-7Ω・ｃｍ²台のコンタクト抵抗率が報告されている（非特許文献７参照）。

以上のことにより、実施の形態３においては、従来に比べて特にＲ_semiおよびＲ_Cの成分を低減させることが可能となり、この結果、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗の更なる低減が可能となる。なお、実施の形態３の構成においても、メサ部側面を砒化して極薄いＧａＡｓ層を形成した後、ＧａＳｂを堆積して接続層としても同様の効果が得られる。

以上に説明したように、本発明によれば、メサ部とソース電極の間およびメサ部とドレイン電極との間のチャネル層のメサ部側面に接してＧａＡｓまたはＧａＳｂからなる接続層を形成するようにしたので、窒化物半導体を用いた電界効果トランジスタにおいて、チャネルとソース・ドレイン電極との間のアクセス抵抗をより下げることができるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

１０１…基板、１０２…チャネル層、１０３…バリア層、１０４…ゲート絶縁層、１０５…ゲート電極、１０６…ソース電極、１０７…ドレイン電極、１０８，１０９…接続層、１０８ａ，１０９ａ…第１接続層、１０８ｂ，１０９ｂ…第２接続層、１１１…バッファ層、１１２…絶縁層、１１３…絶縁層、１１４…金属層、１２１…２ＤＥＧ。

Claims (5)

1. 基板の上に形成されたＧａＮからなるチャネル層と、
   前記チャネル層の上に形成された窒化物半導体からなるバリア層と、
   前記チャネル層および前記バリア層からなり所望とする幅に形成されたメサ部と、
   前記バリア層の上にゲート絶縁層を介して形成されたゲート電極と、
   前記メサ部を挾んで配置されて前記チャネル層に接続するソース電極およびドレイン電極と、
   前記メサ部と前記ソース電極の間および前記メサ部と前記ドレイン電極との間の前記チャネル層の前記メサ部側面に接して形成されたＧａＡｓまたはＧａＳｂからなる接続層と
   を備えることを特徴とする電界効果トランジスタ。
2. 請求項１記載の電界効果トランジスタにおいて、
   前記接続層は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成され、前記チャネル層の前記メサ部側面に接する箇所はＧａＡｓとされている
   ことを特徴とする電界効果トランジスタ。
3. 請求項２記載の電界効果トランジスタにおいて、
   前記接続層は、前記チャネル層の前記メサ部側面から離れるほどｘが大きくなる構成とされていることを特徴とする電界効果トランジスタ。
4. 基板の上にＧａＮからなるチャネル層を形成するチャネル形成工程と、
   前記チャネル層の上に窒化物半導体からなるバリア層を形成するバリア形成工程と、
   前記チャネル層および前記バリア層を所望とする幅のメサ部に形成するメサ形成工程と、
   前記メサ部の前記バリア層の上にゲート絶縁層を介してゲート電極を形成するゲート形成工程と、
   前記メサ部を挾んで配置されるソース電極形成部およびドレイン電極形成部と前記メサ部との各々の間の前記チャネル層の前記メサ部側面にＧａＡｓまたはＧａＳｂからなる接続層を接して形成する接続形成工程と、
   前記ソース電極形成部および前記ドレイン電極形成部にソース電極およびドレイン電極を形成する電極形成工程と
   を備えることを特徴とする電界効果トランジスタの製造方法。
5. 請求項４記載の電界効果トランジスタの製造方法において、
   前記接続層は、Ｉｎ_xＧａ_1-xＡｓ（０≦ｘ≦１）から構成して前記チャネル層の前記メサ部側面に接する箇所はＧａＡｓとし、
   前記接続形成工程では、前記チャネル層の前記メサ部側面に露出している前記チャネル層を構成している窒素をヒ素に置換することで、前記接続層の前記チャネル層の前記メサ部側面に接する箇所をＧａＡｓとする
   ことを特徴とする電界効果トランジスタの製造方法。