JP2003037074A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003037074A JP2003037074A JP2001225286A JP2001225286A JP2003037074A JP 2003037074 A JP2003037074 A JP 2003037074A JP 2001225286 A JP2001225286 A JP 2001225286A JP 2001225286 A JP2001225286 A JP 2001225286A JP 2003037074 A JP2003037074 A JP 2003037074A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- temperature
- iii
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 基板を介しての容量成分による高周波動作時
の性能の劣化、高出力動作時の放熱性の悪さからくる素
子の短寿命性が課題であった。 【解決手段】 熱伝導率の大きい窒化アルミニウムなど
の材料を結晶成長用の基板として用いる。そのための成
長方法として、基板表面をアルシン雰囲気での熱処理す
ることによるバッファ層、あるいは、通常単結晶が成長
しない程度の低温での多結晶体バッファ層を形成するこ
とにより、多結晶体基板上に良質な単結晶膜を形成する
ことができる。誘電率の小さい窒化アルミニウム基板を
用いることで、基板を介しての容量成分によるデバイス
性能劣化を抑制することができる。また、窒化アルミニ
ウムは熱伝導率の値が大きいので、特に高出力時におい
て発生する熱を、基板を通して逃がすことができ、素子
の長寿命化を図ることができる。
の性能の劣化、高出力動作時の放熱性の悪さからくる素
子の短寿命性が課題であった。 【解決手段】 熱伝導率の大きい窒化アルミニウムなど
の材料を結晶成長用の基板として用いる。そのための成
長方法として、基板表面をアルシン雰囲気での熱処理す
ることによるバッファ層、あるいは、通常単結晶が成長
しない程度の低温での多結晶体バッファ層を形成するこ
とにより、多結晶体基板上に良質な単結晶膜を形成する
ことができる。誘電率の小さい窒化アルミニウム基板を
用いることで、基板を介しての容量成分によるデバイス
性能劣化を抑制することができる。また、窒化アルミニ
ウムは熱伝導率の値が大きいので、特に高出力時におい
て発生する熱を、基板を通して逃がすことができ、素子
の長寿命化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波動作に用い
られる半導体装置およびその製造方法に関する。
られる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】III−Ｖ族化合物半導体であるＧａＡｓ
系のトランジスタは、Ｓｉトランジスタに比べて、高動
作周波数、低雑音、高出力、高利得、低動作電圧、高動
作効率、及び低消費電力など、さまざまな優れた特徴を
有している。これらの特徴のために、ＧａＡｓ系電界効
果型トランジスタ（以下、ＦＥＴ：Field Effect Trans
istor）やヘテロ接合バイポーラ型トランジスタ（以
下、ＨＢＴ：Heterojunction Bipolar Transistor）
は、移動体通信用のデバイスなどとしてすでに実用化さ
れている。その中でも、ＧａＡｓ系ＭＥＳＦＥＴ（MEta
l-Semiconductor FET）あるいはヘテロ接合ＦＥＴは、
デバイス設計の自由度が大きい点および優れた高周波特
性を示す点から、今後マイクロ波帯やミリ波帯における
移動体通信を支えるキーデバイスになるとして大いに期
待されている。
系のトランジスタは、Ｓｉトランジスタに比べて、高動
作周波数、低雑音、高出力、高利得、低動作電圧、高動
作効率、及び低消費電力など、さまざまな優れた特徴を
有している。これらの特徴のために、ＧａＡｓ系電界効
果型トランジスタ（以下、ＦＥＴ：Field Effect Trans
istor）やヘテロ接合バイポーラ型トランジスタ（以
下、ＨＢＴ：Heterojunction Bipolar Transistor）
は、移動体通信用のデバイスなどとしてすでに実用化さ
れている。その中でも、ＧａＡｓ系ＭＥＳＦＥＴ（MEta
l-Semiconductor FET）あるいはヘテロ接合ＦＥＴは、
デバイス設計の自由度が大きい点および優れた高周波特
性を示す点から、今後マイクロ波帯やミリ波帯における
移動体通信を支えるキーデバイスになるとして大いに期
待されている。
【０００３】従来、このようなＧａＡｓ系の電子デバイ
スを形成する際には、結晶成長用基板として半絶縁性Ｇ
ａＡｓ基板を用いていることが通例である。これは、基
板と成長層とを同じ材料系で構成することにより結晶欠
陥の発生を抑制するためである。
スを形成する際には、結晶成長用基板として半絶縁性Ｇ
ａＡｓ基板を用いていることが通例である。これは、基
板と成長層とを同じ材料系で構成することにより結晶欠
陥の発生を抑制するためである。
【０００４】しかしながら、近年のＧＳＭなど携帯端末
の出現は、電子デバイスの高出力化を要求するものでも
あるとともに、デバイス内部での発熱を伴うものであ
る。この熱は、短期的には電子デバイスの特性を著しく
劣化させるとともに、長期的には素子寿命をも損なうも
のである。したがって、デバイス内部で発生する熱は、
速やかにデバイス外へ放出する必要がある。しかしなが
ら、例えばＧａＡｓでは熱伝導率は５０Ｗ／ｍ・Ｋと大
きな値ではないため、放熱が行なわれにくいという欠点
があった。
の出現は、電子デバイスの高出力化を要求するものでも
あるとともに、デバイス内部での発熱を伴うものであ
る。この熱は、短期的には電子デバイスの特性を著しく
劣化させるとともに、長期的には素子寿命をも損なうも
のである。したがって、デバイス内部で発生する熱は、
速やかにデバイス外へ放出する必要がある。しかしなが
ら、例えばＧａＡｓでは熱伝導率は５０Ｗ／ｍ・Ｋと大
きな値ではないため、放熱が行なわれにくいという欠点
があった。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の半絶縁性ＧａＡｓ基板を用いた場合においては、熱伝
導率が小さいために放熱がされにくく、デバイス性能の
劣化が生じていた。
の半絶縁性ＧａＡｓ基板を用いた場合においては、熱伝
導率が小さいために放熱がされにくく、デバイス性能の
劣化が生じていた。
【０００６】本発明の目的は、上記課題を克服する手段
の１つとして、大きな熱伝導率を有する基板上に電子デ
バイスを構成する半導体装置およびその製造方法を提供
することである。
の１つとして、大きな熱伝導率を有する基板上に電子デ
バイスを構成する半導体装置およびその製造方法を提供
することである。
【０００７】本発明の目的は、
【０００８】
【課題を解決するための手段】この発明による半導体装
置は、結晶成長用基板と、前記結晶成長用基板上に形成
された少なくとも１層のＧａＡｓ層とを備え、前記結晶
成長用基板の熱伝導率が、前記ＧａＡｓ層の熱伝導率よ
りも大きいことを特徴としている。
置は、結晶成長用基板と、前記結晶成長用基板上に形成
された少なくとも１層のＧａＡｓ層とを備え、前記結晶
成長用基板の熱伝導率が、前記ＧａＡｓ層の熱伝導率よ
りも大きいことを特徴としている。
【０００９】この発明による半導体装置の製造方法は、
窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪素、ダイヤ
モンドのいずれかからなる結晶成長用基板を砒素雰囲気
で熱処理する工程と、前記結晶成長用基板上にIII−Ｖ
族化合物半導体層を形成する工程とを具備することを特
徴としている。
窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪素、ダイヤ
モンドのいずれかからなる結晶成長用基板を砒素雰囲気
で熱処理する工程と、前記結晶成長用基板上にIII−Ｖ
族化合物半導体層を形成する工程とを具備することを特
徴としている。
【００１０】また、この発明による半導体装置の製造方
法は、窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪素、
ダイヤモンドのいずれかからなる結晶成長用基板上に、
III−Ｖ化合物半導体を単結晶となる温度以下で成長さ
せてIII−Ｖ化合物半導体多結晶層を形成する工程と、
前記半導体多結晶層上に、III−Ｖ族化合物半導体を単
結晶となる温度で成長させてIII−Ｖ族化合物半導体単
結晶層を形成する工程とを具備することを特徴としてい
る。
法は、窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪素、
ダイヤモンドのいずれかからなる結晶成長用基板上に、
III−Ｖ化合物半導体を単結晶となる温度以下で成長さ
せてIII−Ｖ化合物半導体多結晶層を形成する工程と、
前記半導体多結晶層上に、III−Ｖ族化合物半導体を単
結晶となる温度で成長させてIII−Ｖ族化合物半導体単
結晶層を形成する工程とを具備することを特徴としてい
る。
【００１１】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。なお、本発明における
「III−Ｖ族化合物半導体」とは、ＧａＡｓを基本に、
Ｂ、Ａｌ、Ｉｎとの３族混晶、あるいは、窒素、リンと
の５族混晶を指す。 （第１の実施の形態）本発明における第１の実施の形態
であるヘテロ接合型バイポーラトランジスタ（ＨＢＴ）
について、図１の模式的な断面構造図を参照して説明す
る。
の実施の形態について説明する。なお、本発明における
「III−Ｖ族化合物半導体」とは、ＧａＡｓを基本に、
Ｂ、Ａｌ、Ｉｎとの３族混晶、あるいは、窒素、リンと
の５族混晶を指す。 （第１の実施の形態）本発明における第１の実施の形態
であるヘテロ接合型バイポーラトランジスタ（ＨＢＴ）
について、図１の模式的な断面構造図を参照して説明す
る。
【００１２】図１の構成では、窒化アルミニウム（Ａｌ
Ｎ）基板１０１上に、順に、バッファ層１０２、高温Ｇ
ａＡｓバッファ層１０３（厚さ４０ｎｍ）、ｎ型ＧａＡ
ｓコレクタコンタクト層１０４（厚さ４５０ｎｍ、キャ
リア濃度５ｅ１８ｃｍ-3）、ｎ型ＧａＡｓコレクタ層１
０５（厚さ７００ｎｍ、キャリア濃度１ｅ１６ｃ
ｍ-3）、ｐ型ＧａＡｓベース層１０６（厚さ６０ｎｍ、
キャリア濃度３．５ｅ１９ｃｍ-3）、ｎ型ＩｎＧａＰエ
ミッタ層１０７（厚さ２５ｎｍ、キャリア濃度３ｅ１７
ｃｍ-3）、ｎ型ＩｎＧａＰエミッタ抵抗層１０８（厚さ
１００ｎｍ、キャリア濃度３ｅ１６ｃｍ-3）、ｎ型Ｇａ
Ａｓ層１０９（厚さ５０ｎｍ、キャリア濃度５ｅ１８ｃ
ｍ-3）、ｎ型ＩｎＧａＡｓエミッタコンタクト層１１０
（厚さ１００ｎｍ、キャリア濃度３ｅ１９ｃｍ-3）が形
成されている。ｎ型ＧａＡｓコレクタコンタクト層１０
４、ｐ型ＧａＡｓベース層１０６およびｎ型ＩｎＧａＡ
ｓエミッタコンタクト層１１０上には、それぞれオーミ
ック電極１２１，１２２，１２３が形成されている。
Ｎ）基板１０１上に、順に、バッファ層１０２、高温Ｇ
ａＡｓバッファ層１０３（厚さ４０ｎｍ）、ｎ型ＧａＡ
ｓコレクタコンタクト層１０４（厚さ４５０ｎｍ、キャ
リア濃度５ｅ１８ｃｍ-3）、ｎ型ＧａＡｓコレクタ層１
０５（厚さ７００ｎｍ、キャリア濃度１ｅ１６ｃ
ｍ-3）、ｐ型ＧａＡｓベース層１０６（厚さ６０ｎｍ、
キャリア濃度３．５ｅ１９ｃｍ-3）、ｎ型ＩｎＧａＰエ
ミッタ層１０７（厚さ２５ｎｍ、キャリア濃度３ｅ１７
ｃｍ-3）、ｎ型ＩｎＧａＰエミッタ抵抗層１０８（厚さ
１００ｎｍ、キャリア濃度３ｅ１６ｃｍ-3）、ｎ型Ｇａ
Ａｓ層１０９（厚さ５０ｎｍ、キャリア濃度５ｅ１８ｃ
ｍ-3）、ｎ型ＩｎＧａＡｓエミッタコンタクト層１１０
（厚さ１００ｎｍ、キャリア濃度３ｅ１９ｃｍ-3）が形
成されている。ｎ型ＧａＡｓコレクタコンタクト層１０
４、ｐ型ＧａＡｓベース層１０６およびｎ型ＩｎＧａＡ
ｓエミッタコンタクト層１１０上には、それぞれオーミ
ック電極１２１，１２２，１２３が形成されている。
【００１３】次に、半導体積層構造１０２〜１１０の形
成方法について述べる。成長に用いる原料は、次の通り
である。３族原料は、ＴＭＧ（トリメチルガリウム（Ｃ
Ｈ3）3Ｇａ）、ＴＥＧ（トリエチルガリウム（Ｃ2Ｈ5）
3Ｇａ）、ＴＭＩ（トリメチルインジウム（ＣＨ3）3Ｉ
ｎ）を用いており、水素（Ｈ2）ガスによってバブリン
グしている。５族原料は、ＡｓＨ3（アルシン）ガスお
よびＰＨ3（ホスフィン）ガスを用いている。ｎ型層の
ドーピングには、ＳｉＨ4（シラン）ガスおよびＤＥＴ
ｅ（ジエチルテルル（Ｃ2Ｈ5）2Ｔｅ）を用いている
が、ｐ型層のドーピングは、ＧａＡｓの成長時の原料比
Ｖ／IIIを下げることで対応している。原料のキャリア
ガスには水素（Ｈ2）を用いており、反応管内の総流量
１０Ｌ／分で原料を供給している。
成方法について述べる。成長に用いる原料は、次の通り
である。３族原料は、ＴＭＧ（トリメチルガリウム（Ｃ
Ｈ3）3Ｇａ）、ＴＥＧ（トリエチルガリウム（Ｃ2Ｈ5）
3Ｇａ）、ＴＭＩ（トリメチルインジウム（ＣＨ3）3Ｉ
ｎ）を用いており、水素（Ｈ2）ガスによってバブリン
グしている。５族原料は、ＡｓＨ3（アルシン）ガスお
よびＰＨ3（ホスフィン）ガスを用いている。ｎ型層の
ドーピングには、ＳｉＨ4（シラン）ガスおよびＤＥＴ
ｅ（ジエチルテルル（Ｃ2Ｈ5）2Ｔｅ）を用いている
が、ｐ型層のドーピングは、ＧａＡｓの成長時の原料比
Ｖ／IIIを下げることで対応している。原料のキャリア
ガスには水素（Ｈ2）を用いており、反応管内の総流量
１０Ｌ／分で原料を供給している。
【００１４】まず、配向性多結晶であるＡｌＮ基板１０
１を、ＭＯＣＶＤ装置内の加熱可能なサセプタ上に配置
する。加熱方法は、抵抗加熱、ＲＦコイルによる誘導加
熱、ランプ加熱等があるが、いずれの場合も可能であ
る。本実施の形態の説明では、ランプ加熱法を用いる。
なお、以下に記載する基板温度は、サセプタに取りつけ
た熱電対の指示温度であり、基板表面の温度とは異な
る。
１を、ＭＯＣＶＤ装置内の加熱可能なサセプタ上に配置
する。加熱方法は、抵抗加熱、ＲＦコイルによる誘導加
熱、ランプ加熱等があるが、いずれの場合も可能であ
る。本実施の形態の説明では、ランプ加熱法を用いる。
なお、以下に記載する基板温度は、サセプタに取りつけ
た熱電対の指示温度であり、基板表面の温度とは異な
る。
【００１５】ＡｌＮ基板１０１を６５０℃程度の温度に
まで加熱し、水素雰囲気中で約１０分間加熱し、表面に
ある酸化膜などを除去する。続いて、ＡｓＨ3ガスを供
給し、その雰囲気下で約３分間放置する。この間、Ａｌ
Ｎ基板１０１の表面では、窒素原子と砒素原子との置換
が起こり、ＡｌＮ基板１０１表面にＡｌＡｓ単独、ある
いはＡｌＡｓとＡｌＮとが混在したバッファ層１０２が
形成される。
まで加熱し、水素雰囲気中で約１０分間加熱し、表面に
ある酸化膜などを除去する。続いて、ＡｓＨ3ガスを供
給し、その雰囲気下で約３分間放置する。この間、Ａｌ
Ｎ基板１０１の表面では、窒素原子と砒素原子との置換
が起こり、ＡｌＮ基板１０１表面にＡｌＡｓ単独、ある
いはＡｌＡｓとＡｌＮとが混在したバッファ層１０２が
形成される。
【００１６】次に、ＡｓＨ3ガスに追加して、Ｈ2ガスに
よってバブリングされたＴＭＧを供給し、高温ＧａＡｓ
バッファ層１０３を成長させる。この層は、バッファ層
１０２が存在することによって、単結晶層となってい
る。
よってバブリングされたＴＭＧを供給し、高温ＧａＡｓ
バッファ層１０３を成長させる。この層は、バッファ層
１０２が存在することによって、単結晶層となってい
る。
【００１７】次に、これらの原料ガスにＳｉＨ4ガスを
加え、ｎ型ＧａＡｓコレクタコンタクト層１０４および
ｎ型ＧａＡｓコレクタ層１０５を成長させる。これら２
つの層のキャリア濃度は異なるが、これはＳｉＨ4ガス
の供給量を調整することで実現することができる。ある
いは、濃度の異なる２本のＳｉＨ4ガスボンベを用意
し、供給流量を一定にした状態で２本のガスの供給を切
り換えることによっても実現することができる。
加え、ｎ型ＧａＡｓコレクタコンタクト層１０４および
ｎ型ＧａＡｓコレクタ層１０５を成長させる。これら２
つの層のキャリア濃度は異なるが、これはＳｉＨ4ガス
の供給量を調整することで実現することができる。ある
いは、濃度の異なる２本のＳｉＨ4ガスボンベを用意
し、供給流量を一定にした状態で２本のガスの供給を切
り換えることによっても実現することができる。
【００１８】次に、ＡｓＨ3ガス雰囲気下でＡｌＮ基板
１０１の温度を５２０℃まで下げ、その状態で低流量の
ＡｓＨ3ガスとＴＭＧとを供給することによってｐ型Ｇ
ａＡｓベース層１０６を成長させる。ＡｓＨ3ガスとＴ
ＭＧとの供給比率は、モル流量で約０．６６である。ｐ
型ＧａＡｓベース層１０６を形成する方法としては、Ｃ
Ｂｒ4（四臭化炭素）をドーピングガスとして供給する
方法もある。
１０１の温度を５２０℃まで下げ、その状態で低流量の
ＡｓＨ3ガスとＴＭＧとを供給することによってｐ型Ｇ
ａＡｓベース層１０６を成長させる。ＡｓＨ3ガスとＴ
ＭＧとの供給比率は、モル流量で約０．６６である。ｐ
型ＧａＡｓベース層１０６を形成する方法としては、Ｃ
Ｂｒ4（四臭化炭素）をドーピングガスとして供給する
方法もある。
【００１９】次に、ＡｓＨ3ガス雰囲気下でＡｌＮ基板
１０１の温度を６００℃まで上げ、その温度でＴＭＧ、
ＴＭＩ、ＰＨ3ガスおよびＳｉＨ4ガスを供給し、ｎ型Ｉ
ｎＧａＰエミッタ層１０７およびｎ型ＩｎＧａＰエミッ
タ抵抗層１０８を成長させる。この２つの層のキャリア
濃度は異なるが、前述した方法を用いて実現することが
できる。
１０１の温度を６００℃まで上げ、その温度でＴＭＧ、
ＴＭＩ、ＰＨ3ガスおよびＳｉＨ4ガスを供給し、ｎ型Ｉ
ｎＧａＰエミッタ層１０７およびｎ型ＩｎＧａＰエミッ
タ抵抗層１０８を成長させる。この２つの層のキャリア
濃度は異なるが、前述した方法を用いて実現することが
できる。
【００２０】次に、供給する原料ガスをＴＭＧ、ＡｓＨ
3ガスおよびＳｉＨ4ガスに切り換え、ｎ型ＧａＡｓ層１
０９を成長させる。
3ガスおよびＳｉＨ4ガスに切り換え、ｎ型ＧａＡｓ層１
０９を成長させる。
【００２１】次に、ＡｓＨ3ガス雰囲気下でＡｌＮ基板
１０１の温度を４５０℃まで下げ、原料ガスとしてＴＥ
Ｇ、ＴＭＩ、ＡｓＨ3ガスおよびＤＥＴｅを供給し、ｎ
型ＩｎＧａＡｓエミッタコンタクト層１１０を成長させ
る。
１０１の温度を４５０℃まで下げ、原料ガスとしてＴＥ
Ｇ、ＴＭＩ、ＡｓＨ3ガスおよびＤＥＴｅを供給し、ｎ
型ＩｎＧａＡｓエミッタコンタクト層１１０を成長させ
る。
【００２２】これら層を成長させたウエハーを成長装置
より取り出し、ＩｎＧａＡｓ層１１０およびＧａＡｓ層
１０９は燐酸と過酸化水素水と純水との混合溶液によっ
て、ＩｎＧａＰ層１０７，１０８は塩酸と酢酸との混合
溶液を用いることによって、選択的にエッチング除去
し、ｐ型ＧａＡｓベース層１０６およびｎ型ＧａＡｓコ
レクタコンタクト層１０４を露出させる。
より取り出し、ＩｎＧａＡｓ層１１０およびＧａＡｓ層
１０９は燐酸と過酸化水素水と純水との混合溶液によっ
て、ＩｎＧａＰ層１０７，１０８は塩酸と酢酸との混合
溶液を用いることによって、選択的にエッチング除去
し、ｐ型ＧａＡｓベース層１０６およびｎ型ＧａＡｓコ
レクタコンタクト層１０４を露出させる。
【００２３】このようにして形成した構造に、リフトオ
フプロセスを用いて適宜オーミック電極１２１〜１２３
を形成する。電極に用いる金属材料としては、例えば、
コレクタ電極１２１およびエミッタ電極１２３について
はＡｕ／Ｇｅ／Ｎｉの積層構造、ベース電極１２２につ
いてはＴｉ／Ｐｔ／Ａｕの積層構造をあげることができ
る。
フプロセスを用いて適宜オーミック電極１２１〜１２３
を形成する。電極に用いる金属材料としては、例えば、
コレクタ電極１２１およびエミッタ電極１２３について
はＡｕ／Ｇｅ／Ｎｉの積層構造、ベース電極１２２につ
いてはＴｉ／Ｐｔ／Ａｕの積層構造をあげることができ
る。
【００２４】このようにして形成された素子構造を分
離、分割し、別に用意したＡｌＮマウント用指示基板上
に配置し、他の素子と組み合わせ、結合し、モールドな
どの処理を施し、半導体装置としての一応の完成とな
る。
離、分割し、別に用意したＡｌＮマウント用指示基板上
に配置し、他の素子と組み合わせ、結合し、モールドな
どの処理を施し、半導体装置としての一応の完成とな
る。
【００２５】上述した構成をとることにより、高出力時
においても、高電流、高温にも関わらず、良好な放熱特
性を示し、熱的な暴走を起こすこともなく、安定した動
作を実現することができる。
においても、高電流、高温にも関わらず、良好な放熱特
性を示し、熱的な暴走を起こすこともなく、安定した動
作を実現することができる。
【００２６】尚、本実施の形態において、各層間にプロ
セス上必要となるエッチングストップ層などを適宜配す
ることも可能である。例えば、ｎ型ＧａＡｓコレクタ層
１０５とｎ型ＧａＡｓコレクタコンタクト層１０４との
間に、厚さ２０ｎｍ程度のｎ型ＩｎＧａＰ層を置くこと
も可能である。このような構造をとることにより、ｎ型
ＧａＡｓコレクタ層１０５とｎ型ＩｎＧａＰ層とのエッ
チング選択性を利用し、ＧａＡｓ層をほとんどエッチン
グすることなくｎ型ＧａＡｓコレクタコンタクト層１０
４の表面を出すことができる。 （第２の実施の形態）図２は、本発明における第２の実
施の形態であるヘテロ接合型バイポーラトランジスタ
（ＨＢＴ）の模式的な断面構造図である。第１の実施の
形態との違いは、バッファ層１０２を低温ＧａＡｓ層２
０２とした点にある。図２において、図１と同じ番号を
配した部分については説明を省略する。
セス上必要となるエッチングストップ層などを適宜配す
ることも可能である。例えば、ｎ型ＧａＡｓコレクタ層
１０５とｎ型ＧａＡｓコレクタコンタクト層１０４との
間に、厚さ２０ｎｍ程度のｎ型ＩｎＧａＰ層を置くこと
も可能である。このような構造をとることにより、ｎ型
ＧａＡｓコレクタ層１０５とｎ型ＩｎＧａＰ層とのエッ
チング選択性を利用し、ＧａＡｓ層をほとんどエッチン
グすることなくｎ型ＧａＡｓコレクタコンタクト層１０
４の表面を出すことができる。 （第２の実施の形態）図２は、本発明における第２の実
施の形態であるヘテロ接合型バイポーラトランジスタ
（ＨＢＴ）の模式的な断面構造図である。第１の実施の
形態との違いは、バッファ層１０２を低温ＧａＡｓ層２
０２とした点にある。図２において、図１と同じ番号を
配した部分については説明を省略する。
【００２７】本実施形態における積層構造の形成方法に
ついて述べる。まず、配向性多結晶ＡｌＮ基板１０１を
ＭＯＣＶＤ装置内の加熱可能なサセプタ上に配置する。
このＡｌＮ基板１０１を６５０℃程度の温度にまで加熱
し、水素中でサーマルクリーニングを行なう。このクリ
ーニング工程は、ＡｌＮ基板１０１表面の酸化物を除去
する工程であり、基板の表面状態が良好な場合において
は必ずしも必要とするものではない。
ついて述べる。まず、配向性多結晶ＡｌＮ基板１０１を
ＭＯＣＶＤ装置内の加熱可能なサセプタ上に配置する。
このＡｌＮ基板１０１を６５０℃程度の温度にまで加熱
し、水素中でサーマルクリーニングを行なう。このクリ
ーニング工程は、ＡｌＮ基板１０１表面の酸化物を除去
する工程であり、基板の表面状態が良好な場合において
は必ずしも必要とするものではない。
【００２８】次に、ＡｌＮ基板１０１の温度を３００℃
から４００℃の間の温度、例えば３５０℃に設定し、こ
の温度でＴＭＧおよびＡｓＨ3ガスを供給し、低温Ｇａ
Ａｓ層２０２を形成する。通常、この程度の温度ではＧ
ａＡｓ層は単結晶とならず、多結晶状態で形成される。
から４００℃の間の温度、例えば３５０℃に設定し、こ
の温度でＴＭＧおよびＡｓＨ3ガスを供給し、低温Ｇａ
Ａｓ層２０２を形成する。通常、この程度の温度ではＧ
ａＡｓ層は単結晶とならず、多結晶状態で形成される。
【００２９】次に、ＡｓＨ3ガス雰囲気下でＡｌＮ基板
１０１の温度を６５０℃まで上げ、その温度でＴＭＧを
供給し、高温ＧａＡｓバッファ層２０３を成長させる。
この昇温工程において、低温ＧａＡｓ層２０２表面は再
結晶化により一部単結晶化し、単結晶成長の成長核とな
る。
１０１の温度を６５０℃まで上げ、その温度でＴＭＧを
供給し、高温ＧａＡｓバッファ層２０３を成長させる。
この昇温工程において、低温ＧａＡｓ層２０２表面は再
結晶化により一部単結晶化し、単結晶成長の成長核とな
る。
【００３０】ｎ型ＧａＡｓコレクタコンタクト層１０４
以降の成長および装置の形成については、第１の実施の
形態と同様の方法を用いて成長、形成することが可能で
あるので、ここでは省略する。
以降の成長および装置の形成については、第１の実施の
形態と同様の方法を用いて成長、形成することが可能で
あるので、ここでは省略する。
【００３１】第１の実施の形態においては、ＡｌＮ基板
１０１表面の改質を行なっており、単結晶の成長核とな
るべきものがないが、第２の実施の形態においては、低
温ＧａＡｓ層２０２表面に単結晶成長核を形成している
ため、高温ＧａＡｓバッファ層２０３の結晶品質は若干
まさっている。これは素子の寿命に関係し、高温ＧａＡ
ｓバッファ層２０３の膜厚によっては１０％程度の素子
の長寿命化に結びつくこともある。
１０１表面の改質を行なっており、単結晶の成長核とな
るべきものがないが、第２の実施の形態においては、低
温ＧａＡｓ層２０２表面に単結晶成長核を形成している
ため、高温ＧａＡｓバッファ層２０３の結晶品質は若干
まさっている。これは素子の寿命に関係し、高温ＧａＡ
ｓバッファ層２０３の膜厚によっては１０％程度の素子
の長寿命化に結びつくこともある。
【００３２】なお、素子の性能については、第１の実施
の形態と同様、高電流、高出力下においても安定的な動
作が得られる点では差異は見られない。
の形態と同様、高電流、高出力下においても安定的な動
作が得られる点では差異は見られない。
【００３３】第１および第２の実施の形態においては、
結晶成長用基板としてＡｌＮを用いている。従来のよう
に結晶成長用基板がＧａＡｓの場合には、基板の誘電率
が１３．１と大きな値であるために、デバイスを高周波
で動作させる場合に、基板を介する容量成分を無視する
ことができず、デバイス性能を劣化させるという課題も
あった。本実施の形態のように基板にＡｌＮを使う場合
には、誘電率が７．１〜８．９と小さいために、基板を
介する容量成分の影響を低減することができ、高周波動
作における性能劣化を抑制することができる。
結晶成長用基板としてＡｌＮを用いている。従来のよう
に結晶成長用基板がＧａＡｓの場合には、基板の誘電率
が１３．１と大きな値であるために、デバイスを高周波
で動作させる場合に、基板を介する容量成分を無視する
ことができず、デバイス性能を劣化させるという課題も
あった。本実施の形態のように基板にＡｌＮを使う場合
には、誘電率が７．１〜８．９と小さいために、基板を
介する容量成分の影響を低減することができ、高周波動
作における性能劣化を抑制することができる。
【００３４】一方で、これまで、サファイアのような低
誘電率基板が提案されたこともあったが、基板自身が単
結晶のために、基板と半導体結晶層との格子定数の差異
の大きさや、大口径基板が存在していないなどが問題視
され、基板の長所である高熱伝導率や低誘電率が生かさ
れていなかった。本実施の形態のように適当なバッファ
層を介することにより、基板の非単結晶性の影響を除外
することができるようになった。
誘電率基板が提案されたこともあったが、基板自身が単
結晶のために、基板と半導体結晶層との格子定数の差異
の大きさや、大口径基板が存在していないなどが問題視
され、基板の長所である高熱伝導率や低誘電率が生かさ
れていなかった。本実施の形態のように適当なバッファ
層を介することにより、基板の非単結晶性の影響を除外
することができるようになった。
【００３５】また、第１および第２の実施の形態におい
ては、結晶成長用基板としてＡｌＮを用いた例を示し
た。ＡｌＮは、熱伝導率が１００〜２４０Ｗ／ｍ・Ｋと
ＧａＡｓの５０Ｗ／ｍ・Ｋと比べて大きい。したがっ
て、ＧａＡｓを基板として用いるよりも放熱性にすぐれ
ている。
ては、結晶成長用基板としてＡｌＮを用いた例を示し
た。ＡｌＮは、熱伝導率が１００〜２４０Ｗ／ｍ・Ｋと
ＧａＡｓの５０Ｗ／ｍ・Ｋと比べて大きい。したがっ
て、ＧａＡｓを基板として用いるよりも放熱性にすぐれ
ている。
【００３６】結晶成長用基板としては、熱伝導率が大き
く、誘電率の小さい材料を用いることができる。例え
ば、ＡｌＳｉＣ、β型炭化珪素、ダイヤモンド等があ
る。ＡｌＳｉＣではＳｉｃ含有率６３％の場合で１８０
Ｗ／ｍ・Ｋ、β型炭化珪素で４９０Ｗ／ｍ・Ｋ、ダイヤ
モンドに至っては２０００〜１５０００Ｗ／ｍ・Ｋとい
う大きい熱伝導率を有している。ＡｌＳｉＣを用いた場
合には、ＡｌＮよりも熱伝導率が大きく、また大口径化
可能、安価という点で有利である。逆に、β型炭化珪
素、ダイヤモンドを用いた場合には、熱伝導率がＡｌＮ
やＡｌＳｉＣよりもさらに大きく、放熱性にすぐれてい
る。また、基板が単結晶であるために、へき開できると
いう加工面の有利さがある。
く、誘電率の小さい材料を用いることができる。例え
ば、ＡｌＳｉＣ、β型炭化珪素、ダイヤモンド等があ
る。ＡｌＳｉＣではＳｉｃ含有率６３％の場合で１８０
Ｗ／ｍ・Ｋ、β型炭化珪素で４９０Ｗ／ｍ・Ｋ、ダイヤ
モンドに至っては２０００〜１５０００Ｗ／ｍ・Ｋとい
う大きい熱伝導率を有している。ＡｌＳｉＣを用いた場
合には、ＡｌＮよりも熱伝導率が大きく、また大口径化
可能、安価という点で有利である。逆に、β型炭化珪
素、ダイヤモンドを用いた場合には、熱伝導率がＡｌＮ
やＡｌＳｉＣよりもさらに大きく、放熱性にすぐれてい
る。また、基板が単結晶であるために、へき開できると
いう加工面の有利さがある。
【００３７】次に、第２の実施の形態における変形例に
ついて述べる。ＡｌＮ基板１０１上に低温ＧａＡｓ層２
０２を成長する前に、基板と同じ材料であるＡｌＮ層
を、ＡｌＮが単結晶となる温度、例えば、成長原料とし
てＴＭＡ（トリメチルアルミニウム（ＣＨ3）3Ａｌ）、
および、アンモニア（ＮＨ3）ガスを用いる場合には１
１００℃程度以下の温度、例えば６００℃、あるいは、
成長原料としてＴＭＡおよびＤＭＨｙ（ジメチルヒドラ
ジンＮＨ2Ｎ（ＣＨ3）2）を用いる場合には単結晶が成
長する程度以下の温度、例えば４００℃において、Ａｌ
Ｎ低温成長層を形成する。このＡｌＮ低温成長層はｃ軸
に配向した多結晶層となっている。
ついて述べる。ＡｌＮ基板１０１上に低温ＧａＡｓ層２
０２を成長する前に、基板と同じ材料であるＡｌＮ層
を、ＡｌＮが単結晶となる温度、例えば、成長原料とし
てＴＭＡ（トリメチルアルミニウム（ＣＨ3）3Ａｌ）、
および、アンモニア（ＮＨ3）ガスを用いる場合には１
１００℃程度以下の温度、例えば６００℃、あるいは、
成長原料としてＴＭＡおよびＤＭＨｙ（ジメチルヒドラ
ジンＮＨ2Ｎ（ＣＨ3）2）を用いる場合には単結晶が成
長する程度以下の温度、例えば４００℃において、Ａｌ
Ｎ低温成長層を形成する。このＡｌＮ低温成長層はｃ軸
に配向した多結晶層となっている。
【００３８】この層が存在することにより、この上に成
長する低温ＧａＡｓ層２０２を挟んで、高温ＧａＡｓバ
ッファ層２０３の結晶欠陥が減少し、さらには上層の結
晶欠陥も低減することができるので、素子全体としては
長寿命化を図ることができる。
長する低温ＧａＡｓ層２０２を挟んで、高温ＧａＡｓバ
ッファ層２０３の結晶欠陥が減少し、さらには上層の結
晶欠陥も低減することができるので、素子全体としては
長寿命化を図ることができる。
【００３９】本発明の特徴は、大きな熱伝導率を有する
結晶成長用基板として、具体的には、熱伝導率の大きい
材料である窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪
素、あるいは、ダイヤモンド等を用いる。
結晶成長用基板として、具体的には、熱伝導率の大きい
材料である窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪
素、あるいは、ダイヤモンド等を用いる。
【００４０】また、これら材料を基板として用いた場合
に、基板表面内における原子間隔が、基板のそれと、基
板上に形成する半導体層とのそれとでは一致しないこと
から、いわゆるエピタキシャル成長ができない。したが
って、本発明では、（１）基板を砒素雰囲気で熱処理
後、あるいは、（２）基板上にIII−Ｖ族化合物半導体
層が単結晶となる温度以下の温度でIII−Ｖ族化合物半
導体多結晶層を成長した後、あるいは、（３）基板上に
基板と同じ材料とIII−Ｖ族化合物半導体結晶層とを、
それぞれが単結晶とならないような低温で成長した後、
これら（１）〜（３）の処理後にIII−Ｖ族化合物半導
体単結晶層を成長することを特徴としている。
に、基板表面内における原子間隔が、基板のそれと、基
板上に形成する半導体層とのそれとでは一致しないこと
から、いわゆるエピタキシャル成長ができない。したが
って、本発明では、（１）基板を砒素雰囲気で熱処理
後、あるいは、（２）基板上にIII−Ｖ族化合物半導体
層が単結晶となる温度以下の温度でIII−Ｖ族化合物半
導体多結晶層を成長した後、あるいは、（３）基板上に
基板と同じ材料とIII−Ｖ族化合物半導体結晶層とを、
それぞれが単結晶とならないような低温で成長した後、
これら（１）〜（３）の処理後にIII−Ｖ族化合物半導
体単結晶層を成長することを特徴としている。
【００４１】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
おいて、種々変形実施可能なことは勿論である。
【００４２】
【発明の効果】以上述べてきたように、本発明におい
て、これまで難しいとされていた低誘電率・高熱伝導率
を有する絶縁体多結晶基板上にＧａＡｓ系のデバイス構
造を構成することができる。これにより、基板を介して
の容量成分に起因する高周波動作領域の拡大を図ること
ができ、高出力時の安定動作および素子の長寿命化を図
ることができる。
て、これまで難しいとされていた低誘電率・高熱伝導率
を有する絶縁体多結晶基板上にＧａＡｓ系のデバイス構
造を構成することができる。これにより、基板を介して
の容量成分に起因する高周波動作領域の拡大を図ること
ができ、高出力時の安定動作および素子の長寿命化を図
ることができる。
【００４３】また、ＡｌＮや炭化珪素など砒素を含まな
い材料を基板として用いることで、環境に悪影響を与え
る砒素の排出を抑制することができるため、地球環境に
対して負荷を小さくすることができる。
い材料を基板として用いることで、環境に悪影響を与え
る砒素の排出を抑制することができるため、地球環境に
対して負荷を小さくすることができる。
【図１】第１の実施の形態であるヘテロ接合型バイポー
ラトランジスタの模式的な断面構造図。
ラトランジスタの模式的な断面構造図。
【図２】第２の実施の形態であるヘテロ接合型バイポー
ラトランジスタの模式的な断面構造図。
ラトランジスタの模式的な断面構造図。
１０１…ＡｌＮ基板
１０２…バッファ層
１０３，２０３…高温ＧａＡｓバッファ層
１０４…ｎ型ＧａＡｓコレクタコンタクト層
１０５…ｎ型ＧａＡｓコレクタ層
２０２…低温ＧａＡｓ層
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4G077 AA03 BE46 DB01 EA02 ED01
ED06 EE01 EF03 TK01 TK08
5F045 AA04 AB10 AC01 AC08 AD09
AD10 AF02 AF07 CA02 CA05
CA07 DA53 HA06
Claims (5)
- 【請求項１】結晶成長用基板と、 前記結晶成長用基板上に形成された少なくとも１層のＧ
ａＡｓ層とを備え、 前記結晶成長用基板の熱伝導率が、前記ＧａＡｓ層の熱
伝導率よりも大きいことを特徴とする半導体装置。 - 【請求項２】前記結晶成長用基板が、 窒化アルミニウム、ＡｌＳｉＣ、β型炭化珪素、あるい
は、ダイヤモンドのいずれかであることを特徴とする請
求項１に記載の半導体装置。 - 【請求項３】窒化アルミニウム、ＡｌＳｉＣ、β型炭化
珪素、ダイヤモンドのいずれかからなる結晶成長用基板
を砒素雰囲気で熱処理する工程と、 前記結晶成長用基板上にIII−Ｖ族化合物半導体層を形
成する工程とを具備することを特徴とする半導体装置の
製造方法。 - 【請求項４】窒化アルミニウム、ＡｌＳｉＣ、β型炭化
珪素、ダイヤモンドのいずれかからなる結晶成長用基板
上に、III−Ｖ化合物半導体を単結晶となる温度以下で
成長させてIII−Ｖ化合物半導体多結晶層を形成する工
程と、 前記半導体多結晶層上に、III−Ｖ族化合物半導体を単
結晶となる温度で成長させてIII−Ｖ族化合物半導体単
結晶層を形成する工程とを具備することを特徴とする半
導体装置の製造方法。 - 【請求項５】窒化アルミニウム、ＡｌＳｉＣ、β型炭化
珪素、ダイヤモンドのいずれかからなる結晶成長用基板
上に、前記結晶成長用基板が結晶成長によって単結晶層
となりうる温度以下で、前記結晶成長用基板と同じ材料
からなる低温成長層を成長する工程と、 前記低温成長層上に、III−Ｖ族化合物半導体を単結晶
となる温度以下で成長させてIII−Ｖ族化合物半導体多
結晶層を形成する工程と、 前記半導体多結晶層上に、III−Ｖ族化合物半導体を単
結晶となる温度で成長させてIII−Ｖ族化合物半導体単
結晶層を成長する工程とを具備することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225286A JP2003037074A (ja) | 2001-07-26 | 2001-07-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225286A JP2003037074A (ja) | 2001-07-26 | 2001-07-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037074A true JP2003037074A (ja) | 2003-02-07 |
Family
ID=19058299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225286A Pending JP2003037074A (ja) | 2001-07-26 | 2001-07-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003037074A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033912B2 (en) | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US7294324B2 (en) | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
| US7422634B2 (en) | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7960756B2 (en) | 2006-01-17 | 2011-06-14 | Cree, Inc. | Transistors including supported gate electrodes |
| JP2015505163A (ja) * | 2011-12-20 | 2015-02-16 | 西安炬光科技有限公司 | 伝導冷却型高出力半導体レーザーおよびその製造方法 |
| US9035354B2 (en) | 2004-02-05 | 2015-05-19 | Cree, Inc. | Heterojunction transistors having barrier layer bandgaps greater than channel layer bandgaps and related methods |
| JP2017152467A (ja) * | 2016-02-23 | 2017-08-31 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
-
2001
- 2001-07-26 JP JP2001225286A patent/JP2003037074A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513672B2 (en) | 2004-01-22 | 2013-08-20 | Cree, Inc. | Wafer precursor prepared for group III nitride epitaxial growth on a composite substrate having diamond and silicon carbide layers, and semiconductor laser formed thereon |
| US7579626B2 (en) | 2004-01-22 | 2009-08-25 | Cree, Inc. | Silicon carbide layer on diamond substrate for supporting group III nitride heterostructure device |
| US9142617B2 (en) | 2004-01-22 | 2015-09-22 | Cree, Inc. | Wide bandgap device having a buffer layer disposed over a diamond substrate |
| US7863624B2 (en) | 2004-01-22 | 2011-01-04 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US7033912B2 (en) | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US9035354B2 (en) | 2004-02-05 | 2015-05-19 | Cree, Inc. | Heterojunction transistors having barrier layer bandgaps greater than channel layer bandgaps and related methods |
| US7294324B2 (en) | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
| US7422634B2 (en) | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
| US7960756B2 (en) | 2006-01-17 | 2011-06-14 | Cree, Inc. | Transistors including supported gate electrodes |
| US8049252B2 (en) | 2006-01-17 | 2011-11-01 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| JP2015505163A (ja) * | 2011-12-20 | 2015-02-16 | 西安炬光科技有限公司 | 伝導冷却型高出力半導体レーザーおよびその製造方法 |
| JP2017152467A (ja) * | 2016-02-23 | 2017-08-31 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244520B2 (en) | Substrate for nitride semiconductor growth | |
| JP3836697B2 (ja) | 半導体素子 | |
| JPH08186332A (ja) | 半導体素子の製造方法 | |
| JP2003037074A (ja) | 半導体装置およびその製造方法 | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| TWI230420B (en) | Transistor, wafer, method for producing transistor, method for producing wafer, and method for forming semiconductor layer | |
| JP2000068284A (ja) | ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| KR100990350B1 (ko) | 화합물 반도체 웨이퍼의 제조 방법 및 화합물 반도체 장치 | |
| JP4883547B2 (ja) | 化合物半導体エピタキシャル基板 | |
| KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
| JP4961740B2 (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| JPH088460A (ja) | ｐ型ＡｌＧａＮ系半導体の製造方法 | |
| JP2000311903A (ja) | 化合物半導体基板およびその製造方法 | |
| JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP3326378B2 (ja) | 半導体装置 | |
| JPH0529653A (ja) | 半導体素子 | |
| JP2005229074A (ja) | バイポーラ型トランジスタ | |
| JP2000340505A (ja) | 化合物半導体基板およびその製造方法 | |
| JP2003303825A (ja) | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP2003318185A (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP2000223498A (ja) | 半導体装置の製造方法、及びヘテロ接合バイポーラトランジスタの製造方法、並びに増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |