JP2003303825A - 化合物半導体ウェーハの製造方法、及び化合物半導体素子 - Google Patents
化合物半導体ウェーハの製造方法、及び化合物半導体素子Info
- Publication number
- JP2003303825A JP2003303825A JP2002104476A JP2002104476A JP2003303825A JP 2003303825 A JP2003303825 A JP 2003303825A JP 2002104476 A JP2002104476 A JP 2002104476A JP 2002104476 A JP2002104476 A JP 2002104476A JP 2003303825 A JP2003303825 A JP 2003303825A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor wafer
- hbt
- subcollector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 電流利得がサブコレクタ層のキャリア濃度に
より大きく依存しないようにしたＨＢＴ用化合物半導体
ウェーハの製造方法及びこれを利用した半導体素子を提
供すること。 【解決手段】 ＧａＡｓ基板２上にサブコレクタ層４
１、コレクタ層４２、ベース層４３、及びエミッタ層４
４をＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用
の半導体ウェーハ１を製造する場合、サブコレクタ層４
１として、ｎ型ＧａＡｓ層をＧａＡｓ基板２上にＶ／Ｉ
ＩＩ比を２０以下として成長させるようにした。成長温
度を６２０℃以下の比較的低い温度で成長させるように
してもよい。これによりサブコレクタ層４１の結晶性を
良好なものとし、サブコレクタ層４１のキャリア濃度に
よって電流増幅率βが大きく変化するのを抑えることが
できる。
より大きく依存しないようにしたＨＢＴ用化合物半導体
ウェーハの製造方法及びこれを利用した半導体素子を提
供すること。 【解決手段】 ＧａＡｓ基板２上にサブコレクタ層４
１、コレクタ層４２、ベース層４３、及びエミッタ層４
４をＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用
の半導体ウェーハ１を製造する場合、サブコレクタ層４
１として、ｎ型ＧａＡｓ層をＧａＡｓ基板２上にＶ／Ｉ
ＩＩ比を２０以下として成長させるようにした。成長温
度を６２０℃以下の比較的低い温度で成長させるように
してもよい。これによりサブコレクタ層４１の結晶性を
良好なものとし、サブコレクタ層４１のキャリア濃度に
よって電流増幅率βが大きく変化するのを抑えることが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯以上
の周波数領域で作動する高速通信用の半導体素子のため
の化合物半導体ウェーハの製造方法及びこれを用いて製
作された化合物半導体素子に関するものである。
の周波数領域で作動する高速通信用の半導体素子のため
の化合物半導体ウェーハの製造方法及びこれを用いて製
作された化合物半導体素子に関するものである。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）は、エミッタ注入効率を高めるため、エミッタ層
にベース層よりもバンドギャップの大きい物質を用いて
エミッタ−ベース接合をヘテロ接合としたバイポーラト
ランジスタであり、マイクロ波帯以上の周波数領域で使
用する半導体素子として好適なため、次世代携帯電話用
の半導体素子として期待されている。
ＢＴ）は、エミッタ注入効率を高めるため、エミッタ層
にベース層よりもバンドギャップの大きい物質を用いて
エミッタ−ベース接合をヘテロ接合としたバイポーラト
ランジスタであり、マイクロ波帯以上の周波数領域で使
用する半導体素子として好適なため、次世代携帯電話用
の半導体素子として期待されている。
【０００３】ＨＢＴの構造は、例えばＧａＡｓ系ＨＢＴ
の場合、一般的には半絶縁性ＧａＡｓ基板上に有機金属
熱分解法（ＭＯＣＶＤ法）を用いて、ｎ+ −ＧａＡｓ層
（サブコレクタ層）、ｎ−ＧａＡｓ層（コレクタ層）、
ｐ−ＧａＡｓ層（ベース層）、ｎ−ＩｎＧａＰ層（エミ
ッタ層）、ｎ−ＧａＡｓ層（サブエミッタ層）を次々に
結晶成長させることにより、エミッタ−ベース接合であ
るｐｎ接合がヘテロ接合の構造となっている上述した層
構造の薄膜結晶ウェーハを形成し、これを用いてＨＢＴ
が製造されている。
の場合、一般的には半絶縁性ＧａＡｓ基板上に有機金属
熱分解法（ＭＯＣＶＤ法）を用いて、ｎ+ −ＧａＡｓ層
（サブコレクタ層）、ｎ−ＧａＡｓ層（コレクタ層）、
ｐ−ＧａＡｓ層（ベース層）、ｎ−ＩｎＧａＰ層（エミ
ッタ層）、ｎ−ＧａＡｓ層（サブエミッタ層）を次々に
結晶成長させることにより、エミッタ−ベース接合であ
るｐｎ接合がヘテロ接合の構造となっている上述した層
構造の薄膜結晶ウェーハを形成し、これを用いてＨＢＴ
が製造されている。
【０００４】図４は、従来における一般的なＧａＡｓ系
ＨＢＴの構造を模式的に示す図である。ＨＢＴ１００
は、半絶縁性のＧａＡｓ基板１０１上にｎ+ −ＧａＡｓ
層から成るサブコレクタ層１０２、ｎ−ＧａＡｓ層から
成るコレクタ層１０３、ｐ−ＧａＡｓ層から成るベース
層１０４、ｎ−ＩｎＧａＰ層から成るエミッタ層１０５
及びｎ+ −ＧａＡｓ層から成るサブエミッタ層１０６、
ｎ+ −ＩｎＧａＡｓ層から成るエミッタコンタクト層１
０７がこの順序でＭＯＣＶＤ法等の適宜の気相成長法を
用いて半導体薄膜結晶層として形成されており、サブコ
レクタ層１０２上にはコレクタ電極１０８が、ベース層
１０４上にはベース電極１０９が、そしてエミッタコン
タクト層１０７上にはエミッタ電極１１０がそれぞれ形
成された構造となっている。
ＨＢＴの構造を模式的に示す図である。ＨＢＴ１００
は、半絶縁性のＧａＡｓ基板１０１上にｎ+ −ＧａＡｓ
層から成るサブコレクタ層１０２、ｎ−ＧａＡｓ層から
成るコレクタ層１０３、ｐ−ＧａＡｓ層から成るベース
層１０４、ｎ−ＩｎＧａＰ層から成るエミッタ層１０５
及びｎ+ −ＧａＡｓ層から成るサブエミッタ層１０６、
ｎ+ −ＩｎＧａＡｓ層から成るエミッタコンタクト層１
０７がこの順序でＭＯＣＶＤ法等の適宜の気相成長法を
用いて半導体薄膜結晶層として形成されており、サブコ
レクタ層１０２上にはコレクタ電極１０８が、ベース層
１０４上にはベース電極１０９が、そしてエミッタコン
タクト層１０７上にはエミッタ電極１１０がそれぞれ形
成された構造となっている。
【０００５】ここで、サブコレクタ層１０２は、所定の
導電性を確保するためにそのキャリア濃度を３×１０18
〜５×１０18ｃｍ-3程度にすることが必要であり、この
ためドナーとしてシリコン（Ｓｉ）を高ドープしてい
る。一方、コレクタ層１０３にはドナーとして同じくＳ
ｉをドープするが、そのキャリア濃度はサブコレクタ層
１０２のそれに比べて１００分の１程度であるからＳｉ
のドープ量は少ない。そして、ベース層１０４にはアク
セプタとしてカーボン（Ｃ）等をドープするがベース層
１０４のキャリア濃度は通常４×１０19ｃｍ-3程度と高
くなっている。
導電性を確保するためにそのキャリア濃度を３×１０18
〜５×１０18ｃｍ-3程度にすることが必要であり、この
ためドナーとしてシリコン（Ｓｉ）を高ドープしてい
る。一方、コレクタ層１０３にはドナーとして同じくＳ
ｉをドープするが、そのキャリア濃度はサブコレクタ層
１０２のそれに比べて１００分の１程度であるからＳｉ
のドープ量は少ない。そして、ベース層１０４にはアク
セプタとしてカーボン（Ｃ）等をドープするがベース層
１０４のキャリア濃度は通常４×１０19ｃｍ-3程度と高
くなっている。
【０００６】このように構成されるＨＢＴにあっては、
そのスイッチング時間はベース抵抗を通してコレクタ容
量（コレクタ−ベース接合の静電容量）を充放電する時
間により決まるので、ベース抵抗を下げることによって
ＨＢＴ素子はより高速・高周波で動作することができ
る。したがって、より高い周波数での動作を良好に行う
ことができるようにするには、ベース抵抗の低減が必要
であることは勿論、各層における結晶欠陥が少なく、そ
れらの結晶性が高品質なものであることが必要である。
そのスイッチング時間はベース抵抗を通してコレクタ容
量（コレクタ−ベース接合の静電容量）を充放電する時
間により決まるので、ベース抵抗を下げることによって
ＨＢＴ素子はより高速・高周波で動作することができ
る。したがって、より高い周波数での動作を良好に行う
ことができるようにするには、ベース抵抗の低減が必要
であることは勿論、各層における結晶欠陥が少なく、そ
れらの結晶性が高品質なものであることが必要である。
【０００７】
【発明が解決しようとする課題】しかし、ＭＯＣＶＤ法
によりサブコレクタ層を気相成長させる場合に添加する
Ｓｉの如きｎ型不純物の量が多いと気相成長時に欠陥が
生じやすくなり、これによりサブコレクタ層の結晶性が
損なわれる傾向を有している。このようにして、所定の
キャリア濃度を確保するためにドープしたｎ型不純物に
よってサブコレクタ層内に生じた格子欠陥は、その上に
順次形成されるコレクタ層及びベース層へと受け継が
れ、結局ベース層を構成する結晶層内にも欠陥を生じさ
せる原因となっている。
によりサブコレクタ層を気相成長させる場合に添加する
Ｓｉの如きｎ型不純物の量が多いと気相成長時に欠陥が
生じやすくなり、これによりサブコレクタ層の結晶性が
損なわれる傾向を有している。このようにして、所定の
キャリア濃度を確保するためにドープしたｎ型不純物に
よってサブコレクタ層内に生じた格子欠陥は、その上に
順次形成されるコレクタ層及びベース層へと受け継が
れ、結局ベース層を構成する結晶層内にも欠陥を生じさ
せる原因となっている。
【０００８】このため、従来においては、トランジスタ
特性の改善のためにサブコレクタ層の導電性を改善しよ
うとするとベース層の結晶性を低下させてしまい、これ
によって、出来上がった半導体素子の電流増幅率が低下
してしまうという問題点を有している。
特性の改善のためにサブコレクタ層の導電性を改善しよ
うとするとベース層の結晶性を低下させてしまい、これ
によって、出来上がった半導体素子の電流増幅率が低下
してしまうという問題点を有している。
【０００９】本発明の目的は、したがって、サブコレク
タ層のキャリア濃度を高めるために不純物を高ドープし
ても、得られたＨＢＴ半導体素子の電流利得特性を良好
なものとすることができる、化合物半導体ウェーハの製
造方法及びこれを利用した化合物半導体素子を提供する
ことにある。
タ層のキャリア濃度を高めるために不純物を高ドープし
ても、得られたＨＢＴ半導体素子の電流利得特性を良好
なものとすることができる、化合物半導体ウェーハの製
造方法及びこれを利用した化合物半導体素子を提供する
ことにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明者等は種々の実験、研究を積み重ねた結果、
化合物半導体基板上にサブコレクタ層、コレクタ層、ベ
ース層及びエミッタ層をＭＯＣＶＤ法を用いた気相成長
により順次成膜して半導体素子を形成しようとする場
合、サブコレクタ層を形成するための気相成長条件を選
ぶことにより、サブコレクタ層に不純物を高ドープして
そのキャリア濃度を高めるようにしても、従来に比べて
極めて良好な電流利得特性を得ることができることを見
い出したものである。サブコレクタ層をＭＯＣＶＤ法に
よりエピタキシャル結晶成長させて成膜する場合、その
成長条件を選ぶことにより、その上に形成されるコレク
タ層及びベース層に悪影響が生じるのを抑制する効果が
得られるものと考えられる。
め、本発明者等は種々の実験、研究を積み重ねた結果、
化合物半導体基板上にサブコレクタ層、コレクタ層、ベ
ース層及びエミッタ層をＭＯＣＶＤ法を用いた気相成長
により順次成膜して半導体素子を形成しようとする場
合、サブコレクタ層を形成するための気相成長条件を選
ぶことにより、サブコレクタ層に不純物を高ドープして
そのキャリア濃度を高めるようにしても、従来に比べて
極めて良好な電流利得特性を得ることができることを見
い出したものである。サブコレクタ層をＭＯＣＶＤ法に
よりエピタキシャル結晶成長させて成膜する場合、その
成長条件を選ぶことにより、その上に形成されるコレク
タ層及びベース層に悪影響が生じるのを抑制する効果が
得られるものと考えられる。
【００１１】請求項１の発明によれば、化合物半導体基
板上にサブコレクタ層、コレクタ層、ベース層、及びエ
ミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長さ
せてＨＢＴ製造用の化合物半導体ウェーハを製造するた
めの方法であって、前記サブコレクタ層として、ｎ型Ｇ
ａＡｓ層を前記化合物半導体基板上にＶ／ＩＩＩ比を２
０〜１．０の範囲内として成長させるようにしたことを
特徴とする化合物半導体ウェーハの製造方法が提案され
る。
板上にサブコレクタ層、コレクタ層、ベース層、及びエ
ミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長さ
せてＨＢＴ製造用の化合物半導体ウェーハを製造するた
めの方法であって、前記サブコレクタ層として、ｎ型Ｇ
ａＡｓ層を前記化合物半導体基板上にＶ／ＩＩＩ比を２
０〜１．０の範囲内として成長させるようにしたことを
特徴とする化合物半導体ウェーハの製造方法が提案され
る。
【００１２】請求項２の発明によれば、請求項１の発明
において、前記ｎ型ＧａＡｓ層を前記化合物半導体基板
上に前記Ｖ／ＩＩＩ比を１０〜１．０の範囲内として成
長させるようにした化合物半導体ウェーハの製造方法が
提案される。
において、前記ｎ型ＧａＡｓ層を前記化合物半導体基板
上に前記Ｖ／ＩＩＩ比を１０〜１．０の範囲内として成
長させるようにした化合物半導体ウェーハの製造方法が
提案される。
【００１３】請求項３の発明によれば、化合物半導体基
板上にサブコレクタ層、コレクタ層、ベース層、及びエ
ミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長さ
せてＨＢＴ製造用の化合物半導体ウェーハを製造するた
めの方法であって、前記サブコレクタ層として、ｎ型Ｇ
ａＡｓ層を成長温度を６２０℃〜５５０℃の範囲内とし
て成長させるようにしたことを特徴とする化合物半導体
ウェーハの製造方法が提案される。
板上にサブコレクタ層、コレクタ層、ベース層、及びエ
ミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長さ
せてＨＢＴ製造用の化合物半導体ウェーハを製造するた
めの方法であって、前記サブコレクタ層として、ｎ型Ｇ
ａＡｓ層を成長温度を６２０℃〜５５０℃の範囲内とし
て成長させるようにしたことを特徴とする化合物半導体
ウェーハの製造方法が提案される。
【００１４】請求項４の発明によれば、請求項３の発明
において、前記ｎ型ＧａＡｓ層を成長させる際のＶ／Ｉ
ＩＩ比を２０〜１．０の範囲とした化合物半導体ウェー
ハの製造方法が提案される。
において、前記ｎ型ＧａＡｓ層を成長させる際のＶ／Ｉ
ＩＩ比を２０〜１．０の範囲とした化合物半導体ウェー
ハの製造方法が提案される。
【００１５】請求項５の発明によれば、請求項３の発明
において、前記ｎ型ＧａＡｓ層を成長させる際のＶ／Ｉ
ＩＩ比を１０〜１．０の範囲とした化合物半導体ウェー
ハの製造方法が提案される。
において、前記ｎ型ＧａＡｓ層を成長させる際のＶ／Ｉ
ＩＩ比を１０〜１．０の範囲とした化合物半導体ウェー
ハの製造方法が提案される。
【００１６】請求項６の発明によれば、請求項１、２、
３、４又は５いずれかに記載の化合物半導体ウェーハの
製造方法を用いて製作されたことを特徴とする化合物半
導体素子が提案される。
３、４又は５いずれかに記載の化合物半導体ウェーハの
製造方法を用いて製作されたことを特徴とする化合物半
導体素子が提案される。
【００１７】サブコレクタ層をＭＯＣＶＤ法による気相
成長で結晶成長させる場合、成長温度を若干低い温度に
することで、及び又はＶ／ＩＩＩ比を小さくすること
で、Ｇａ欠陥の発生が抑制される結果、電流増幅率を低
下させることがないものと考えられる。ここで、サブコ
レクタ層のキャリア濃度を所要のレベルとするために添
加する不純物は、公知の適宜のもの、例えば、Ｓｉを用
いることができ、特別な不純物を用いる必要はない。
成長で結晶成長させる場合、成長温度を若干低い温度に
することで、及び又はＶ／ＩＩＩ比を小さくすること
で、Ｇａ欠陥の発生が抑制される結果、電流増幅率を低
下させることがないものと考えられる。ここで、サブコ
レクタ層のキャリア濃度を所要のレベルとするために添
加する不純物は、公知の適宜のもの、例えば、Ｓｉを用
いることができ、特別な不純物を用いる必要はない。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。
施の形態の一例につき詳細に説明する。
【００１９】図１は、本発明の方法によって製造された
ＨＢＴ用薄膜結晶ウェーハの一例を模式的に示す層構造
図である。この薄膜結晶ウェーハはＧａＡｓ系ＨＢＴの
製造に用いる化合物半導体ウェーハであり、図１に示し
た層構造の半導体ウェーハを本発明の方法により製造す
る場合の実施の形態の一例について説明する。したがっ
て、本発明の方法を図１に示した構造の化合物半導体ウ
ェーハの製造にのみ限定する趣旨ではない。
ＨＢＴ用薄膜結晶ウェーハの一例を模式的に示す層構造
図である。この薄膜結晶ウェーハはＧａＡｓ系ＨＢＴの
製造に用いる化合物半導体ウェーハであり、図１に示し
た層構造の半導体ウェーハを本発明の方法により製造す
る場合の実施の形態の一例について説明する。したがっ
て、本発明の方法を図１に示した構造の化合物半導体ウ
ェーハの製造にのみ限定する趣旨ではない。
【００２０】図１に示した半導体ウェーハ１の構造は次
の通りである。半導体ウェーハ１は、半絶縁性のＧａＡ
ｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶ
Ｄ法を用いて複数の半導体薄膜結晶成長層を次々と積層
させて構成されたものである。図１を参照して半導体ウ
ェーハ１について説明すると、ＧａＡｓ基板２は半絶縁
性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上に
ｉ−ＧａＡｓ層から成るバッファ層３が形成されてい
る。
の通りである。半導体ウェーハ１は、半絶縁性のＧａＡ
ｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶ
Ｄ法を用いて複数の半導体薄膜結晶成長層を次々と積層
させて構成されたものである。図１を参照して半導体ウ
ェーハ１について説明すると、ＧａＡｓ基板２は半絶縁
性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上に
ｉ−ＧａＡｓ層から成るバッファ層３が形成されてい
る。
【００２１】次に、バッファ層３の上に形成されている
ＨＢＴ機能層４の構成について説明する。ＨＢＴ機能層
４は、バッファ層３の上に、サブコレクタ層４１として
働くｎ+ −ＧａＡｓ層及びコレクタ層４２として働くｎ
- −ＧａＡｓ層が、順次半導体エピタキシャル成長結晶
層として所定の厚さに形成されている。そして、コレク
タ層４２の上にベース層４３として働くｐ+ −ＧａＡｓ
層が同じく半導体エピタキシャル成長結晶層として形成
されており、ベース層４３の上にはエミッタ層４４とし
て働くｎ−ＩｎＧａＰ層が形成されている。そしてエミ
ッタ層４４の上にはｎ- −ＧａＡｓ層がサブエミッタ層
４５として、ｎ+ −ＧａＡｓ層及びｎ+−ＩｎＧａＡｓ
層がエミッタコンタクト層４６、４７として形成されて
いる。
ＨＢＴ機能層４の構成について説明する。ＨＢＴ機能層
４は、バッファ層３の上に、サブコレクタ層４１として
働くｎ+ −ＧａＡｓ層及びコレクタ層４２として働くｎ
- −ＧａＡｓ層が、順次半導体エピタキシャル成長結晶
層として所定の厚さに形成されている。そして、コレク
タ層４２の上にベース層４３として働くｐ+ −ＧａＡｓ
層が同じく半導体エピタキシャル成長結晶層として形成
されており、ベース層４３の上にはエミッタ層４４とし
て働くｎ−ＩｎＧａＰ層が形成されている。そしてエミ
ッタ層４４の上にはｎ- −ＧａＡｓ層がサブエミッタ層
４５として、ｎ+ −ＧａＡｓ層及びｎ+−ＩｎＧａＡｓ
層がエミッタコンタクト層４６、４７として形成されて
いる。
【００２２】上述した各層をＭＯＣＶＤ法によるエピタ
キシャル成長半導体薄膜結晶層として形成するための方
法について詳しく説明する。
キシャル成長半導体薄膜結晶層として形成するための方
法について詳しく説明する。
【００２３】図２には、図１に示した半導体ウェーハ１
をＭＯＣＶＤ法により製造するのに使用される気相成長
半導体製造装置１０の要部が概略的に示されている。気
相成長半導体製造装置１０は、図示しない原料供給系統
からの原料ガスが原料供給ライン１１を介して供給され
る反応器１２を備え、反応器１２内にはＧａＡｓ基板２
を載せて加熱するためのサセプタ１３が設けられてい
る。本実施の形態では、サセプタ１３は多角柱体でその
表面にはＧａＡｓ基板２が複数枚取り付けられており、
サセプタ１３は回転装置１４によって回転できる公知の
構成となっている。符号１５で示されるのはサセプタ１
３を高周波誘導加熱するためのコイルである。コイル１
５に加熱用電源１６から加熱用の電流を流すことにより
ＧａＡｓ基板２を所要の成長温度に加熱することができ
る。この加熱により、原料供給ライン１１を介してバッ
ファ層３内に供給される原料ガスがＧａＡｓ基板２上で
熱分解し、ＧａＡｓ基板２上に所望の半導体薄膜結晶を
気相成長させることができるようになっている。使用済
みのガスは排気ポート１２Ａより外部に排出され、排ガ
ス処理装置へ送られる。
をＭＯＣＶＤ法により製造するのに使用される気相成長
半導体製造装置１０の要部が概略的に示されている。気
相成長半導体製造装置１０は、図示しない原料供給系統
からの原料ガスが原料供給ライン１１を介して供給され
る反応器１２を備え、反応器１２内にはＧａＡｓ基板２
を載せて加熱するためのサセプタ１３が設けられてい
る。本実施の形態では、サセプタ１３は多角柱体でその
表面にはＧａＡｓ基板２が複数枚取り付けられており、
サセプタ１３は回転装置１４によって回転できる公知の
構成となっている。符号１５で示されるのはサセプタ１
３を高周波誘導加熱するためのコイルである。コイル１
５に加熱用電源１６から加熱用の電流を流すことにより
ＧａＡｓ基板２を所要の成長温度に加熱することができ
る。この加熱により、原料供給ライン１１を介してバッ
ファ層３内に供給される原料ガスがＧａＡｓ基板２上で
熱分解し、ＧａＡｓ基板２上に所望の半導体薄膜結晶を
気相成長させることができるようになっている。使用済
みのガスは排気ポート１２Ａより外部に排出され、排ガ
ス処理装置へ送られる。
【００２４】反応器１２内のサセプタ１３上にＧａＡｓ
基板２を載せた後、キャリアガスとして水素を用い、原
料としてアルシン、トリメチルガリウム（ＴＭＧ）を用
い、６５０℃でＧａＡｓをバッファ層３として約５００
ｎｍ成長させる。しかる後、サブコレクタ層４１をバッ
ファ層３上にｎ+ −ＧａＡｓ層として成長温度６２０
℃、Ｖ／ＩＩＩ比１５のようにして１４００ｎｍ成長さ
せて形成する。
基板２を載せた後、キャリアガスとして水素を用い、原
料としてアルシン、トリメチルガリウム（ＴＭＧ）を用
い、６５０℃でＧａＡｓをバッファ層３として約５００
ｎｍ成長させる。しかる後、サブコレクタ層４１をバッ
ファ層３上にｎ+ −ＧａＡｓ層として成長温度６２０
℃、Ｖ／ＩＩＩ比１５のようにして１４００ｎｍ成長さ
せて形成する。
【００２５】このように、従来の一般的な成長温度であ
る６４０℃よりも若干低い６２０℃の成長温度でサブコ
レクタ層４１となるｎ+ −ＧａＡｓ層を成長させること
により、その成長中にＧａ欠陥が発生するのを良好に抑
え、サブコレクタ層４１の結晶性を従来に比べて大幅に
改善することができる。また、これに加えて、Ｖ／ＩＩ
Ｉ比を２０以下の適宜の値に設定する構成としたので、
これによってもサブコレクタ層４１に欠陥が生じるのを
有効に抑え、サブコレクタ層４１の結晶性を大幅に改善
することができる。
る６４０℃よりも若干低い６２０℃の成長温度でサブコ
レクタ層４１となるｎ+ −ＧａＡｓ層を成長させること
により、その成長中にＧａ欠陥が発生するのを良好に抑
え、サブコレクタ層４１の結晶性を従来に比べて大幅に
改善することができる。また、これに加えて、Ｖ／ＩＩ
Ｉ比を２０以下の適宜の値に設定する構成としたので、
これによってもサブコレクタ層４１に欠陥が生じるのを
有効に抑え、サブコレクタ層４１の結晶性を大幅に改善
することができる。
【００２６】上記実施の形態では、成長温度を６２０℃
と低い値にすると共に、同時にＶ／ＩＩＩ比を２０と小
さくすることによりサブコレクタ層４１における欠陥の
発生をより一層効果的に抑えるようにした。しかし、成
長温度を６２０℃とし、Ｖ／ＩＩＩ比は従来の値とする
ことによっても欠陥の発生を充分に抑えることができ
る。このようにしてサブコレクタ層４１での欠陥の発生
を抑えることによりＨＢＴの電流増幅利得がサブコレク
タ層４１の高キャリア濃度化のために低下してしまうの
を有効に抑えるのに役立つものと考えられる。
と低い値にすると共に、同時にＶ／ＩＩＩ比を２０と小
さくすることによりサブコレクタ層４１における欠陥の
発生をより一層効果的に抑えるようにした。しかし、成
長温度を６２０℃とし、Ｖ／ＩＩＩ比は従来の値とする
ことによっても欠陥の発生を充分に抑えることができ
る。このようにしてサブコレクタ層４１での欠陥の発生
を抑えることによりＨＢＴの電流増幅利得がサブコレク
タ層４１の高キャリア濃度化のために低下してしまうの
を有効に抑えるのに役立つものと考えられる。
【００２７】一方、Ｖ／ＩＩＩ比を２０以下とし、成長
温度は従来通り６４０℃とすることによっても、欠陥の
発生を充分に抑え、ＨＢＴの電流増幅利得がサブコレク
タ層４１の高キャリア濃度化のために低下してしまうの
を有効に抑えることができる。成長温度が６２０℃〜５
５０℃の範囲であれば、Ｇａ欠陥の発生を十分抑制する
ことが可能である。５５０℃以下では、ＴＭＧの分解が
成長温度により律促されるために、成長機構が不安定な
状態となる。Ｖ／ＩＩＩ比は２０以下の範囲であれば、
Ｖ／ＩＩＩ比を下げる程、Ｇａ欠陥の発生をより一層抑
制できるようになる。Ｖ／ＩＩＩ比は、好ましくは１０
以下、より好ましくは５以下である。Ｖ／ＩＩＩ比の下
限値は、１．０以下では、反応律則の成長機構になるた
め不安定な状態になる。
温度は従来通り６４０℃とすることによっても、欠陥の
発生を充分に抑え、ＨＢＴの電流増幅利得がサブコレク
タ層４１の高キャリア濃度化のために低下してしまうの
を有効に抑えることができる。成長温度が６２０℃〜５
５０℃の範囲であれば、Ｇａ欠陥の発生を十分抑制する
ことが可能である。５５０℃以下では、ＴＭＧの分解が
成長温度により律促されるために、成長機構が不安定な
状態となる。Ｖ／ＩＩＩ比は２０以下の範囲であれば、
Ｖ／ＩＩＩ比を下げる程、Ｇａ欠陥の発生をより一層抑
制できるようになる。Ｖ／ＩＩＩ比は、好ましくは１０
以下、より好ましくは５以下である。Ｖ／ＩＩＩ比の下
限値は、１．０以下では、反応律則の成長機構になるた
め不安定な状態になる。
【００２８】このようにして、サブコレクタ層４１を欠
陥の発生を少なくして良好な半導体薄膜結晶層として形
成した後、コレクタ層４２〜エミッタコンタクト層４７
までをＭＯＣＶＤ法により形成する。コレクタ層４２〜
エミッタコンタクト層４７までの成長条件は、成長温度
を６２０℃〜５５０℃の範囲内の適宜の値とすることが
でき、サブコレクタ層４１の成長温度には依存しない。
陥の発生を少なくして良好な半導体薄膜結晶層として形
成した後、コレクタ層４２〜エミッタコンタクト層４７
までをＭＯＣＶＤ法により形成する。コレクタ層４２〜
エミッタコンタクト層４７までの成長条件は、成長温度
を６２０℃〜５５０℃の範囲内の適宜の値とすることが
でき、サブコレクタ層４１の成長温度には依存しない。
【００２９】上述のようにして形成されたコレクタ層４
２及びベース層４３は、結晶性の良好な、すなわち欠陥
の少ない状態に形成されたサブコレクタ層４１の上に気
相成長により形成されるので、コレクタ層４２及びベー
ス層４３もまた欠陥が少なく、極めて良好な結晶性を有
する半導体薄膜結晶層として形成される。
２及びベース層４３は、結晶性の良好な、すなわち欠陥
の少ない状態に形成されたサブコレクタ層４１の上に気
相成長により形成されるので、コレクタ層４２及びベー
ス層４３もまた欠陥が少なく、極めて良好な結晶性を有
する半導体薄膜結晶層として形成される。
【００３０】したがって、サブコレクタ層４１に不純物
であるＳｉを高ドープしてそのキャリア濃度を３×１０
18〜４×１０18ｃｍ-3と高くして、半導体ウェーハ１を
用いて図４に示す如きＨＢＴ素子を製造した場合、その
電流増幅率は従来に比べて高くすることができる。
であるＳｉを高ドープしてそのキャリア濃度を３×１０
18〜４×１０18ｃｍ-3と高くして、半導体ウェーハ１を
用いて図４に示す如きＨＢＴ素子を製造した場合、その
電流増幅率は従来に比べて高くすることができる。
【００３１】
【実施例】図１に示した構造の半導体ウェーハを製造
し、これにより得られた半導体ウェーハを用いてＨＢＴ
素子を次のように製作した。エミッタサイズは１００μ
ｍ×１００μｍである。ここでは、コレクタ電流を１ｋ
Ａ／ｃｍ2 流したときのコレクタ電流／ベース電流を電
流増幅率βとする。
し、これにより得られた半導体ウェーハを用いてＨＢＴ
素子を次のように製作した。エミッタサイズは１００μ
ｍ×１００μｍである。ここでは、コレクタ電流を１ｋ
Ａ／ｃｍ2 流したときのコレクタ電流／ベース電流を電
流増幅率βとする。
【００３２】（実施例１）サブコレクタ層４１の成長条
件を、成長温度が６２０℃で、そのときの原料ガスの供
給においてＶ／ＩＩＩ比を１５とした。上記成長条件の
下で、ドーパントであるＳｉのドープ量を調節してサブ
コレクタ層４１のキャリア濃度を３×１０ 18ｃｍ-3とし
た。このときのＨＢＴ素子の電流増幅率βは８４であっ
た。
件を、成長温度が６２０℃で、そのときの原料ガスの供
給においてＶ／ＩＩＩ比を１５とした。上記成長条件の
下で、ドーパントであるＳｉのドープ量を調節してサブ
コレクタ層４１のキャリア濃度を３×１０ 18ｃｍ-3とし
た。このときのＨＢＴ素子の電流増幅率βは８４であっ
た。
【００３３】（実施例２）実施例１とは、サブコレクタ
層４１のキャリア濃度が４．００×１０18ｃｍ-3である
点でのみ異なるＨＢＴ素子を実施例１と同様にして製作
した。このときのＨＢＴ素子の電流増幅率βは８０であ
った。
層４１のキャリア濃度が４．００×１０18ｃｍ-3である
点でのみ異なるＨＢＴ素子を実施例１と同様にして製作
した。このときのＨＢＴ素子の電流増幅率βは８０であ
った。
【００３４】このように、本発明の方法に従って製作さ
れたＨＢＴ素子によると、サブコレクタのキャリア濃度
を３×１０18ｃｍ-3から４×１０18ｃｍ-3に増大させて
も、電流増幅率βは僅か４だけ小さくなったにすぎなか
った。
れたＨＢＴ素子によると、サブコレクタのキャリア濃度
を３×１０18ｃｍ-3から４×１０18ｃｍ-3に増大させて
も、電流増幅率βは僅か４だけ小さくなったにすぎなか
った。
【００３５】（比較例１）サブコレクタ層４１の成長条
件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを
除いて実施例１と同一の条件でＨＢＴ素子を製作した。
電流増幅率βを測定したところ７５であった。
件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを
除いて実施例１と同一の条件でＨＢＴ素子を製作した。
電流増幅率βを測定したところ７５であった。
【００３６】（比較例２）サブコレクタ層４１の成長条
件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを
除いて実施例２と同一の条件でＨＢＴ素子を製作した。
電流増幅率βを測定したところ５５であった。
件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを
除いて実施例２と同一の条件でＨＢＴ素子を製作した。
電流増幅率βを測定したところ５５であった。
【００３７】図３にこれらの結果をまとめて示した。本
発明の方法によると、キャリア濃度を３×１０18ｃｍ-3
とした場合においても電流増幅率βの値は従来に比べて
大きく改善される上に、キャリア濃度を４×１０18ｃｍ
-3と大きくしても電流増幅率βの低下は僅かであること
が確認できた。
発明の方法によると、キャリア濃度を３×１０18ｃｍ-3
とした場合においても電流増幅率βの値は従来に比べて
大きく改善される上に、キャリア濃度を４×１０18ｃｍ
-3と大きくしても電流増幅率βの低下は僅かであること
が確認できた。
【００３８】（実施例３）サブコレクタ層４１の成長条
件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
３．７×１０18ｃｍ-3とした。このときのＨＢＴ素子の
電流増幅率βを測定したところ９０であった。
件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
３．７×１０18ｃｍ-3とした。このときのＨＢＴ素子の
電流増幅率βを測定したところ９０であった。
【００３９】（実施例４）サブコレクタ層４１の成長条
件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
４．１×１０18ｃｍ-3とした。このときのＨＢＴ素子の
電流増幅率βを測定したところ８６であった。
件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
４．１×１０18ｃｍ-3とした。このときのＨＢＴ素子の
電流増幅率βを測定したところ８６であった。
【００４０】（実施例５）サブコレクタ層４１の成長条
件を、成長温度６４０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
３．８５×１０18ｃｍ-3とした。このときのＨＢＴ素子
の電流増幅率βを測定したところ８１であった。
件を、成長温度６４０℃で、そのときのＶ／ＩＩＩを５
とした。上記成長条件の下でドーパントであるＳｉのド
ープ量を調整し、サブコレクタ層４１のキャリア濃度を
３．８５×１０18ｃｍ-3とした。このときのＨＢＴ素子
の電流増幅率βを測定したところ８１であった。
【００４１】上記実施の形態及び実施例においては、Ｉ
ｎＧａＰ系のＨＢＴのための半導体ウェーハの製造を例
にとって説明したが、本発明は、ＩｎＧａＰ系のＨＢＴ
に限定されるものではなく、ＡｌＧａＡｓ系のＨＢＴ用
の半導体ウェーハの製造の場合においても、本発明を同
様にして適用することができ、同様の効果を得ることが
できる。
ｎＧａＰ系のＨＢＴのための半導体ウェーハの製造を例
にとって説明したが、本発明は、ＩｎＧａＰ系のＨＢＴ
に限定されるものではなく、ＡｌＧａＡｓ系のＨＢＴ用
の半導体ウェーハの製造の場合においても、本発明を同
様にして適用することができ、同様の効果を得ることが
できる。
【００４２】以上説明したように、Ｖ／ＩＩＩ比を所定
の条件としてサブコレクタ層を成長させることにより、
サブコレクタ層のキャリア濃度を高めるために不純物を
高ドープしても、得られたＨＢＴ半導体素子の電流利得
特性を良好なものとすることができる。したがって、上
述した本発明による化合物半導体ウェーハの製造方法を
用いて、化合物半導体素子であるＨＢＴ半導体素子を作
製することにより電気的特性の極めて優れたものを得る
ことができる。
の条件としてサブコレクタ層を成長させることにより、
サブコレクタ層のキャリア濃度を高めるために不純物を
高ドープしても、得られたＨＢＴ半導体素子の電流利得
特性を良好なものとすることができる。したがって、上
述した本発明による化合物半導体ウェーハの製造方法を
用いて、化合物半導体素子であるＨＢＴ半導体素子を作
製することにより電気的特性の極めて優れたものを得る
ことができる。
【００４３】
【発明の効果】本発明によれば、上述の如く、成長条件
を制御するだけで、サブコレクタ層のキャリア濃度によ
り半導体素子の電流利得が大きな影響を受けるのを有効
に抑えることができるので、低コストにて電気的特性に
優れた化合物半導体ウェーハの製造が可能になると共
に、低コストで高性能の半導体素子を提供できる。
を制御するだけで、サブコレクタ層のキャリア濃度によ
り半導体素子の電流利得が大きな影響を受けるのを有効
に抑えることができるので、低コストにて電気的特性に
優れた化合物半導体ウェーハの製造が可能になると共
に、低コストで高性能の半導体素子を提供できる。
【図１】本発明の一実施形態の説明のために、ＨＢＴ用
半導体ウェーハの構造を模式的に示す断面図。
半導体ウェーハの構造を模式的に示す断面図。
【図２】図１に示した半導体ウェーハをＭＯＣＶＤ法に
より製造するのに使用される気相成長半導体製造装置の
要部を概略的に示す図。
より製造するのに使用される気相成長半導体製造装置の
要部を概略的に示す図。
【図３】本発明によるＨＢＴ素子の実施例の電流増幅率
とサブコレクタ層のキャリア濃度との関係を示す特性を
比較例の特性と共に示す図。
とサブコレクタ層のキャリア濃度との関係を示す特性を
比較例の特性と共に示す図。
【図４】従来における一般的なＧａＡｓ系ＨＢＴの構造
を模式的に示す図。
を模式的に示す図。
１ 半導体ウェーハ
２ ＧａＡｓ基板
３ バッファ層
４ ＨＢＴ機能層
１０ 気相成長半導体製造装置
１１ 原料供給ライン
１２ 反応器
１２Ａ 排気ポート
１３ サセプタ
１５ コイル
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ サブエミッタ層
４６、４７ エミッタコンタクト層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高田 朋幸
茨城県つくば市北原６番 住友化学工業株
式会社内
Ｆターム(参考） 5F003 AZ01 BC01 BF06 BM03 BP32
5F045 AA04 AB10 AB17 AC08 AD09
AD10 AF04 AF13 BB16 CA02
CB02
Claims (6)
- 【請求項１】 化合物半導体基板上にサブコレクタ層、
コレクタ層、ベース層、及びエミッタ層をこの順序でＭ
ＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の化合
物半導体ウェーハを製造するための方法であって、 前記サブコレクタ層として、ｎ型ＧａＡｓ層を前記化合
物半導体基板上にＶ／ＩＩＩ比を２０〜１．０の範囲内
として成長させるようにしたことを特徴とする化合物半
導体ウェーハの製造方法。 - 【請求項２】 前記ｎ型ＧａＡｓ層を前記化合物半導体
基板上に前記Ｖ／ＩＩＩ比を１０〜１．０の範囲内とし
て成長させるようにした請求項１記載の化合物半導体ウ
ェーハの製造方法。 - 【請求項３】 化合物半導体基板上にサブコレクタ層、
コレクタ層、ベース層、及びエミッタ層をこの順序でＭ
ＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の化合
物半導体ウェーハを製造するための方法であって、 前記サブコレクタ層として、ｎ型ＧａＡｓ層を成長温度
を６２０℃〜５５０℃の範囲内として成長させるように
したことを特徴とする化合物半導体ウェーハの製造方
法。 - 【請求項４】 前記ｎ型ＧａＡｓ層を成長させる際のＶ
／ＩＩＩ比を２０〜１．０の範囲とした請求項３記載の
化合物半導体ウェーハの製造方法。 - 【請求項５】 前記ｎ型ＧａＡｓ層を成長させる際のＶ
／ＩＩＩ比を１０〜１．０の範囲とした請求項３記載の
化合物半導体ウェーハの製造方法。 - 【請求項６】 請求項１、２、３、４又は５いずれかに
記載の化合物半導体ウェーハの製造方法を用いて製作さ
れたことを特徴とする化合物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104476A JP2003303825A (ja) | 2002-04-05 | 2002-04-05 | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104476A JP2003303825A (ja) | 2002-04-05 | 2002-04-05 | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010196771A Division JP5543302B2 (ja) | 2010-09-02 | 2010-09-02 | 化合物半導体ウェーハの製造方法及び化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003303825A true JP2003303825A (ja) | 2003-10-24 |
Family
ID=29389715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104476A Pending JP2003303825A (ja) | 2002-04-05 | 2002-04-05 | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003303825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016152195A1 (ja) * | 2015-03-26 | 2016-09-29 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864614A (ja) * | 1994-08-26 | 1996-03-08 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ、ＡｌＧａＡｓエピタキシャル成長層及び結晶成長方法 |
| JPH11126754A (ja) * | 1997-10-24 | 1999-05-11 | Hitachi Cable Ltd | 有機金属気相成長方法 |
| JP2001102567A (ja) * | 1999-09-30 | 2001-04-13 | Showa Denko Kk | ＧａＩｎＰ系積層構造体 |
-
2002
- 2002-04-05 JP JP2002104476A patent/JP2003303825A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864614A (ja) * | 1994-08-26 | 1996-03-08 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ、ＡｌＧａＡｓエピタキシャル成長層及び結晶成長方法 |
| JPH11126754A (ja) * | 1997-10-24 | 1999-05-11 | Hitachi Cable Ltd | 有機金属気相成長方法 |
| JP2001102567A (ja) * | 1999-09-30 | 2001-04-13 | Showa Denko Kk | ＧａＩｎＰ系積層構造体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016152195A1 (ja) * | 2015-03-26 | 2016-09-29 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP2016184675A (ja) * | 2015-03-26 | 2016-10-20 | 住友化学株式会社 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| US10312324B2 (en) | 2015-03-26 | 2019-06-04 | Sumitomo Chemical Company, Limited | Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576352B2 (en) | Method for producing compound semiconductor wafer and compound semiconductor device | |
| JP2003037074A (ja) | 半導体装置およびその製造方法 | |
| JP2004128415A (ja) | トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法 | |
| JP4883547B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP2003303825A (ja) | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP5324525B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4961740B2 (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| JP2003318185A (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JPH0917737A (ja) | 半導体積層構造の気相成長方法 | |
| CN117766389A (zh) | 一种异质结双极晶体管及其mocvd外延生长方法 | |
| JP2004079679A (ja) | 化合物半導体及びそれを用いたバイポーラトランジスタ | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JP2000012557A (ja) | バイポーラトランジスタの作製方法 | |
| JP2004342952A (ja) | 化合物半導体エピタキシャル基板 | |
| JP2004241676A (ja) | 化合物半導体の製造方法及び半導体材料並びに半導体素子 | |
| JP2008277435A (ja) | 化合物半導体製造装置 | |
| JPH07321058A (ja) | Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法 | |
| JP2002093818A (ja) | ｐｎ接合を有する薄膜結晶ウェーハとその製造方法 | |
| JP2004134548A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2003243408A (ja) | バイポーラトランジスタの製造方法 | |
| JP2002280545A (ja) | ｐｎ接合を有する薄膜結晶ウェーハの製造方法 | |
| JPH06124908A (ja) | 有機金属気相成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050315 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070418 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070508 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Written amendment |
Effective date: 20080109 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080220 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080711 Free format text: JAPANESE INTERMEDIATE CODE: A912 |