JP5543302B2 - 化合物半導体ウェーハの製造方法及び化合物半導体素子 - Google Patents

Description

本発明は、マイクロ波帯以上の周波数領域で作動する高速通信用の半導体素子のための化合物半導体ウェーハの製造方法及びこれを用いて製作された化合物半導体素子に関するものである。

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタ注入効率を高めるため、エミッタ層にベース層よりもバンドギャップの大きい物質を用いてエミッタ−ベース接合をヘテロ接合としたバイポーラトランジスタであり、マイクロ波帯以上の周波数領域で使用する半導体素子として好適なため、次世代携帯電話用の半導体素子として期待されている。

ＨＢＴの構造は、例えばＧａＡｓ系ＨＢＴの場合、一般的には半絶縁性ＧａＡｓ基板上に有機金属熱分解法（ＭＯＣＶＤ法）を用いて、ｎ⁺ −ＧａＡｓ層（サブコレクタ層）、ｎ−ＧａＡｓ層（コレクタ層）、ｐ−ＧａＡｓ層（ベース層）、ｎ−ＩｎＧａＰ層（エミッタ層）、ｎ−ＧａＡｓ層（サブエミッタ層）を次々に結晶成長させることにより、エミッタ−ベース接合であるｐｎ接合がヘテロ接合の構造となっている上述した層構造の薄膜結晶ウェーハを形成し、これを用いてＨＢＴが製造されている。

図４は、従来における一般的なＧａＡｓ系ＨＢＴの構造を模式的に示す図である。ＨＢＴ１００は、半絶縁性のＧａＡｓ基板１０１上にｎ⁺ −ＧａＡｓ層から成るサブコレクタ層１０２、ｎ−ＧａＡｓ層から成るコレクタ層１０３、ｐ−ＧａＡｓ層から成るベース層１０４、ｎ−ＩｎＧａＰ層から成るエミッタ層１０５及びｎ⁺ −ＧａＡｓ層から成るサブエミッタ層１０６、ｎ⁺ −ＩｎＧａＡｓ層から成るエミッタコンタクト層１０７がこの順序でＭＯＣＶＤ法等の適宜の気相成長法を用いて半導体薄膜結晶層として形成されており、サブコレクタ層１０２上にはコレクタ電極１０８が、ベース層１０４上にはベース電極１０９が、そしてエミッタコンタクト層１０７上にはエミッタ電極１１０がそれぞれ形成された構造となっている。

ここで、サブコレクタ層１０２は、所定の導電性を確保するためにそのキャリア濃度を３×１０¹⁸〜５×１０¹⁸ｃｍ^-3程度にすることが必要であり、このためドナーとしてシリコン（Ｓｉ）を高ドープしている。一方、コレクタ層１０３にはドナーとして同じくＳｉをドープするが、そのキャリア濃度はサブコレクタ層１０２のそれに比べて１００分の１程度であるからＳｉのドープ量は少ない。そして、ベース層１０４にはアクセプタとしてカーボン（Ｃ）等をドープするがベース層１０４のキャリア濃度は通常４×１０¹⁹ｃｍ^-3程度と高くなっている。

このように構成されるＨＢＴにあっては、そのスイッチング時間はベース抵抗を通してコレクタ容量（コレクタ−ベース接合の静電容量）を充放電する時間により決まるので、ベース抵抗を下げることによってＨＢＴ素子はより高速・高周波で動作することができる。したがって、より高い周波数での動作を良好に行うことができるようにするには、ベース抵抗の低減が必要であることは勿論、各層における結晶欠陥が少なく、それらの結晶性が高品質なものであることが必要である。

しかし、ＭＯＣＶＤ法によりサブコレクタ層を気相成長させる場合に添加するＳｉの如
きｎ型不純物の量が多いと気相成長時に欠陥が生じやすくなり、これによりサブコレクタ層の結晶性が損なわれる傾向を有している。このようにして、所定のキャリア濃度を確保するためにドープしたｎ型不純物によってサブコレクタ層内に生じた格子欠陥は、その上に順次形成されるコレクタ層及びベース層へと受け継がれ、結局ベース層を構成する結晶層内にも欠陥を生じさせる原因となっている。

このため、従来においては、トランジスタ特性の改善のためにサブコレクタ層の導電性を改善しようとするとベース層の結晶性を低下させてしまい、これによって、出来上がった半導体素子の電流増幅率が低下してしまうという問題点を有している。

本発明の目的は、したがって、サブコレクタ層のキャリア濃度を高めるために不純物を高ドープしても、得られたＨＢＴ半導体素子の電流利得特性を良好なものとすることができる、化合物半導体ウェーハの製造方法及びこれを利用した化合物半導体素子を提供することにある。

上記課題を解決するため、本発明者等は種々の実験、研究を積み重ねた結果、化合物半導体基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層をＭＯＣＶＤ法を用いた気相成長により順次成膜して半導体素子を形成しようとする場合、サブコレクタ層を形成するための気相成長条件を選ぶことにより、サブコレクタ層に不純物を高ドープしてそのキャリア濃度を高めるようにしても、従来に比べて極めて良好な電流利得特性を得ることができることを見い出したものである。

サブコレクタ層をＭＯＣＶＤ法によりエピタキシャル結晶成長させて成膜する場合、その成長条件を選ぶことにより、その上に形成されるコレクタ層及びベース層に悪影響が生じるのを抑制する効果が得られるものと考えられる。

請求項１の発明によれば、化合物半導体基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の化合物半導体ウェーハを製造するための方法であって、前記サブコレクタ層として、キャリア濃度が３×１０¹⁸ｃｍ^-3〜４×１０¹⁸ｃｍ^-3のｎ型ＧａＡｓ層を前記化合物半導体基板上にＶ／ＩＩＩ比を１．０を超え５以下の範囲内として成長させるようにしたことを特徴とする化合物半導体ウェーハの製造方法が提案される。

請求項２の発明によれば、化合物半導体基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の化合物半導体ウェーハを製造するための方法であって、前記サブコレクタ層として、キャリア濃度が３×１０¹⁸ｃｍ^-3〜４×１０¹⁸ｃｍ^-3のｎ型ＧａＡｓ層を成長温度を６２０℃〜５５０℃の範囲内として成長させるようにしたことを特徴とする化合物半導体ウェーハの製造方法が提案される。

請求項３の発明によれば、請求項１又は２に記載の化合物半導体ウェーハの製造方法を用いて製作されたことを特徴とする化合物半導体素子が提案される。

サブコレクタ層をＭＯＣＶＤ法による気相成長で結晶成長させる場合、成長温度を若干低い温度にすることで、及び又はＶ／ＩＩＩ比を小さくすることで、Ｇａ欠陥の発生が抑制される結果、電流増幅率を低下させることがないものと考えられる。ここで、サブコレクタ層のキャリア濃度を所要のレベルとするために添加する不純物は、公知の適宜のもの、例えば、Ｓｉを用いることができ、特別な不純物を用いる必要はない。

本発明によれば、上述の如く、成長条件を制御するだけで、サブコレクタ層のキャリア濃度により半導体素子の電流利得が大きな影響を受けるのを有効に抑えることができるので、低コストにて電気的特性に優れた化合物半導体ウェーハの製造が可能になると共に、低コストで高性能の半導体素子を提供できる。

本発明の一実施形態の説明のために、ＨＢＴ用半導体ウェーハの構造を模式的に示す断面図。 図１に示した半導体ウェーハをＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置の要部を概略的に示す図。 本発明によるＨＢＴ素子の実施例の電流増幅率とサブコレクタ層のキャリア濃度との関係を示す特性を比較例の特性と共に示す図。 従来における一般的なＧａＡｓ系ＨＢＴの構造を模式的に示す図。

以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。

図１は、本発明の方法によって製造されたＨＢＴ用薄膜結晶ウェーハの一例を模式的に示す層構造図である。この薄膜結晶ウェーハはＧａＡｓ系ＨＢＴの製造に用いる化合物半導体ウェーハであり、図１に示した層構造の半導体ウェーハを本発明の方法により製造する場合の実施の形態の一例について説明する。したがって、本発明の方法を図１に示した構造の化合物半導体ウェーハの製造にのみ限定する趣旨ではない。

図１に示した半導体ウェーハ１の構造は次の通りである。半導体ウェーハ１は、半絶縁性のＧａＡｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶＤ法を用いて複数の半導体薄膜結晶成長層を次々と積層させて構成されたものである。図１を参照して半導体ウェーハ１について説明すると、ＧａＡｓ基板２は半絶縁性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上にｉ−ＧａＡｓ層から成るバッファ層３が形成されている。

次に、バッファ層３の上に形成されているＨＢＴ機能層４の構成について説明する。ＨＢＴ機能層４は、バッファ層３の上に、サブコレクタ層４１として働くｎ⁺ −ＧａＡｓ層及びコレクタ層４２として働くｎ^- −ＧａＡｓ層が、順次半導体エピタキシャル成長結晶層として所定の厚さに形成されている。そして、コレクタ層４２の上にベース層４３として働くｐ⁺ −ＧａＡｓ層が同じく半導体エピタキシャル成長結晶層として形成されており、ベース層４３の上にはエミッタ層４４として働くｎ−ＩｎＧａＰ層が形成されている。そしてエミッタ層４４の上にはｎ^- −ＧａＡｓ層がサブエミッタ層４５として、ｎ⁺ −ＧａＡｓ層及びｎ⁺ −ＩｎＧａＡｓ層がエミッタコンタクト層４６、４７として形成されている。

上述した各層をＭＯＣＶＤ法によるエピタキシャル成長半導体薄膜結晶層として形成するための方法について詳しく説明する。

図２には、図１に示した半導体ウェーハ１をＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置１０の要部が概略的に示されている。気相成長半導体製造装置１０は、図示しない原料供給系統からの原料ガスが原料供給ライン１１を介して供給される反応器１２を備え、反応器１２内にはＧａＡｓ基板２を載せて加熱するためのサセプタ１３が設けられている。本実施の形態では、サセプタ１３は多角柱体でその表面にはＧａＡｓ基板２が複数枚取り付けられており、サセプタ１３は回転装置１４によって回転できる公知の構成となっている。符号１５で示されるのはサセプタ１３を高周波誘導加熱する
ためのコイルである。コイル１５に加熱用電源１６から加熱用の電流を流すことによりＧａＡｓ基板２を所要の成長温度に加熱することができる。この加熱により、原料供給ライン１１を介してバッファ層３内に供給される原料ガスがＧａＡｓ基板２上で熱分解し、ＧａＡｓ基板２上に所望の半導体薄膜結晶を気相成長させることができるようになっている。使用済みのガスは排気ポート１２Ａより外部に排出され、排ガス処理装置へ送られる。

反応器１２内のサセプタ１３上にＧａＡｓ基板２を載せた後、キャリアガスとして水素を用い、原料としてアルシン、トリメチルガリウム（ＴＭＧ）を用い、６５０℃でＧａＡｓをバッファ層３として約５００ｎｍ成長させる。しかる後、サブコレクタ層４１をバッファ層３上にｎ⁺ −ＧａＡｓ層として成長温度６２０℃、Ｖ／ＩＩＩ比１５のようにして１４００ｎｍ成長させて形成する。

このように、従来の一般的な成長温度である６４０℃よりも若干低い６２０℃の成長温度でサブコレクタ層４１となるｎ⁺ −ＧａＡｓ層を成長させることにより、その成長中にＧａ欠陥が発生するのを良好に抑え、サブコレクタ層４１の結晶性を従来に比べて大幅に改善することができる。また、これに加えて、Ｖ／ＩＩＩ比を２０以下の適宜の値に設定する構成としたので、これによってもサブコレクタ層４１に欠陥が生じるのを有効に抑え、サブコレクタ層４１の結晶性を大幅に改善することができる。

上記実施の形態では、成長温度を６２０℃と低い値にすると共に、同時にＶ／ＩＩＩ比を２０と小さくすることによりサブコレクタ層４１における欠陥の発生をより一層効果的に抑えるようにした。しかし、成長温度を６２０℃とし、Ｖ／ＩＩＩ比は従来の値とすることによっても欠陥の発生を充分に抑えることができる。このようにしてサブコレクタ層４１での欠陥の発生を抑えることによりＨＢＴの電流増幅利得がサブコレクタ層４１の高キャリア濃度化のために低下してしまうのを有効に抑えるのに役立つものと考えられる。

一方、Ｖ／ＩＩＩ比を２０以下とし、成長温度は従来通り６４０℃とすることによっても、欠陥の発生を充分に抑え、ＨＢＴの電流増幅利得がサブコレクタ層４１の高キャリア濃度化のために低下してしまうのを有効に抑えることができる。成長温度が６２０℃〜５５０℃の範囲であれば、Ｇａ欠陥の発生を十分抑制することが可能である。５５０℃以下では、ＴＭＧの分解が成長温度により律促されるために、成長機構が不安定な状態となる。Ｖ／ＩＩＩ比は２０以下の範囲であれば、Ｖ／ＩＩＩ比を下げる程、Ｇａ欠陥の発生をより一層抑制できるようになる。Ｖ／ＩＩＩ比は、好ましくは１０以下、より好ましくは５以下である。Ｖ／ＩＩＩ比の下限値は、１．０以下では、反応律則の成長機構になるため不安定な状態になる。

このようにして、サブコレクタ層４１を欠陥の発生を少なくして良好な半導体薄膜結晶層として形成した後、コレクタ層４２〜エミッタコンタクト層４７までをＭＯＣＶＤ法により形成する。コレクタ層４２〜エミッタコンタクト層４７までの成長条件は、成長温度を６２０℃〜５５０℃の範囲内の適宜の値とすることができ、サブコレクタ層４１の成長温度には依存しない。

上述のようにして形成されたコレクタ層４２及びベース層４３は、結晶性の良好な、すなわち欠陥の少ない状態に形成されたサブコレクタ層４１の上に気相成長により形成されるので、コレクタ層４２及びベース層４３もまた欠陥が少なく、極めて良好な結晶性を有する半導体薄膜結晶層として形成される。

したがって、サブコレクタ層４１に不純物であるＳｉを高ドープしてそのキャリア濃度を３×１０¹⁸〜４×１０¹⁸ｃｍ^-3と高くして、半導体ウェーハ１を用いて図４に示す如きＨＢＴ素子を製造した場合、その電流増幅率は従来に比べて高くすることができる。

図１に示した構造の半導体ウェーハを製造し、これにより得られた半導体ウェーハを用いてＨＢＴ素子を次のように製作した。エミッタサイズは１００μｍ×１００μｍである。ここでは、コレクタ電流を１ｋＡ／ｃｍ² 流したときのコレクタ電流／ベース電流を電流増幅率βとする。

（参考例１）
サブコレクタ層４１の成長条件を、成長温度が６２０℃で、そのときの原料ガスの供給においてＶ／ＩＩＩ比を１５とした。上記成長条件の下で、ドーパントであるＳｉのドープ量を調節してサブコレクタ層４１のキャリア濃度を３×１０¹⁸ｃｍ^-3とした。このときのＨＢＴ素子の電流増幅率βは８４であった。

（参考例２）
参考例１とは、サブコレクタ層４１のキャリア濃度が４．００×１０¹⁸ｃｍ^-3である点でのみ異なるＨＢＴ素子を参考例１と同様にして製作した。このときのＨＢＴ素子の電流増幅率βは８０であった。

このようにして製作されたＨＢＴ素子によると、サブコレクタのキャリア濃度を３×１０¹⁸ｃｍ^-3から４×１０¹⁸ｃｍ^-3に増大させても、電流増幅率βは僅か４だけ小さくなったにすぎなかった。

（比較例１）
サブコレクタ層４１の成長条件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを除いて実施例１と同一の条件でＨＢＴ素子を製作した。電流増幅率βを測定したところ７５であった。

（比較例２）
サブコレクタ層４１の成長条件を成長温度６４０℃、Ｖ／ＩＩＩ比３０としたことを除いて実施例２と同一の条件でＨＢＴ素子を製作した。電流増幅率βを測定したところ５５であった。

図３にこれらの結果をまとめて示した。本発明の方法によると、キャリア濃度を３×１０¹⁸ｃｍ^-3とした場合においても電流増幅率βの値は従来に比べて大きく改善される上に、キャリア濃度を４×１０¹⁸ｃｍ^-3と大きくしても電流増幅率βの低下は僅かであることが確認できた。

（実施例１）
サブコレクタ層４１の成長条件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５とした。上記成長条件の下でドーパントであるＳｉのドープ量を調整し、サブコレクタ層４１のキャリア濃度を３．７×１０¹⁸ｃｍ^-3とした。このときのＨＢＴ素子の電流増幅率βを測定したところ９０であった。

（実施例２）
サブコレクタ層４１の成長条件を、成長温度６２０℃で、そのときのＶ／ＩＩＩを５とした。上記成長条件の下でドーパントであるＳｉのドープ量を調整し、サブコレクタ層４１のキャリア濃度を４．１×１０¹⁸ｃｍ^-3とした。このときのＨＢＴ素子の電流増幅率βを測定したところ８６であった。

（実施例３）
サブコレクタ層４１の成長条件を、成長温度６４０℃で、そのときのＶ／ＩＩＩを５とした。上記成長条件の下でドーパントであるＳｉのドープ量を調整し、サブコレクタ層４１のキャリア濃度を３．８５×１０¹⁸ｃｍ^-3とした。このときのＨＢＴ素子の電流増幅率βを測定したところ８１であった。

上記実施の形態及び実施例においては、ＩｎＧａＰ系のＨＢＴのための半導体ウェーハの製造を例にとって説明したが、本発明は、ＩｎＧａＰ系のＨＢＴに限定されるものではなく、ＡｌＧａＡｓ系のＨＢＴ用の半導体ウェーハの製造の場合においても、本発明を同様にして適用することができ、同様の効果を得ることができる。

以上説明したように、Ｖ／ＩＩＩ比を所定の条件としてサブコレクタ層を成長させることにより、サブコレクタ層のキャリア濃度を高めるために不純物を高ドープしても、得られたＨＢＴ半導体素子の電流利得特性を良好なものとすることができる。したがって、上述した本発明による化合物半導体ウェーハの製造方法を用いて、化合物半導体素子であるＨＢＴ半導体素子を作製することにより電気的特性の極めて優れたものを得ることができる。

以上のように、本発明の方法は、低コストにて電流利得特性に優れた化合物半導体ウェーハの製造を可能とし、低コストで高性能の半導体素子を製造するのに有用である。

１ 半導体ウェーハ
２ ＧａＡｓ基板
３ バッファ層
４ ＨＢＴ機能層
１０ 気相成長半導体製造装置
１１ 原料供給ライン
１２ 反応器
１２Ａ 排気ポート
１３ サセプタ
１５ コイル
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ サブエミッタ層
４６、４７ エミッタコンタクト層

Claims (2)

1. 化合物半導体基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層をこの順序でＭＯＣＶＤ法を用いて気相成長させてＨＢＴ製造用の化合物半導体ウェーハを製造するための方法であって、
   前記サブコレクタ層として、キャリア濃度が３×１０¹⁸ｃｍ^-3〜４×１０¹⁸ｃｍ^-3のｎ型ＧａＡｓ層を前記化合物半導体基板上にＶ／ＩＩＩ比を１．０を超え５以下の範囲内として成長させ、
   前記サブコレクタ層は、成長温度を６２０℃〜５５０℃の範囲内として成長させるようにしたことを特徴とする化合物半導体ウェーハの製造方法。
2. 請求項１に記載の化合物半導体ウェーハの製造方法を用いて製作されたことを特徴とする化合物半導体素子。

Images