JP5833491B2 - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法 Download PDF

Info

Publication number
JP5833491B2
JP5833491B2 JP2012089446A JP2012089446A JP5833491B2 JP 5833491 B2 JP5833491 B2 JP 5833491B2 JP 2012089446 A JP2012089446 A JP 2012089446A JP 2012089446 A JP2012089446 A JP 2012089446A JP 5833491 B2 JP5833491 B2 JP 5833491B2
Authority
JP
Japan
Prior art keywords
raw material
doping
thin film
composition
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012089446A
Other languages
English (en)
Other versions
JP2013219242A (ja
Inventor
拓也 星
拓也 星
杉山 弘樹
弘樹 杉山
横山 春喜
春喜 横山
栗島 賢二
賢二 栗島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012089446A priority Critical patent/JP5833491B2/ja
Publication of JP2013219242A publication Critical patent/JP2013219242A/ja
Application granted granted Critical
Publication of JP5833491B2 publication Critical patent/JP5833491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、In,Ga,As,およびSbを含み、炭素がドーピングされてp型とされた化合物半導体からなる半導体薄膜の製造方法に関するものである。
通信の高速化、大容量化に対する要求が高まっており、ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor;HBT)などの高周波半導体トランジスタの性能向上が求められている。特に近年では、従来の高速化のトレンドの他に、集積回路レベルおよびデバイスレベルでの消費電力の低減が求められている。
これらのトランジスタは、抵抗率を107Ω・cm以上にまで高抵抗化したFe添加InP基板を用い、この基板の上に格子整合するInGaAs,InAlAs,AlInGaAsSb,InAlGaP,InAlGaAsPなどの材料を用い、有機金属化学気相成長法(MOVPE)や分子線エピタキシャル成長法(MBE)などの手法により作製された半導体層より構成されるのが一般である。
集積回路の低消費電力化には、HBTのベース層にバンドギャップの狭い(狭バンドギャップ)の材料を用いることが有効である。InP基板と比較的格子定数の近い、狭バンドギャップ材料として、InGaAsSbおよびInAlGaAsSbがある。これらの材料は、従来よりHBTのベース層として既に広く用いられているInGaAsと比較してもバンドギャップが小さい。このような狭バンドギャップ材料をHBTのベース層に適用することで、ベース-エミッタ間の内臓電位が小さくなるため、トランジスタの動作電圧を下げることができる。従って、このようなHBTを用いた機能性電気回路を作製した際、回路全体の消費電力低下が期待できる。
ところで、上述したトランジスタにおいては、高周波特性を高めるために、高濃度にn型やp型にドーピングされた層が一般に用いられる。例えば、InP基板上に形成したnpn型のHBTなどにおいては、ベース層には1019cm-3以上の高濃度にp型ドープしたInGaAsやGaAsSbなどの材料を用いるのが一般である。HBTに限らず、例えばMOSFETなどの電界効果型トランジスタにおいても、ソース・ドレインとなる半導体層には、ソース抵抗・ドレイン抵抗低減のため、高濃度にドーピングが行われる場合がある。
従って、狭バンドギャップ材料であるInGaAsSbやInAlGaAsSbを上述したようにトランジスタに適用するためには、高濃度p型ドーピングが必要である。しかし、これらの四元以上の混晶材料系においては、高濃度p型ドーピングを行い、高い正孔濃度を得ることがきわめて難しい。この理由について、以下に説明する。
GaAsSbやInGaAsでは、広く一般的に用いられるp型ドーパントとしては炭素(C)が挙げられる。CはInGaAsSbやInAlGaAsSbにおいても同様にp型伝導を示すことが知られている。Cドーピングを行う原料としては、多くの場合、四塩化炭素(CCl4)や四臭化炭素(CBr4)などのハロメタン系原料が用いられる。
しかしハロメタン系原料は、原料中に塩素(Cl)や臭素(Br)などのハロゲン元素が含まれるため、結晶成長の際に同時にエッチング反応が起こることが知られている。このエッチング効果により、結晶成長の際に半導体薄膜として取り込まれる固相の組成は、ドーピングを行っていない場合と比べて変動する。このようなエッチング効果による固相組成の変動は、半導体薄膜の固相組成の制御性や再現性を低下させる要因となりうる。
エッチング効果は、固相を構成する元素によって度合いが異なるが、InとGaとで比較した場合は、Inの方がGaよりもエッチング効果の影響を受けやすい(非特許文献1参照)。従って、InGaAsSbにハロメタン系原料によってCドーピングを行うと、固相In組成が減少してしまう。このため、In組成を所望の値とした状態で、高濃度にCドーピングをおない、高い成功濃度を得ることが容易ではない。
また、多くのIII−V族化合物半導体において、材料の混晶化により、ドーピングの効率が低下することが知られている。InGaAsSbにおいても同様に、固相In組成がInGaAsとGaAsSbの中間程度の領域、すなわち固相In組成xが0.2<x<0.3程度の範囲に近づくにつれて、正孔濃度は著しく減少する。
C以外の元素を用いたドーピングの試みもなされている。例えば、MBE法によりベリリウム(Be)ドーピングを行うことで、1019cm-3程度の高い正孔濃度のInGaAsSb薄膜が形成されたことが報告されている。また、ドーパントとして亜鉛(Zn)を用いる方法も考えられる。
しかし、これらの材料はいずれもII族の元素であり、ドーピングによってIII族であるInおよびGaのサイトに入る。このため、V族サイトに入るCを用いる場合と比べて、ドーピングした元素が半導体層中を拡散しやすく、特に半導体層のヘテロ接合界面の急峻性などを低下させ、所望のトランジスタ特性が得られない場合がある。また、これらのドーピング元素の拡散の影響により、トランジスタの長期的な信頼性が劣化してしまう場合もある。さらに、Znに関しては、半導体薄膜を形成する結晶成長装置の内部(成膜室)に残存し、例えば、亜鉛をドープしない半導体薄膜の形成に影響を及ぼす場合がある。
K. Tateno et. al. , "Carbon Doping and Etching in GaxIn1-xAsyP1-y on GaAs Substrates Using CBr4 by Metalorganic Chemical Vapor Deposition", Journal of Electronic Materials, vol.28, pp.63-68, 1999.
以上に説明したように、まず、HBTやFETなどのトランジスタにおいて、必要な層のドーピング濃度が不十分であると、接触抵抗が高くなり、デバイスの高周波特性が低下してしまう場合がある。特にHBTにおいては、ベース層が十分高い正孔濃度を有していないと、ベース層のシート抵抗が増大し、高い最大発振周波数が得られない。
しかしながら、InGaAsSbなどのような混晶材料においては、ドーピング効率が著しく低下してしまうため、高濃度ドーピングが難しいという問題がある。上述したように、ドーピング原料にハロメタン系原料を用いCをドーピングする場合、エッチング効果によりInGaAsSbの固相組成制御が難しい。特にGaとInとでは、Inの方がエッチング効果が大きいことから、In組成が低下してしまい、高In組成CドープInGaAsSbを得るのが難しい。
また前述したように、C以外のドーパントを用いる手法も考えられるが、III族サイトに入るドーパントは固相中の元素の拡散が起こりやすく、界面急峻性の劣化およびデバイスの長期的な信頼性の低下が引き起こされる。またZnをドーパントとして用いる場合は、成膜室内などにおけるZnの残存により、成膜における環境が変動してしまうという別の問題も発生する場合がある。
本発明は、以上のような問題点を解消するためになされたものであり、所望のIn組成が得られる状態で、高濃度にCがドープできるようにすることを目的とする。
本発明に係る半導体薄膜の製造方法は、In原料,Ga原料,As原料,およびSb原料を供給することを含む第1条件で化合物半導体を基板の上に堆積する第1工程と、第1工程に引き続いて、In原料,Ga原料,As原料,およびSb原料を供給することを含む第2条件で化合物半導体を基板の上に堆積する第2工程とを少なくとも備え、第1条件および第2条件でのハロメタン系の炭素ドーピング原料の供給量を、炭素ドーピング原料の分解過程で生じるハロゲンによるエッチング効果で、固相のIn組成が炭素ドーピング原料による炭素ドーピングを行っていない場合よりも小さくなることに基づいて調整し、かつ、第1条件および第2条件の一方は、他方に比較してハロメタン系の炭素ドーピング原料の供給量を少なくし、基板の上に、In,Ga,As,およびSbを含み、炭素がドーピングされてp型とされた化合物半導体の薄膜を形成する。
上記半導体薄膜の製造方法において、第1条件および第2条件は、In原料,Ga原料,As原料,およびSb原料の供給量を同一とすればよい。また、炭素ドーピング原料は、四塩化炭素または四臭化炭素であればよい。
以上説明したことにより、本発明によれば、所望のIn組成が得られる状態で、高濃度にCがドープできるようになるという優れた効果が得られる。
図1は、本発明の実施の形態における半導体薄膜の製造方法を説明するためのフローチャートである。 図2は、本発明の実施の形態における半導体薄膜の他の製造方法を説明するためのフローチャートである。 図3は、III族原料の供給比に対するInGaAsSbの固相In組成の変化を示す特性図である。 図4は、CBr4の供給量を変化させた2つの条件における、III族原料の供給比に対するInGaAsSbの固相In組成の変化を示す特性図である。 図5は、単純にCBr4を供給してInGaAsSbを結晶成長したときの、固相In組成の変化に対するInGaAsSbの正孔濃度の変化を示す特性図である。 図6は、本発明の実施の形態における半導体薄膜の製造方法を説明するシーケンス図である。 図7は、本発明の実施の形態における半導体薄膜の構成例を模式的に示す断面図である。 図8は、本発明の実施の形態における半導体薄膜の他の製造方法を説明するシーケンス図である。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体薄膜の製造方法を説明するためのフローチャートである。この製造方法は、まず、ステップS101で、基板の上に、In原料,Ga原料,As原料,およびSb原料を供給してIn,Ga,As,およびSbを含む化合物半導体を結晶成長する。
上述したステップS101に引き続き、ステップS102で、In原料,Ga原料,As原料,およびSb原料の供給とともに、新たにハロメタン系の炭素(C)ドーピング原料の供給を開始し、化合物半導体の結晶成長を継続する。
これにより、基板の上に、In,Ga,As,およびSbを含み、炭素がドーピングされてp型とされた化合物半導体の薄膜が形成できる。このように、化合物半導体の堆積を行うことで、In,Ga,As,およびSbを含むp型の化合物半導体薄膜を、所望のIn組成が得られ、かつ、高濃度にCがドープされた状態にすることができる。
ここで、上述では、ステップS101では、Cドーピング材料の供給をせず、ステップS102で、Cドーピング材料の供給を行うようにしたが、これに限るものではない。本発明は、第1工程で、In原料,Ga原料,As原料,およびSb原料を供給することを含む第1条件で化合物半導体を基板の上に堆積し、第2工程で、第1工程に引き続いて、In原料,Ga原料,As原料,およびSb原料を供給することを含む第2条件で化合物半導体を基板の上に堆積する中で、第1条件および第2条件の一方は、他方に比較してハロメタン系の炭素ドーピング原料の供給量を少なくすることが重要である。
従って、まず、第1工程で、基板の上に、In原料,Ga原料,As原料,およびSb原料に加え、ハロメタン系のCドーピング原料を供給し、In,Ga,As,およびSbを含む、炭素がドーピングされたp型の化合物半導体を結晶成長する。これに引き続き、第2工程で、Cドーピング原料の供給を停止し、In原料,Ga原料,As原料,およびSb原料の供給は継続して化合物半導体の結晶成長を継続してもよい。なお、Cドーピング原料を供給している状態では、この供給量の条件によっては、堆積される化合物半導体中に、Inがほとんど取り込まれない状態が発生する。しかしながら、Cドーピング原料を供給せずに堆積している段階では、所望とする組成にInが含まれた状態とすることができる。この点については、後述する。
また、上述した2つの工程を交互に繰り返すことで、目的とするp型の化合物半導体薄膜を形成してもよい。例えば、図2のフローチャートに示すように、まず、ステップS201で、In原料,Ga原料,As原料,およびSb原料に加え、ハロメタン系のCドーピング原料を供給し、In,Ga,As,およびSbを含む、炭素がドーピングされた第1半導体層を形成する。
引き続き、ステップS202で、Cドーピング原料の供給を停止し、In原料,Ga原料,As原料,およびSb原料の供給は継続し、第1半導体層の上に第2半導体層を形成する。次に、ステップS203で、規定の回数を繰り返したことを判断し、規定の回数を繰り返すまで、ステップS201およびステップS202を繰り返す。これにより、第1半導体層と第2半導体層が交互に複数層積層された状態で、所望のIn組成が得られ、かつ、高濃度にCがドープされたIn,Ga,As,およびSbを含むp型の化合物半導体薄膜が形成される。
以下、InGaAsSbを例にとり、ハロメタン系材料による炭素ドープによる固相中のIn組成の変化について説明する。まず、InGaAsSbに対してハロメタン系原料によって単純にCドープを行った実験の結果について、図3を用いて説明する。図3は、III族原料の供給比に対するInGaAsSbの固相In組成の変化を示す特性図である。この実験では、結晶成長を減圧MOCVD法により行い、原料にはトリエチルガリウム(TEGa)、トリメチルインジウム(TMIn)、アルシン(AsH3)、トリメチルアンチモン(TMSb)を用いた。また、ドーピング原料にはCBr4を用いた。また、原料の供給モル比は、全V族元素の供給モル流量が、全III族元素の供給モル流量よりも大きくなるような条件で行った。
図3に示されているように、ドーピング原料を供給しない場合(白三角)、固相In組成は、III族原料供給比の増大に対して比例的に増大する傾向にあった。このような傾向は、III−V族半導体結晶の結晶成長においては一般的に得られる。これに対し、ドーピング原料を供給した場合(黒丸)、III族原料供給比に対して固相In組成は比例関係ではなく、Inがほとんど固相に取り込まれない領域が存在した。特に、III族原料供給比が小さい領域では、固相In組成が0.1より小さくなり、Inが含まれない状態で薄膜が形成される場合があることが判明した。
これは、ドーピング原料であるCBr4の分解過程で生じるBrが、InGaAsSbに対してエッチング効果を持っており、エッチングの度合いが、Inの方がGaよりも大きいためである。CBr4などのハロメタン系の炭素ドーピング原料を導入すると、エッチング効果が発現され、このエッチング過程においてInの脱離量がGaよりも多くなる。この結果として、固相のIn組成がドーピングを行っていない場合よりも小さくなる。
このような現象は、Cドーピングに用いる原料が、形成する半導体層に対してエッチング効果を持っていれば本質的に起こりうる現象である。例えば多くのハロメタン系原料は、Cドーピングの原料として用いることができ、かつ同様のエッチング効果が起こりうる。
次に、ハロメタン系の炭素ドーピング原料の供給量変化に対するInGaAsSbの固相In組成の変化について調査した結果について説明する。図4は、CBr4の供給量を変化させた2つの条件における、III族原料の供給比に対するInGaAsSbの固相In組成の変化を示す特性図である。図4では、ドーピング原料の供給量を1.5倍に増大させた実験結果を示した。図4において、黒丸に対し、黒四角が、ドーピング原料の供給量を1.5倍にした状態を示している。ドーピング原料供給量を増大させると、Inがほとんど固相中に取り込まれない条件が、広いIII族供給原料比の領域に対して発生している。
次に、単純にCBr4を供給してInGaAsSbを結晶成長した場合の、正孔濃度と固相In組成との関係について調査した結果について図5を用いて説明する。図5は、単純にCBr4を供給してInGaAsSbを結晶成長したときの、固相In組成の変化に対するInGaAsSbの正孔濃度の変化を示す特性図である。
薄膜の形成時の結晶成長条件は、図3,図4の結果を得た実験の場合と同様である。図5の白四角に示すように、ドーピング原料供給量が一定の場合、固相In組成の増大に伴い正孔濃度は著しく低下していた。また、図5の黒四角に示すように、半導体薄膜形成時のドーピング原料供給量を1.5倍に増大させたとしても、正孔濃度を大幅に増大させることはできなかった。一方、固相In組成が小さい領域では、正孔濃度は、同様の条件で成長したInを含まないGaAsSbの場合(図5中の矢視線で示す値)と同程度の比較的高い値を維持できた。
以上に説明したように、In原料,Ga原料,As原料,およびSb原料に加え、ハロメタン系のCドーピング原料を供給し、InGaAsSbを結晶成長させようとする場合、Cドーピング原料の供給量を増加させると、成長している膜中のIn組成を所望とする状態にすることができない場合が存在することが分かる。言い換えると、単純にCドーピング原料を供給する結晶成長では、高い正孔濃度と所望とするIn組成とを同時に得ることができないことが分かる。
次に、InGaAsSbを例にとり、高い正孔濃度と所望とするIn組成とを同時に得ることができる原料供給について説明する。まず、各原料の供給について、図6のシーケンス図を用いて説明する。供給する原料は、Ga原料,In原料,As原料,Sb原料,およびドーピング原料である。
まず、時刻T1において、Ga原料,In原料,As原料,Sb原料,およびドーピング原料の供給を開始し、半導体基板の上に対する成膜を開始する。ここで、III族元素の原料であるGa原料およびIn原料の供給比は、図3および図4に示した、ドーピング原料を供給した状態ではInがほとんど取り込まれない範囲内を選ぶ。次いで、時刻T2において、ドーピング原料の供給を停止し、この状態を時刻T3まで継続する。この時刻T1からT3までの周期P1の間、ドーピング原料以外のGa原料,In原料,As原料,およびSb原料の供給量は変化させない。
周期P1の中で、時刻T1から時刻T2の間は、ドーピング原料を供給しているので、成長している層中(固相)にほとんどInは取り込まれないが、一方で高濃度にCがドープされて高い正孔濃度が得られる。次に、時刻T2から時刻T3の間は、ドーピング原料が供給されていないので、原料III族供給比とほぼ比例した状態のIn組成で、InGaAsSb層が得られ、一方で炭素はほぼアンドープの状態となる。このようにすることで、高濃度にCがドープされて低In組成の第1半導体層が時刻T1から時刻T2の間に形成され、ノンドープで所望のIn組成の第2半導体層が時刻T2から時刻T3の間に形成される。このような時刻T1から時刻T3までの間隔P1を1周期とし、同様にしてドーピング原料供給の停止および開始を繰り返す。
以上のシーケンスに従って成膜することで、図7の断面図に示すように、Cがドープされて高い正孔濃度が得られたp型のInGaAsSb薄膜704が、半導体基板701の上に形成される。半導体基板701の上には、高濃度にCがドープされて低In組成の第1半導体層702と、ノンドープで所望のIn組成の第2半導体層703とが、交互に積層されてInGaAsSb薄膜704が構成されている。
上述した本実施の形態における半導体薄膜の固相In組成xと正孔濃度pについて、以下に説明する。第1半導体層の固相In組成をx1とし、第2半導体層の固相In組成をx2とする。いま、上述したInGaAsSb薄膜704を構成する第1半導体層702の合計の厚さをd1とし、第2半導体層703の合計の厚さをd2とすれば、InGaAsSb薄膜704における固相In組成xは、次の式(1)で表される。
x=d11/(d1+d2)+d22/(d1+d2)・・・(1)
第1半導体層702は、ほとんどInが取り込まれない領域で結晶成長を行っているため、固相In組成x1はほぼ0(x1≒0)である。一方、第2半導体層703は、III族原料供給比に対して固相In組成が比例関係にある領域で結晶成長を行っているため、固相In組成x2は、ほぼIII族原料供給モル比(RIII)である(x2≒RIII)。従って近似的には、次の式(2)が得られる。
x≒d22/(d1+d2
≒d2III/(d1+d2)・・・(2)
次に正孔濃度について考える。第1半導体層702の正孔濃度をp1、第2半導体層703の正孔濃度をp2とすると、同様の類推により、InGaAsSb薄膜704の正孔濃度は次の式(3)で与えられる。
p=d11/(d1+d2)+d22/(d1+d2)・・・(3)
第2半導体層703は、結晶成長の最中にドーピング原料を供給していないので、ほぼp2≒0である。従って、半導体薄膜の正孔濃度pは近似的には次の式(4)で表される。
p≒d11/(d1+d2)・・・(4)
従って、Ga原料およびIn原料を、III族原料供給比RIIIが十分高くなるよう設定し、またドーピング原料を第1半導体層702の正孔濃度p1が十分高くなるよう設定し、図6に示したような原料供給シーケンスにより半導体薄膜を形成すれば、式1および式2で規定される固相In組成および正孔濃度が実現できる。さらに簡単に、第1半導体層702と第2半導体層703の層厚d1およびd2を等しい層厚に設定すれば、固相In組成および正孔濃度は、次の式(5)および式(6)で表される。
x≒RIII/2・・・(5)
p≒p1/2・・・(6)
一例ではあるが、RIII=0.3とし、また第1半導体層702の正孔濃度をp1=1×1020cm-3となるような条件のもと、図6に示すような原料供給シーケンスにて結晶成長を行い、第1半導体層702および第2半導体層703の層厚を等しい値に設定すれば、固相In組成x=0.15、ドーピング濃度p=5×1019cm-3のInGaAsSb薄膜704が得られる。
ところで、図6を用いた説明では、ドーピング原料の供給を、成膜開始と同時に開始し、途中でドーピング原料の供給を停止したが、これに限るものではなく、成膜開始時にはドーピング原料の供給はせず、1つの周期の中の途中からドーピング原料の供給を開始してもよい。例えば、時刻T1では、ドーピング原料の供給を開始せず、時刻T2でドーピング原料の供給を開始し、時刻T3でドーピング原料の供給を停止してもよい。このようにしても上述同様に、所望とするIn組成で、高い正孔濃度のInGaAsSb半導体薄膜が得られる。
また、上述では、ドーピング原料の供給を停止し、また、各周期を等しい時間としたが、これに限るものではない。例えば、図8のシーケンス図に示すように、原料供給を行ってもよい。なお、前述同様に、供給する原料は、Ga原料,In原料,As原料,Sb原料,およびドーピング原料である。
まず、時刻T’1において、Ga原料,In原料,As原料,Sb原料,およびドーピング原料の供給を開始し、半導体基板の上に対する成膜を開始する。ドーピング原料の供給量は任意とすればよい。次いで、時刻T’2において、ドーピング原料の供給を減少させ、この状態を時刻T’3まで継続する。時刻T’1からT’3までの周期P2の間、ドーピング原料以外のGa原料,In原料,As原料,およびSb原料の供給量は変化させない。ここでは、T’1−T’2におけるドーピング原料の供給に対し、T’2−T’3におけるドーピング原料の供給を減らす(変化させる)ことが重要である。
周期P2の中で、時刻T’1から時刻T’2の間は、ドーピング原料を高濃度に供給しているので、成長している層中(固相)にほとんどInは取り込まれないが、一方で高濃度にCがドープされて高い正孔濃度が得られる。次に、時刻T’2から時刻T’3の間は、ドーピング原料の供給量が減少しているので、Inが取り込まれたInGaAsSb層が得られ、一方で炭素はほぼ低濃度のドープ状態となる。このように、1つの周期の中で、ドーピング原料の供給量を変化させることで、高濃度にCがドープされて低In組成の第1半導体層が時刻T’1から時刻T’2の間に形成され、ノンドープで所望のIn組成の第2半導体層が時刻T’2から時刻T’3の間に形成される。
このような時刻T’1から時刻T’3までの間隔P2を第1周期とし、次の第2周期のP3では、時間を変化させる。例えば、時刻T’3から時刻T’4までを時刻T’1から時刻T’2までより長くし、また、時刻T’4から時刻T’5までを時刻T’2から時刻T’3までより長くしてもよい。このように、各周期の間隔を変化させてもよい。
上述したシーケンスにより形成したInGaAsSb半導体薄膜の固相In組成xと正孔濃度pについて説明する。固相組成については、式(1)と同様に決定される。第1半導体層を形成する際のドーピング原料の供給量を、必ずしもInが取り込まれない領域を用いる必要はないため、x1≒0のような近似はできず、式(1)のようなより一般化された式を用いる方がよい。また、正孔濃度についても同様である。第2半導体層においてもドーピングを行っているため、第2半導体層の正孔濃度p2はp2≒0の近似はできない。従って半導体薄膜の正孔濃度は、より一般化された式(3)を用いる方がよい。
上述した実施の形態における製造方法によれば、基板の上に互いに接して積層された第1半導体層および第2半導体層から構成された半導体薄膜であって、第2半導体層より低いIn組成とされた状態でIn,Ga,As,およびSbを含んで構成され、炭素のドーピングによる正孔濃度が第2半導体層より高い値とされた第1半導体層と、In,Ga,As,およびSbを含んで構成され、炭素のドーピングによる正孔濃度が第1半導体層より低い値とされている第2半導体層とが、基板の上に互いに接して積層された半導体薄膜が得られる。例えば、第1半導体層は、正孔濃度が、1×1019cm-3より高く、第2半導体層は、正孔濃度が、1×1019cm-3より低くなっていればよい。また、第1半導体層は、例えば、固相In組成が0.1より小さくなっていればよい。
ここで、第1半導体層は、GaAsSb,InGaAsSb,AlGaAsSb,およびInAlGaAsSbのいずれかであればよい。正孔濃度がより高濃度の第1半導体層では、前述したように、Inが取り込まれない状態で形成される場合もある。また、第2半導体層は、InGaAsSbおよびInAlGaAsSbのいずれかであればよい。
以上に説明したように、本発明では、In,Ga,As,およびSbを含む化合物半導体薄膜を形成するための、In原料,Ga原料,As原料,およびSb原料の供給過程で、p型を発現させるためのハロメタン系のCドーピング原料の供給量を、時系列的に増減させるようにした。この結果、本発明によれば、所望のIn組成が得られる状態で、高濃度にCがドープできるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、主に、ドーピング原料としてCBr4を用いた場合について説明したが、これに限るものではない。In、Ga、As,Sbを含む混晶系材料に対するエッチング効果は、ハロゲン系元素に起因するものであり、例えばCCl4などの他のハロメタン原料を用いても同様である。
また、上述した実施の形態では、InGaAsSbを例に説明したが、これに限るものではなく、例えば、上述したように、InAlGaAsSbに対しても同様の効果が得られる。
また、本発明における製造方法で得られる半導体薄膜は、デバイスを構成する半導体層として用いればよい。例えば、一例ではあるが、HBTのベース層として、本発明による半導体薄膜を用いることが可能である。例えば、高抵抗なInPからなる半導体基板上に、サブコレクタ層、コレクタ層を形成した後、本発明による半導体薄膜をベース層として形成し、この後、ベース層の上にエミッタ層を形成することで、高性能なHBTを得ることができる。
また、第1工程と第2工程との周期および周期の繰り返し数は、前述した実施の形態に限るものではない。例えば、HBTのベース層への応用を考えた場合、半導体薄膜の少数キャリアの輸送特性が最大限引き出せる周期および周期の繰り返し数を適宜に設定して用いればよい。また、本発明は、既に公知の技術として広く用いられている、超格子構造を用いた変調ドーピング技術の効果もあるが、この場合面内移動度が最大限になるように周期および周期の繰り返し数が最適化される。このように、適用するデバイスの構造に対し、周期および周期の繰り返し数は、適宜に設定して最適化させればよい。いずれにしても、第1工程と第2工程とを行えば、本発明の効果は得られる。
また、上述した実施の形態では、第1工程から第2工程への移行において、急峻にドーピング原料の供給量を変更したが、これに限るものではない。例えば、第1工程から第2工程への移行において、徐々にドーピング原料の供給量を減少させるようにしてもよく、徐々にドーピング原料の供給量を増加させるようにしてもよい。また、周期を繰り返す場合、全体として、ドーピング原料の供給量が、時間の変化に対して正弦波のように変化する状態としてもよい。
701…半導体基板、702…第1半導体層、703…第2半導体層、704…InGaAsSb薄膜。

Claims (3)

  1. In原料,Ga原料,As原料,およびSb原料を供給することを含む第1条件で化合物半導体を基板の上に堆積する第1工程と、
    前記第1工程に引き続いて、In原料,Ga原料,As原料,およびSb原料を供給することを含む第2条件で化合物半導体を前記基板の上に堆積する第2工程と
    を少なくとも備え、
    前記第1条件および前記第2条件でのハロメタン系の炭素ドーピング原料の供給量を、前記炭素ドーピング原料の分解過程で生じるハロゲンによるエッチング効果で、固相のIn組成が前記炭素ドーピング原料による炭素ドーピングを行っていない場合よりも小さくなることに基づいて調整し、
    かつ、前記第1条件および前記第2条件の一方は、他方に比較して前記炭素ドーピング原料の供給量を少なくし、
    前記基板の上に、In,Ga,As,およびSbを含み、炭素がドーピングされてp型とされた化合物半導体の薄膜を形成することを特徴とする半導体薄膜の製造方法。
  2. 請求項1記載の半導体薄膜の製造方法において、
    前記第1条件および前記第2条件は、In原料,Ga原料,As原料,およびSb原料の供給量を同一とすることを特徴とする半導体薄膜の製造方法。
  3. 請求項1または2記載の半導体薄膜の製造方法において、
    前記炭素ドーピング原料は、四塩化炭素または四臭化炭素であることを特徴とする半導体薄膜の製造方法。
JP2012089446A 2012-04-10 2012-04-10 半導体薄膜の製造方法 Active JP5833491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012089446A JP5833491B2 (ja) 2012-04-10 2012-04-10 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012089446A JP5833491B2 (ja) 2012-04-10 2012-04-10 半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2013219242A JP2013219242A (ja) 2013-10-24
JP5833491B2 true JP5833491B2 (ja) 2015-12-16

Family

ID=49591005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089446A Active JP5833491B2 (ja) 2012-04-10 2012-04-10 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP5833491B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6096569B2 (ja) * 2013-04-04 2017-03-15 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタの製造方法
JP6193738B2 (ja) * 2013-11-19 2017-09-06 日本電信電話株式会社 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ
JP6152070B2 (ja) * 2014-04-23 2017-06-21 日本電信電話株式会社 貼り合わせ用InGaSb積層構造基板
CN113646906A (zh) * 2019-04-09 2021-11-12 杜鹏 用于探测器的超晶格吸收体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287946B1 (en) * 1999-05-05 2001-09-11 Hrl Laboratories, Llc Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers
JP2010050176A (ja) * 2008-08-20 2010-03-04 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の製造方法、半導体受光素子の製造方法、化合物半導体及び半導体受光素子
JP5410856B2 (ja) * 2009-06-24 2014-02-05 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
JP5198384B2 (ja) * 2009-08-18 2013-05-15 独立行政法人科学技術振興機構 半導体積層構造
JP5432060B2 (ja) * 2010-05-17 2014-03-05 日本電信電話株式会社 アバランシェフォトダイオード

Also Published As

Publication number Publication date
JP2013219242A (ja) 2013-10-24

Similar Documents

Publication Publication Date Title
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP5833491B2 (ja) 半導体薄膜の製造方法
JP5108694B2 (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法
WO2020009020A1 (ja) トンネル電界効果トランジスタ
JP2013021024A (ja) トランジスタ素子
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
CN100350577C (zh) 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置
WO2015182593A1 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2008103546A (ja) Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ
JP2007103925A (ja) 半導体装置及びその製造方法
JP2004214576A (ja) ヘテロバイポーラトランジスタ
JP6200375B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP3502267B2 (ja) バイポーラトランジスタの作製方法
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP4901110B2 (ja) 化合物半導体エピタキシャル結晶及びその成長方法
JP2017011264A (ja) 半導体基板、半導体基板の製造方法およびヘテロ接合バイポーラトランジスタ
JP6193738B2 (ja) 半導体薄膜の作製方法およびヘテロ接合バイポーラトランジスタ
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
CN117766389A (zh) 一种异质结双极晶体管及其mocvd外延生长方法
JP2006019378A (ja) 半導体素子
JP2003086603A (ja) pn接合を有する薄膜結晶ウエハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151029

R150 Certificate of patent or registration of utility model

Ref document number: 5833491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150