JP5432060B2 - アバランシェフォトダイオード - Google Patents

アバランシェフォトダイオード Download PDF

Info

Publication number
JP5432060B2
JP5432060B2 JP2010112971A JP2010112971A JP5432060B2 JP 5432060 B2 JP5432060 B2 JP 5432060B2 JP 2010112971 A JP2010112971 A JP 2010112971A JP 2010112971 A JP2010112971 A JP 2010112971A JP 5432060 B2 JP5432060 B2 JP 5432060B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electric field
field control
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010112971A
Other languages
English (en)
Other versions
JP2011243675A (ja
Inventor
允洋 名田
好史 村本
直輝 重川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010112971A priority Critical patent/JP5432060B2/ja
Publication of JP2011243675A publication Critical patent/JP2011243675A/ja
Application granted granted Critical
Publication of JP5432060B2 publication Critical patent/JP5432060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、アバランシェ現象を利用したアバランシェフォトダイオードに関する。
Pin型フォトダイオードに比較して高いS/N比が得られる高速・高感度なフォトダイオードとして、アバランシェフォトダイオードがあり、光通信の受光素子として用いられている。アバランシェフォトダイオードは、アバランシェ現象を利用することで、光電変換した電子を増幅する機能を備えたフォトダイオードである。
アバランシェ現象は、生成された電子ならびに正孔が、電圧により加速されて格子位置原子に衝突し、この衝突により二次電子ならびに正孔が生じ、生じた二次電子および正孔がさらに電圧で加速され、また格子原子と衝突して電子正孔対を生むことが連鎖的に発生する現象である。アバランシェフォトダイオードでは、半導体光吸収層にバンドギャップ以上のエネルギーを有する波長の光を入射することで生成した電子ならびに正孔を、上述したアバランシェ現象により倍増させる。
このように、アバランシェフォトダイオードは、素子自体が電流の増幅機能を有しているといえる。一般的なフォトダイオードは、量子効率が最高で100%であるのに対し、アバランシェフォトダイオードは、アバランシェ効果により電子または正孔を増倍させるため、100%以上の量子効率が可能である。
また、一般的なフォトダイオードとの構造上の相違点として、アバランシェフォトダイオードは、図9に示すように、n型層901,光吸収層904,p型層905に加え、増倍層902および電界制御層903を備えている。ここで、素子内で光電子を電界により加速してアバランシェ増幅を起こすためには、アバランシェ効果を生じさせる部位のイオン化率が高く、またアバランシェ効果を生じさせる部位に高い電界がかかることが要求される。このため、一般的なアバランシェフォトダイオードにおいては、光吸収層904と増倍層902は分離し、増倍層902は、例えばInPやInAlAsなどのイオン化率の高い材料から構成する。また、光吸収層904と増倍層902の間に電界制御層903を挟むことで、増倍層902にかかる電圧を制御し、選択的に増倍層902に高電圧がかかるように設計されている。
アバランシェフォトダイオードでは光吸収層904に、例えば1.55μmや1.3μmなどの波長の光通信用の光を入射することで、光吸収層904内で電子正孔対を生じさせる。上記の一般例においては、増倍層902を構成するInPは、電子より正孔の方がイオン化率が高いため、実効キャリアを正孔としてアバランシェフォトダイオードを作製する方が一般的である。しかしこの場合においては、正孔の移動度が遅いため、高周波に対応するアバランシェフォトダイオードの作製は困難であった。これに対し、InPからなる増倍層に対して電子注入する構造が提案されている(非特許文献1参照)。この構成とすることで、電子が実効キャリアとなり、高周波に対応させることが可能となる。
また、一般的に、アバランシェフォトダイオードにおいて、光電流が検出され始めるオン電圧(Von)以上の電圧において、増倍層に入射する電子は増倍され始め、この増倍率は印加電圧に依存して緩やかに上昇する。しかし、アバランシェブレークダウン電圧(Vb)以上の電圧においては、暗電流が共に爆発的に増大するため、フォトダイオードとしては機能しない。このため、アバランシェフォトダイオードの動作領域としては、Vbを超えない程度にできるだけ高い電圧をかけて使用することが一般的である。
従って、アバランシェフォトダイオードの動作には、Vbが制御できるようにすることが重要となる。Vbの値は、電界制御層のキャリア面密度や増倍層/電界制御層ヘテロ界面の急峻性に支配されている。
図10は、ドーパントが拡散していない状態でのVb電圧を基準としたVb変化量の、pドープ電界制御層におけるドーパントの拡散長依存性の計算結果を示す特性図である。図10から分かるように、ドーパントの拡散長に依存してVb電圧が変化している。これは、Vb電圧が安定であるように設計するためには、ドーパントの拡散領域を安定的に形成する必要があることを示している。
しかし、Znの拡散係数が大きいため、制御性の良いドーピングが困難であり、Znをドープしてp型としたInPより電界制御層を形成したのでは、増倍層/電界制御層の急峻なヘテロ界面の作製は困難であり、Vbを安定させることは困難である。
また、VbおよびVonは、電界制御層におけるキャリアの面密度にも依存する。図11は、VonとVbの電界制御層におけるキャリアの面密度依存性を示す特性図である。図11に示すように、キャリアの面密度が変化することによって、Vb、Vonともに大きく変化していることが分かる。しかし、Znをドーパントとして用いる場合、Znの水素化による問題があるため、この点でも、制御性の良いドーピングならびに急峻なヘテロ界面の作製は困難であり、VbおよびVonを安定させることは困難である。
以上に説明したように、実効キャリアを電子としたアバランシェフォトダイオードにおいては、電界制御層のドーピング条件として、電界制御層の膜厚ならびにドーピング濃度において高い制御性が要求されるが、ドーパントとしてZnを用いると、上記要求条件を満たすことが困難であったことが分かる。
Y. Hirota, S. Ando and T. Ishibashi,"High-Speed Avalanche Photodiode with a Neutral Absorption Layer for 1.55m Wavelength" Jpn. J. Appl. Phys. , Vol.43, No.3A, pp. L 375-L 377, 2004. M. J. Cherng, G. B. Stringfellow and R. M. Cohen, "Organometallic vapor phase epitaxial growth of GaAs0.5 Sb0.5", Appl. Phys. Lett. , vol.44, no.7, pp.677-679, 1984. N. Kobayashi, T. Makimoto and Y. Horikoshi, "Abrupt p-type doping profile of carbon atomic layer doped GaAs grown by flow-rate modulation epitaxy",Appl. Phys. Lett. , vol.50, no.20, pp1435-1437, 1987. Y. Oda, N. Watanabe, M. Uchida, M. Sato, H. Yokoyama and T. Kobayashi, "Suppression of hydrogen passivation in carbon-doped GaAsSb grown by MOCVD", Journal of Crystal Growth, vol.261, pp.393-397, 2004. T. Katayama, Y. Kawamura, H. Takasaki, A. Yamamoto and N. Inoue, "Structural dependence of intersubband absorption of In0.53Ga0.47As/GaAs0.5Sb0.5 type II quantum well structures lattice-matched to InP",Journal of Crystal Growth, vol.209, pp.450-453, 2000.
上述したように、アバランシェフォトダイオードにおけるVonやVbといった、安定的な動作上最も重要なパラメータは、アバランシェフォトダイオードのエピタキシャル構造内の電界制御層のドーピング状態に大きく左右される。実効キャリアを電子としたアバランシェフォトダイオードにおいては、電界制御層はp型半導体で形成されるが、このドーパントとして広く用いられるZnは拡散係数が高く、ドーピングコントロールは困難である。このため、拡散したZnにより、急峻でないヘテロ界面が形成され、また、Znの水素化によってVb,Vonが変動し、結果としてアバランシェフォトダイオードの信頼性、歩留まりを低下させるという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、電子を実効キャリアとする電界制御層を用いたアバランシェフォトダイオードにおいて、所望とするアバランシェブレークダウン電圧が安定して得られるようにすることを目的とする。
本発明に係るアバランシェフォトダイオードは、基板の上に形成された、n型の半導体からなる第1半導体層、アンドープの半導体からなる増倍層、p型の半導体からなる電界制御層、半導体からなる光吸収層、およびp型の半導体からなる第2半導体層からなる積層構造と、第2半導体層の上に形成された第1電極と、第1半導体層に形成された第2電極とを少なくとも備え、第1半導体層の側より、増倍層、電界制御層、光吸収層、および第2半導体層は、これらの順に配置され、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層,増倍層,電界制御層,および第2半導体層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層,電界制御層,および第2半導体層は、不純物を導入することで各々の導電型とされ、光吸収層は、第1半導体層および第2半導体層よりも不純物濃度が低い状態とされ、電界制御層は、アンチモンを含む化合物半導体から構成されて炭素を不純物として導入することでp型とされている。
上記アバランシェフォトダイオードにおいて、電界制御層は、アンチモンに加えてインジウムを含んで構成された化合物半導体から構成されていてもよい。また、電界制御層は、アンチモンおよびインジウムに加えてアルミニウムを含んで構成された化合物半導体から構成されていてもよい。
上記アバランシェフォトダイオードにおいて、第1半導体層は基板の側に配置され、増倍層と第1半導体層との間に配置されて不純物を導入することで形成されたn型領域を備える第3半導体層を備え、n型領域は、増倍層の形成領域内に配置されて増倍層より小さい面積に形成されているようにしてもよい。また、第2半導体層は基板の側に配置され、第1半導体層は、増倍層の形成領域内に配置されて増倍層より小さい面積に形成されているようにしてもよい。また、電界制御層の伝導帯端は、増倍層の伝導帯端より高い状態とされているとよい。
以上説明したように、本発明によれば、電界制御層は、アンチモンを含む化合物半導体から構成されて炭素を不純物として導入することでp型とされているようにしたので、電子を実効キャリアとする電界制御層を用いたアバランシェフォトダイオードにおいて、所望とするアバランシェブレークダウン電圧が安定して得られるようなる。
図1は、本発明の実施の形態1におけるアバランシェフォトダイオードの構成を示す構成図である。 図2は、本発明の実施の形態2におけるアバランシェフォトダイオードの構成を示す構成図である。 図3は、本発明の実施の形態2におけるアバランシェフォトダイオードのエネルギーバンド状態を示すバンド図である。 図4は、本発明の実施の形態3におけるアバランシェフォトダイオードの構成を示す構成図である。 図5は、本発明の実施の形態3におけるアバランシェフォトダイオードのエネルギーバンド状態を示すバンド図である。 図6は、本発明の実施の形態4におけるアバランシェフォトダイオードの構成を示す構成図である。 図7は、増倍層703の伝導帯端より電界制御層704の伝導帯端の方が高い状態のアバランシェフォトダイオードの構成を示す構成図である。 図8は、増倍層703の伝導帯端より電界制御層704の伝導帯端の方が高い状態のアバランシェフォトダイオードのエネルギーバンド状態を示すバンド図である。 図9は、アバランシェフォトダイオードの構成を示す構成図である。 図10は、ドーパントが拡散していない状態でのVb電圧を基準としたVb変化量の、pドープ電界制御層におけるドーパントの拡散長依存性の計算結果を示す特性図である。 図11は、VonとVbの電界制御層におけるキャリアの面密度依存性を示す特性図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるアバランシェフォトダイオードの構成を示す構成図である。このアバランシェフォトダイオードは、例えば、基板101の上に形成されたn型の半導体からなる第1半導体層102と、第1半導体層102の上に形成されたアンドープの半導体からなる増倍層103と、増倍層103の上に形成されたp型の半導体からなる電界制御層104と、電界制御層104の上に形成された半導体からなる光吸収層105と、光吸収層105の上に形成されたp型の半導体からなる第2半導体層106と、第2半導体層106の上に形成された第1電極107と、第1半導体層102に形成された第2電極108とを少なくとも備える。加えて、電界制御層104は、アンチモン(Sb)を含む化合物半導体から構成されて炭素(C)を不純物として導入することでp型とされている。
ここで、光吸収層105は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層102,増倍層103,電界制御層104,および第2半導体層106は、光吸収層105を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層102および第2半導体層106は、不純物を導入することで各々の導電型とされ、光吸収層105は、第1半導体層102および第2半導体層106よりも不純物濃度が低い状態とされていればよい。
例えば、基板101は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層102は、高濃度に不純物が導入されたn型のInP(n+−InP)から構成されていればよい。また、増倍層103は、アンドープのInPから構成されていればよい。また、電界制御層104は、Cを不純物として導入することでp型としたGaAsSbから構成されていればよい。例えば、As:Sbの組成比がAs:50%,Sb:50%とされたGaAsSbから構成されていればよい。この組成比とすることで、InPの(001)面およびIn0.53Ga0.47Asに格子整合する(非特許文献2参照)。
また、光吸収層105は、アンドープのInGaAsより構成されていればよい。光吸収層は、例えば、In0.53Ga0.47Asから構成すれば、1.55μm帯光通信に対応させ、かつ他の構成層との格子整合性を得ることができる。また、第2半導体層106は、高濃度に不純物が導入されたp型のInGaAsP(p+−InGaAsP)から構成されていればよい。
なお、増倍層103,電界制御層104,光吸収層105,および第2半導体層106は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。
ここで、本実施の形態におけるアバランシェフォトダイオードは、所謂下面入射型であり、基板101の側より入射して光吸収層105を抜けてきた入射光は、第1電極107で反射し、再び光吸収層105に戻る。この構造の場合、光吸収層105と反射層を兼ねる第1電極107との間に、基板101のような各半導体層よりも非常に厚みのある物体が入らない。このため、たとえ第1電極107によって反射光が広がったとしても、光吸収層105に到達するまでの広がりは極わずかで済み、ほとんどの光は光吸収層105に再び戻っていく。このため、下面入射型とすることで、受光部を小さくしても光電変換効率の低下を抑えることが可能となる。
ここで、本実施の形態におけるアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板101上に、Siを不純物としてドーピングしたn型のInP(第1半導体層102)、アンドープのInGaAsP(増倍層103)、Cを不純物としてドーピングしたn型のGaAsSb(電界制御層104)、アンドープのInGaAs(光吸収層105)、およびZnを不純物としてドーピングしたp型のInGaAsP(第2半導体層106)をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。
次に、p型のInGaAsPの層の上に、第1電極107を形成する。例えば、第1電極107となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層/チタン層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、p型のInGaAsPの層(第2半導体層106)にオーミック接続する第1電極107が形成できる。これは、所謂リフトオフ法と呼ばれる製造方法である。
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチング)により、上述したアンドープのInGaAsP,n型のGaAsSb,アンドープのInGaAs,およびp型のInGaAsPの層をパターニングし、所望の形状(メサ形状)とした増倍層103,電界制御層104,光吸収層105,第2半導体層106を形成する。この後、上記パターニングにより露出した第1半導体層102の上に、第2電極108を形成する。第2電極108は、チタン層/白金層/金層の3層構造とする。第1電極107と同様に、電子ビーム蒸着法とリフトオフ法とにより第2電極108を形成すればよい。
以下、本実施の形態における電界制御層104について説明する。電界制御層104をn型とするためのドーパントとして用いるCは、Znなどの他のドーパントと比較して拡散係数が小さく、急峻なヘテロ界面を作製することが可能であるという利点を持っている(非特許文献3参照)。しかし、InPおよびInGaAsにドーピングしたCは、水素化しやすいなどの問題がある。また。Cは、成長条件によってIII族サイトおよびAsのどちらに対しても置換し、結果としてn型にもp型にもなり得る。このため、InPやInGaAsに対するCは、ドーピング制御性が困難なものとなっている。
これに対し、GaAsSbなどのSbを含む化合物半導体にドーピングしたCは、高い選択性でSbサイトを置換し、1価のアクセプタとして働くことが知られており、またSbを置換したCは、水素化が起こりにくいことが知られている(非特許文献4)。従って、Sbを含む化合物半導体の場合、Cをドーピングしてp型とすれば、ドーパントの拡散領域が安定した状態に形成できるようになる。これらのことより、電界制御層104として、GaAsSbなどのSbを含む化合物半導体を採用することにより、急峻な増倍層/電界制御層ヘテロ界面が作製でき、またドーパントの水素化による劣化が抑制できるようになる。この結果、本実施の形態によれば、所望とするアバランシェブレークダウン電圧が安定して得られるようになる。また、光電流が検出され始めるオン電圧を安定させることができる。
[実施の形態2]
次に、本発明の実施の形態2について説明する。図2は、本発明の実施の形態2におけるアバランシェフォトダイオードの構成を示す構成図である。このアバランシェフォトダイオードは、例えば、基板101の上に形成されたn型の半導体からなる第1半導体層102と、第1半導体層102の上に形成されたアンドープの半導体からなる増倍層103と、増倍層103の上に形成されたp型の半導体からなる電界制御層204と、電界制御層204の上に形成された半導体からなる光吸収層105と、光吸収層105の上に形成されたp型の半導体からなる第2半導体層106と、第2半導体層106の上に形成された第1電極107と、第1半導体層102に形成された第2電極108とを少なくとも備える。
ここで、光吸収層105は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層102,増倍層103,電界制御層204,および第2半導体層106は、光吸収層105を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層102および第2半導体層106は、不純物を導入することで各々の導電型とされ、光吸収層105は、第1半導体層102および第2半導体層106よりも不純物濃度が低い状態とされていればよい。
例えば、基板101は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層102は、高濃度に不純物が導入されたn型のInP(n+−InP)から構成されていればよい。また、増倍層103は、アンドープのInPから構成されていればよい。
また、光吸収層105は、アンドープのInGaAsより構成されていればよい。光吸収層は、例えば、In0.53Ga0.47Asから構成すれば、1.55μm帯光通信に対応させることができる。また、第2半導体層106は、高濃度に不純物が導入されたp型のInGaAsP(p+−InGaAsP)から構成されていればよい。
上述した構成は、前述した実施の形態1と同様である。本実施の形態2では、電界制御層204を、Cを不純物として導入することでp型としたInGaAsSbから構成する。このようにすることで、図3の(b)のバンド図に示すように、電界制御層204の伝導帯端と光吸収層105の伝導帯端との差(バンドオフセット301)をより小さくすることができる。なお、図3は、バイアス電圧を印加した動作状態のアバランシェフォトダイオードにおけるエネルギーバンドの状態を示している。
図3の(a)に示すように、GaAsSbからなる電界制御層104の伝導帯端は、InGaAsからなる光吸収層105の伝導帯端よりも高く位置し、これらの間のバンドオフセットは0.37eVと大きい(非特許文献5参照)。このため、前述した実施の形態1の構成では、InGaAsからなる光吸収層105で生じた光電子が、GaAsSbからなる電界制御層104によりブロックされる可能性がある。
これらの構成に対し、III族元素としてInを添加したInGaAsSbから電界制御層204を構成することで、電界制御層204の伝導帯端を下げることができる。このようにすることで、電界制御層/光吸収層間の伝導帯オフセットを緩和できる。
ところで、前述した実施の形態1および本実施の形態2においても、増倍層の伝導帯端に対して電界制御層の伝導帯端の方が高い状態となっている。このようにすることで、電界制御層から増倍層への界面で入射電子を加速させ、一定の外部電界強度下における「dead space」を短くし、アバランシェフォトダイオードの性能を向上させることができる。
ここで、「dead space」について説明する。アバランシェ効果が生じるためには、光吸収層で生成された電子が、増倍層内の電界によって加速され、この運動エネルギーが増倍層を構成する半導体のイオン化の閾値エネルギーを超えることが条件となる。このアバランシェ効果が生じるまでの電子の走行距離を「dead space」が呼ばれている。高速・高利得のアバランシェフォトダイオードを実現するためには、「dead space」を短くする必要がある。
しかし、「dead space」は、材料(半導体)のイオン化閾値エネルギーと増倍層に印加されている電界強度によって支配されているため、一定の電界強度で動作させることを前提としたアバランシェフォトダイオードにおいては「dead space」を任意に変化させることは容易ではない。
このように、増倍層内の「dead space」は、アバランシェフォトダイオードの性能を左右する重要なパラメータであるが、「dead space」は材料のイオン化閾値エネルギーと電界強度によって支配されるため、任意に制御することは困難である。これに対し、前述したように、増倍層に接した電界制御層に伝導帯端が増倍層の伝導帯端よりも高い材料を用いれば、増倍層の界面で入射電子を加速させ、一定の外部電界強度下における「dead space」を短くし、アバランシェフォトダイオードの性能を向上させることができる。
[実施の形態3]
次に、本発明の実施の形態3について説明する。図4は、本発明の実施の形態3におけるアバランシェフォトダイオードの構成を示す構成図である。このアバランシェフォトダイオードは、例えば、基板101の上に形成されたn型の半導体からなる第1半導体層102と、第1半導体層102の上に形成されたアンドープの半導体からなる増倍層103と、増倍層103の上に形成されたp型の半導体からなる電界制御層404と、電界制御層404の上に形成された半導体からなる光吸収層105と、光吸収層105の上に形成されたp型の半導体からなる第2半導体層106と、第2半導体層106の上に形成された第1電極107と、第1半導体層102に形成された第2電極108とを少なくとも備える。
ここで、光吸収層105は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層102,増倍層103,電界制御層404,および第2半導体層106は、光吸収層105を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層102および第2半導体層106は、不純物を導入することで各々の導電型とされ、光吸収層105は、第1半導体層102および第2半導体層106よりも不純物濃度が低い状態とされていればよい。
例えば、基板101は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層102は、高濃度に不純物が導入されたn型のInP(n+−InP)から構成されていればよい。また、増倍層103は、アンドープのInPから構成されていればよい。
また、光吸収層105は、アンドープのInGaAsより構成されていればよい。光吸収層は、例えば、In0.53Ga0.47Asから構成すれば、1.55μm帯光通信に対応させることができる。また、第2半導体層106は、高濃度に不純物が導入されたp型のInGaAsP(p+−InGaAsP)から構成されていればよい。
上述した構成は、前述した実施の形態1と同様である。本実施の形態3では、電界制御層404を、Cを不純物として導入することでp型としたInGaAsAlSbから構成する。このようにすることで、図5の(b)のバンド図に示すように、電界制御層404の価電子帯端と光吸収層105の価電子帯端との差(バンドオフセット301)をより小さくすることができる。なお、図5は、バイアス電圧を印加した動作状態のアバランシェフォトダイオードにおけるエネルギーバンドの状態を示している。
図5の(a)に示すように、GaAsSbからなる電界制御層104の価電子帯端は、InGaAsからなる光吸収層105の価電子帯端よりも低く位置し、これらの間のバンドオフセットは0.37eVと大きい。このため、前述した実施の形態の構成では、増倍層で生じた正孔が、電界制御層を経て光吸収層でブロックされる可能性がある。
これらの構成に対し、III族元素としてInに加えてAlを添加したInGaAsAlSbから電界制御層404を構成することで、電界制御層404の価電子帯端を下げ、電界制御層404の価電子帯端と光吸収層105および増倍層103の価電子帯端との差(バンドオフセット501)を小さくする(なくす)ことができる。このようにすることで、増倍層/電界制御層/光吸収層間の価電子帯オフセットを緩和でき、増倍層で生じた正孔が、より円滑に光吸収層に到達できるようになる。
[実施の形態4]
次に、本発明の実施の形態4について説明する。図6は、本発明の実施の形態4におけるアバランシェフォトダイオードの構成を示す構成図である。このアバランシェフォトダイオードは、例えば、基板101の上に形成されたn型の半導体からなる第1半導体層102と、第1半導体層102の上に形成されたアンドープの半導体からなる増倍層103と、増倍層103の上に形成されたp型の半導体からなる電界制御層104と、電界制御層104の上に形成された半導体からなる光吸収層105と、光吸収層105の上に形成されたp型の半導体からなる第2半導体層106と、第2半導体層106の上に形成された第1電極107と、第1半導体層102に形成された第2電極108とを少なくとも備える。
上述した構成は、前述した実施の形態1と同様である。本実施の形態4では、増倍層103と第1半導体層102との間に配置されて不純物を導入することで形成されたn型領域611を備える第3半導体層610を備える。n型領域611は、増倍層103の形成領域内に配置されて増倍層103より小さい面積に形成されている。第3半導体層610は、例えば、InPから構成されていればよい。また、n型領域611は、例えば、Siを不純物として導入することでn型とされていればよい。n型領域611は、イオン注入法および拡散法により形成すればよい。
本実施の形態によれば、n型領域611を増倍層103より小さい面積としたので、増倍層103にかかる電圧を面方向に対して狭く集中することができ、結果としてアバランシェフォトダイオードの動作に必要な電界、すなわちオン電圧Vonを小さくすることができる。
以上に説明したように、本発明によれば、電界制御層としてSb系材料を採用し、拡散係数の小さいCのドーピングによりp型としたので、急峻な半導体界面を作成することができ、半導体界面への不純物拡散のVbに及ぼす影響を抑制できる。また、Sbサイトを置換したCは、水素化の影響を受け難いため、VbやVon等への特性変化が抑制できる。結果として、広帯域・高利得でありかつ高い信頼性を持ち、高歩留まりなアバランシェフォトダイオードが得られるようになる。
ところで、増倍層における「dead space」の短縮化の観点では、電界制御層をアンチモンが含まれる化合物半導体から構成して炭素を不純物として導入する必要はない。例えば、図7に示すように、例えば、半絶縁性のInPから構成された基板701の上に形成されたn+−InPからなる第1半導体層702と、第1半導体層702の上に形成されたアンドープのInPからなる増倍層703と、増倍層703の上に形成されたp型のInAlAsからなる電界制御層704と、電界制御層704の上に形成されたInGaAsからなる光吸収層705と、光吸収層705の上に形成されたp+−InGaAsAlからなる第2半導体層706と、第2半導体層706の上に形成された第1電極707と、第1半導体層702に形成された第2電極708とで、アバランシェフォトダイオードを構成してもよい。電界制御層704を構成するInAlAsは、例えば、Znをドープすることでp型とすればよい。
なお、光吸収層705は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層702,増倍層703,電界制御層704,および第2半導体層706は、光吸収層705を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層702および第2半導体層706は、不純物を導入することで各々の導電型とされ、光吸収層705は、第1半導体層702および第2半導体層706よりも不純物濃度が低い状態とされていればよい。
上述したアバランシェフォトダイオードによれば、図8のバンド図に示すように、増倍層703の伝導帯端より電界制御層704の伝導帯端の方が高い状態となる。アバランシェフォトダイオードでは、光吸収層705において光励起された電子は、電界制御層704の伝導帯に移り、電界制御層/増倍層間の伝導帯端オフセットにより加速され、増倍層703に注入される。このとき、図8に示すバンド構造とすることで、電界制御層/増倍層のバンドが連続である構造と比較して、電子は高いエネルギーをもって増倍層703に入射するため、より短い「dead space」を経た後で、増倍層703内で原子をイオン化させることができるようになる。結果として、アバランシェフォトダイオードの利得が大きくなり、帯域を広くすることができ、性能を向上させることができるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの組み合わせおよび変形が実施可能であることは明白である。例えば、上述した実施の形態では、増倍層としてInPを用いて説明したが、InGaAsPやInAlAsなどの他の半導体材料でもよく、またInGaAs/InAlAsなどの超格子構造を有する増倍層でもよい。また、各層の形成に有機金属気相成長法を用いたが、分子線エピタキシー法などの他の結晶成長方法を用いてもよい。
また、実施の形態4で説明したn型領域611を備える第3半導体層610の構成は、実施の形態2および実施の形態3のアバランシェフォトダイオードに組み合わせてもよい。また、上述した実施の形態では、下面入射型を例に説明したが、これに限るものではなく、基板の反対側より光が入射する構成としてもよいことはいうまでもない。
また、上述した実施の形態では、基板の側にn型の半導体からなる第1半導体層が配置される場合について説明したが、これに限るものではなく、基板の側にp型の半導体からなる第2半導体層が配置されるようにしてもよい。この場合、基板の側より、第2半導体層、光吸収層、電界制御層、増倍層、および第1半導体層が、これらの順に積層されることになる。いずれにしても、第1半導体層の側より、増倍層、電界制御層、光吸収層、および第2半導体層が、これらの順に配置されていればよい。
なお、基板の側にp型の半導体からなる第2半導体層が配置される場合、第1半導体層を、増倍層の形成領域内に配置されて増倍層より小さい面積に形成することで、増倍層にかかる電圧を面方向に対して狭く集中することができ、実施の形態4と同様の効果が得られる。
101…基板、102…第1半導体層、103…増倍層、104…電界制御層、105…光吸収層、106…第2半導体層、107…第1電極、108…第2電極。

Claims (6)

  1. 基板の上に形成された、n型の半導体からなる第1半導体層、アンドープの半導体からなる増倍層、p型の半導体からなる電界制御層、半導体からなる光吸収層、およびp型の半導体からなる第2半導体層からなる積層構造と、
    前記第2半導体層の上に形成された第1電極と、
    前記第1半導体層に形成された第2電極と
    を少なくとも備え、
    前記第1半導体層の側より、前記増倍層、前記電界制御層、前記光吸収層、および前記第2半導体層は、これらの順に配置され、
    前記光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、
    前記第1半導体層,増倍層,電界制御層,および前記第2半導体層は、前記光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、
    前記第1半導体層,電界制御層,および前記第2半導体層は、不純物を導入することで各々の導電型とされ、
    前記光吸収層は、前記第1半導体層および前記第2半導体層よりも不純物濃度が低い状態とされ、
    前記電界制御層は、アンチモンを含む化合物半導体から構成されて炭素を不純物として導入することでp型とされている
    ことを特徴とするアバランシェフォトダイオード。
  2. 請求項1記載のアバランシェフォトダイオードにおいて、
    前記電界制御層は、アンチモンに加えてインジウムを含んで構成された化合物半導体から構成されていることを特徴とするアバランシェフォトダイオード。
  3. 請求項2記載のアバランシェフォトダイオードにおいて、
    前記電界制御層は、アンチモンおよびインジウムに加えてアルミニウムを含んで構成された化合物半導体から構成されていることを特徴とするアバランシェフォトダイオード。
  4. 請求項1〜3のいずれか1項に記載のアバランシェフォトダイオードにおいて、
    前記第1半導体層は前記基板の側に配置され、
    前記増倍層と前記第1半導体層との間に配置されて不純物を導入することで形成されたn型領域を備える第3半導体層を備え、
    前記n型領域は、前記増倍層の形成領域内に配置されて前記増倍層より小さい面積に形成されていることを特徴とするアバランシェフォトダイオード。
  5. 請求項1〜3のいずれか1項に記載のアバランシェフォトダイオードにおいて、
    前記第2半導体層は前記基板の側に配置され、
    前記第1半導体層は、前記増倍層の形成領域内に配置されて前記増倍層より小さい面積に形成されていることを特徴とするアバランシェフォトダイオード。
  6. 請求項1〜5のいずれか1項に記載のアバランシェフォトダイオードにおいて、
    前記電界制御層の伝導帯端は、前記増倍層の伝導帯端より高い状態とされていることを特徴とするアバランシェフォトダイオード。
JP2010112971A 2010-05-17 2010-05-17 アバランシェフォトダイオード Active JP5432060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010112971A JP5432060B2 (ja) 2010-05-17 2010-05-17 アバランシェフォトダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112971A JP5432060B2 (ja) 2010-05-17 2010-05-17 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
JP2011243675A JP2011243675A (ja) 2011-12-01
JP5432060B2 true JP5432060B2 (ja) 2014-03-05

Family

ID=45410060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112971A Active JP5432060B2 (ja) 2010-05-17 2010-05-17 アバランシェフォトダイオード

Country Status (1)

Country Link
JP (1) JP5432060B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5700561B2 (ja) * 2011-12-12 2015-04-15 日本電信電話株式会社 受光素子
JP5833491B2 (ja) * 2012-04-10 2015-12-16 日本電信電話株式会社 半導体薄膜の製造方法
JP6036197B2 (ja) * 2012-11-13 2016-11-30 三菱電機株式会社 アバランシェフォトダイオードの製造方法
KR102504305B1 (ko) * 2017-06-08 2023-02-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102354380B1 (ko) * 2017-07-20 2022-01-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
EP3680941B1 (en) * 2017-09-06 2022-09-28 Nippon Telegraph and Telephone Corporation Avalanche photodiode and method for manufacturing same
JP7247822B2 (ja) * 2019-08-30 2023-03-29 株式会社豊田中央研究所 受光素子
US20220416098A1 (en) * 2019-10-15 2022-12-29 Nippon Telegraph And Telephone Corporation Light Receiving Element
CN112968071B (zh) * 2021-04-15 2022-09-06 长春工业大学 一种雪崩二极管及其制备方法

Also Published As

Publication number Publication date
JP2011243675A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5432060B2 (ja) アバランシェフォトダイオード
US7829915B2 (en) Avalanche photodiode
JP6755285B2 (ja) アバランシェ・フォトダイオード
JP5497686B2 (ja) アバランシェフォトダイオード
JP6030416B2 (ja) アバランシェフォトダイオードおよびその製造方法
CA2473223A1 (en) Charge controlled avalanche photodiode and method of making the same
JP5327892B2 (ja) アバランシ・フォトダイオード
JPH022691A (ja) 半導体受光素子
JP2004200703A5 (ja)
JP2004200703A (ja) ショットキー接合接点を備えたユニポールフォトダイオード
JP2000012890A (ja) 超高速・低電圧駆動アバランシェ増倍型半導体受光素子
JP2016213362A (ja) アバランシェフォトダイオード
JP6542732B2 (ja) 受光素子の評価方法および評価用素子
JP7024918B1 (ja) アバランシェフォトダイオード
JP6705762B2 (ja) アバランシェフォトダイオード
JP5700561B2 (ja) 受光素子
JPH0493088A (ja) アバランシェフォトダイオード
JPH02119274A (ja) アバランシェフォトダイオード
JP5992867B2 (ja) アバランシェフォトダイオード
CN110518085B (zh) 锑化物超晶格雪崩光电二极管及其制备方法
JP2671569B2 (ja) アバランシェフォトダイオード
JP5519442B2 (ja) アバランシェフォトダイオード
JP2018182261A (ja) 半導体受光デバイス
JP2012049235A (ja) フォトダイオード
CN112531047A (zh) 红外探测器及其制作方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350