以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1におけるアバランシェフォトダイオード(APD)について、図1を用いて説明する。このAPDは、まず、基板101の上に形成されたn型の半導体からなるn型コンタクト層102を備える。また、n型コンタクト層102の上には、アンドープの半導体からなる増倍層103が形成されている。例えば、増倍層103は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成されていればよい。
また、増倍層103の上には、p型の半導体からなる電界制御層104が形成されている。また、電界制御層104の上には、半導体からなる電子走行層105が形成されている。また、電子走行層105の上には、半導体からなる光吸収層106が形成されている。また、光吸収層106の上には、p型の半導体からなるp型コンタクト層107が形成されている。
上述した構成に加え、本発明では、p型コンタクト層107は、電子走行層105より下の層より小さい面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層107は、他の層より小さい面積とされている。この構造では、p型コンタクト層107は、平面視で光吸収層106の領域の内側に配置される状態となる。また、電子走行層105は、光吸収層106より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層102およびp型コンタクト層107には、各々電極(不図示)が電気的に接続して形成されている。
以下、より詳細に説明する。APDにおいては、素子への電圧を0Vから逆電圧となるようその電圧を大きくしていく際に、まずはn型コンタクト層102およびp型とした電界制御層104の空乏化を伴いながら、増倍層103の電界強度が上昇していく。電界制御層104が完全空乏化する電圧よりも印加電圧が大きくなると、電子走行層105および光吸収層106に電界が生じ始め、光吸収層106において生成されたフォトキャリアはドリフト移動を始める。この電圧においてAPDとしては高速動作が可能になり、この電圧をオン電圧と呼ぶ。
上述したオン電圧以上の電圧印加においては、増倍層103、電子走行層105、光吸収層106のそれぞれの電界強度が上昇していく。正常なAPD動作をする場合、増倍層103の電界強度がアバランシェブレークダウンを引き起こす電界強度となる電圧がブレークダウン電圧となる。この場合の、素子中央部の垂直方向における電界強度プロファイルを、図2の実線で示す。また、図2の点線で、上述したAPDのエッジ部111における垂直方向の電界強度プロファイルを示す。電子走行層105の効果により、エッジ部111の直下の部分であっても、増倍層103の電界強度の局所的な上昇は抑制することが可能となる。
さて、本発明の基本的な素子構造では、図1に示すように、p型コンタクト層107を光吸収層106より以下の領域より小さい面積とすることによって、素子の、基板101の平面に平行な水平方向における中心部に電界を集中させ、素子側面における電界を緩和するようにしている。この電界を緩和するための多段メサ構造を用いた場合、p型コンタクト層107のエッジ部111の直下においてエッジ電界が生じる。このエッジ電界が増倍層103に及んだ場合、増倍層103の電界強度はエッジ電界が及ぶ部分のみ局所的に上昇し、エッジブレークダウンを誘発するため、これを回避するための工夫が必要になる。
増倍層103におけるエッジブレークダウンを抑制する手法として、エッジ部分と増倍層103を空間的に分離することが知られている。しかしながら、光吸収層106を厚くする場合、その膜厚に応じて受光感度およびAPDの帯域が大きく変換する。これは、図3に示すように、光吸収層106においては電子、正孔の両方がドリフト移動するため、電子に比べて飽和速度の小さい正孔が素子全体の帯域を律速するためである。このため、APDにおいてエッジブレークダウンの抑制を目的として光吸収層106の膜厚を変化させることは、感度と帯域といったAPDにおける最も重要な特性の設計事項に影響することになる。
上述した影響を防ぐため、エッジ部分と増倍層103との間に電子走行層105を設けている。電子走行層105によってエッジ部分と増倍層103とを空間的に分離でき、結果として、エッジブレークダウンを抑制することが可能となる。加えて、電子走行層105を、光吸収層106を構成する材料よりも大きいバンドギャップを持つ材料で構成することで、エッジブレークダウンに対する耐圧を高くしている。例えば、光吸収層106をGeから構成した場合、電子走行層105を、SiGeなどの、光吸収層106を構成する材料よりも大きいバンドギャップを持つ材料で構成することで、エッジブレークダウンに対する耐圧を高くすることができる。
ところで、電子走行層105の厚さは、感度に影響を与えることが無く、増倍層103におけるアバランシェ増倍が無い場合、電子走行層105を走行するキャリアは比較的飽和速度の大きい電子のみである。一方、増倍層103におけるアバランシェ増倍がある場合、電子走行層105は正孔がドリフト移動する。
これに対し、本発明では、電子走行層105を光吸収層106とは異なる材料から構成しており、電子走行層105を、光吸収層106よりも正孔飽和速度の大きい任意の材料から構成することができる。電子走行層105を、光吸収層106よりも正孔飽和速度の大きいものとすることで、電子走行層105の厚さの変化がAPD全体の帯域特性に与える影響を、前述した光吸収層106の膜厚を変化させることでエッジブレークダウンを抑制する既知の技術と比較すると小さくすることができる。本発明にはこのような利点がある。
実施の形態1におけるAPDは、例えば、基板101は、高抵抗シリコンから構成し、n型コンタクト層102は、n型のシリコンから構成し、増倍層103は、シリコンから構成し、電界制御層104は、p型のシリコンから構成し、電子走行層105は、SiGeから構成し、光吸収層106は、Geから構成し、p型コンタクト層107は、p型のGeから構成すればよい。SiGeは、Geと比べて高い正孔飽和速度を有することが知られている。
上述した各層は、SiやGeを、例えば、よく知られたCVD(Chemical Vapor Deposition)法により成長することで形成すればよい。また、n型ドーパントとしては、例えばヒ素(As)を用い、p型ドーパントとしては例えばボロン(B)を用いればよい。また、基板101は、高抵抗あるいは反絶縁性基板を用いると高周波特性を確保する上で有利であることは言うまでもない。
各層となる材料を基板101の上に結晶成長して積層構造を形成した後、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術により、各層をパターニングして素子構造形成すればよい。また、蒸着などにより電極を形成すればよい。例えば、p型コンタクト層107は、一般に用いられている反応性イオンエッチング技術によって、平面視円形のメサ形状に加工すればよい。
この後、光吸収層106およびこれより下層をp型コンタクト層107より大きい面積の、平面視円形のメサ形状に加工する。この加工では、p型コンタクト層107のエッチング加工の後に、再度レジストパタンを形成するが、このレジストパタンを、p型コンタクト層107よりも大きいメサ形状に形成すればよい。光吸収層106およびこれより下層を、p型コンタクト層107より大きい面積とすることで、APD動作時における素子の側面電界を軽減でき、高信頼化が可能な構造が実現できる。
この加工では、同一形状のレジストパタンで、CF4とO2の混合ガスにより、光吸収層106からn型コンタクト層102の表面までをエッチングすればよい。n型コンタクト層102は、増倍層103、電界制御層104、電子走行層105、および光吸収層106のメサより大きい面積としておく。このメサ周囲のn型コンタクト層102の上に、一方の電極パッドが形成できる。他方の電極パッドは、p型コンタクト層107の上に形成すればよい。
上述したメサ形状の加工後に、金属配線を形成する。例えば、電子ビーム蒸着を用いてチタン(Ti)/アルミニウム(Al)により、上述した各電極パッドを形成し、この後SiO2やSiNなどの絶縁材料による表面保護膜を形成する。表面保護膜の形成後、表面保護膜に上述した各電極パッドに到達するスルーホールを形成し、各々の電極パッドに接続されるように電子ビーム蒸着法あるいはメッキ法などを用いて金(Au)により各配線を形成すればよい。
以上に示したように、本発明によれば、光吸収層106より大きいバンドギャップエネルギーの電子走行層105を、光吸収層106と増倍層103との間に設けたので、メサ型のAPDにおいて、素子の劣化を抑制した上で、エッジブレークダウンによる動作不良を抑制しながら、高速・高感度動作を実現することができる。
[実施の形態2]
次に、本発明の実施の形態2におけるAPDについて図4を用いて説明する。このAPDは、まず、基板201の上に形成されたn型の半導体からなるn型コンタクト層202を備える。また、n型コンタクト層202の上には、アンドープの半導体からなる増倍層203が形成されている。
また、増倍層203の上には、p型の半導体からなる電界制御層204が形成されている。また、電界制御層204の上には、半導体からなる電子走行層205が形成されている。また、電子走行層205の上には、半導体からなる光吸収層206が形成されている。また、光吸収層206の上には、p型の半導体からなるp型コンタクト層207が形成されている。
また、p型コンタクト層207は、電子走行層205より下の層より小さい面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層207は、他の層より小さい面積とされている。この構造では、p型コンタクト層207は、平面視で光吸収層206の領域の内側に配置される状態となる。また、電子走行層205は、光吸収層206より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層202およびp型コンタクト層207には、各々電極(不図示)が電気的に接続して形成されている。
上述した構成は、前述した実施の形態1と同様である。実施の形態2では、電子走行層205が、アクセプタ不純物が添加されてp型とされている。電子走行層205のアクセプタ不純物濃度は、5×1017cm-3以下とされている。他の層を構成する材料は、前述した実施の形態1と同様である。
実施の形態2におけるAPDの動作原理を以下に述べる。実施の形態2のAPDにおいては、素子への電圧を0Vから逆電圧となるようその電圧を大きくしていく際に、まずはn型コンタクト層202および電界制御層204の空乏化を伴いながら、増倍層203の電界強度が上昇していく。電界制御層204が完全空乏化する電圧よりも印加電圧が大きくなると、電子走行層205における空乏化が開始する。
電子走行層205が完全空乏化した後、光吸収層206に電界が生じ始め、光吸収層206において生成されたフォトキャリアはドリフト移動を始める。この電圧においてAPDとしては高速動作が可能になる。この電圧が、いわゆるオン電圧である。オン電圧以上の電圧印加においては、増倍層203、電子走行層205、光吸収層206のそれぞれの電界強度が上昇していく。正常なAPD動作をする場合、増倍層203の電界強度がアバランシェブレークダウンを引き起こす電界強度となる電圧がブレークダウン電圧となる。この場合の、素子の中央部における垂直方向の電界強度プロファイルを図5の実線に示す。また、図5の点線で、上述したp型コンタクト層207の周縁部(エッジ部)における垂直方向の電界強度プロファイルを示す。
実施の形態2においては、実施形態1と同様に増倍層203におけるエッジブレークダウンを抑制できるとともに、電子走行層205、光吸収層206におけるエッジブレークダウンも抑制できる。更に電子走行層205を、5×1017cm-3以下の低濃度のp型とすることで、実施形態1と比較して、増倍層203に効率的に電界を印加できるようになるため、同じ電圧状態においても光吸収層206における電界強度をより小さくすることができる。
ただし、電子走行層205における不純物濃度を5×1017cm-3を上回るような高い値とする場合、増倍層203における電界強度がアバランシェブレークダウンを生じる電界強度となる素子電圧に至っても、電子走行層205が完全空乏化せず、光吸収層206における電界強度がゼロとなり、フォトキャリアがドリフト移動しないという懸念がある。このため、実施の形態2における電子走行層205の不純物濃度には上限が存在する。
ここで説明した、電界強度をより小さくできることは、構造設計上の自由度が向上するという効果を与える。実施の形態2においては、実施の形態1と比較して更に光吸収層206におけるエッジブレークダウンの抑制効果を大きくすることが可能となる。
実施の形態2におけるAPDは、例えば、基板201は、高抵抗シリコンから構成し、n型コンタクト層202は、n型のシリコンから構成し、増倍層203は、シリコンから構成し、電界制御層204は、p型のシリコンから構成し、電子走行層205は、p-−SiGeから構成し、光吸収層206は、Geから構成し、p型コンタクト層207は、p型のGeから構成すればよい。
上述した各層は、SiやGeを、例えば、よく知られたCVD法により成長することで形成すればよい。また、n型ドーパントとしては、例えばAsを用い、p型ドーパントとしては例えばボロンBを用いればよい。
各層となる材料を基板201の上に結晶成長して積層構造を形成した後、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術により、各層をパターニングして素子構造形成すればよい。また、蒸着などにより電極を形成すればよい。例えば、p型コンタクト層207は、一般に用いられている反応性イオンエッチング技術によって、平面視円形のメサ形状に加工すればよい。
この後、光吸収層206およびこれより下層をp型コンタクト層207より大きい面積の、平面視円形のメサ形状に加工する。この加工では、p型コンタクト層207のエッチング加工の後に、再度レジストパタンを形成するが、このレジストパタンを、p型コンタクト層207よりも大きいメサ形状に形成すればよい。光吸収層206およびこれより下層を、p型コンタクト層207より大きい面積とすることで、APD動作時における素子の側面電界を軽減でき、高信頼化が可能な構造が実現できる。
この加工では、同一形状のレジストパタンで、CF4とO2の混合ガスにより、光吸収層206からn型コンタクト層202の表面までをエッチングすればよい。例えば、n型コンタクト層202は、増倍層203、電界制御層204、電子走行層205、および光吸収層206のメサより大きい面積としておく。このメサ周囲のn型コンタクト層202の上に、一方の電極パッドが形成できる。他方の電極パッドは、p型コンタクト層207の上に形成すればよい。
上述したメサ形状の加工後に、金属配線を形成する。例えば、電子ビーム蒸着を用いてTi/Alにより、上述した各電極パッドを形成し、この後SiO2やSiNなどの絶縁材料による表面保護膜を形成する。表面保護膜の形成後、表面保護膜に上述した各電極パッドに到達するスルーホールを形成し、各々の電極パッドに接続されるように電子ビーム蒸着法あるいはメッキ法などを用いてAuにより各配線を形成すればよい。
以上に示したように、実施の形態2においても、前述した実施の形態1と同様に、メサ型のAPDにおいて、素子の劣化を抑制した上で、エッジブレークダウンによる動作不良を抑制しながら、高速・高感度動作を実現することができる。
[実施の形態3]
次に、本発明の実施の形態3におけるAPDについて、図6A、図6Bを用いて説明する。このAPDは、まず、基板301の上に形成されたn型の半導体からなるn型コンタクト層302を備える。また、n型コンタクト層302の上には、アンドープの半導体からなる増倍層303が形成されている。
また、増倍層303の上には、p型の半導体からなる電界制御層304が形成されている。また、電界制御層304の上には、半導体からなる電子走行層305が形成されている。また、電子走行層305の上には、半導体からなる光吸収層306が形成されている。また、光吸収層306の上には、p型の半導体からなるp型コンタクト層307が形成されている。また、電子走行層305は、光吸収層306より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層302およびp型コンタクト層307には、各々電極(不図示)が電気的に接続して形成されている。
上述した構成は、前述した実施の形態1と同様である。実施の形態3では、例えば、図6Aに示すように、p型コンタクト層307が、電子走行層305より下の層より小さい面積とされているとともに、光吸収層306が、p型コンタクト層307と同じ面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層307および光吸収層306は、他の層より小さい面積とされている。この構造では、p型コンタクト層307および光吸収層306は、平面視で電子走行層305の領域の内側に配置される状態となる。
また、実施の形態3では、例えば、図6Bに示すように、電子走行層305を、下部305aと、下部305aより小さい面積とされた上部305bとから構成し、上部305bは、p型コンタクト層307および光吸収層306と同じ面積とし、下部305aは、電子走行層305より下の層と同じ面積とする。この場合においても、p型コンタクト層307および光吸収層306は、電子走行層305より下の層より小さい面積とされている。
実施の形態3のAPDにおいては、素子への電圧を0Vから逆電圧となるようその電圧を大きくしていく際に、まず、n型コンタクト層302および電界制御層304の空乏化を伴いながら、増倍層303の電界強度が上昇していく。電界制御層304が完全空乏化する電圧よりも印加電圧が大きくなると、電子走行層305および光吸収層306における空乏化が開始する。この電圧がオン電圧であり、オン電圧においてAPDとしては高速動作が可能になる。オン電圧以上の電圧印加においては、増倍層303、電子走行層305、光吸収層306のそれぞれの電界強度が上昇していく。
正常なAPD動作をする場合、増倍層303の電界強度がアバランシェブレークダウンを引き起こす電界強度となる電圧がブレークダウン電圧となる。この場合の、素子中央部における垂直方向の電界強度プロファイルを図7の実線に示す。また、図7の点線で、上述したAPDのp型コンタクト層307(光吸収層306)の周縁部(エッジ部)の垂直方向における電界強度プロファイルを示す。また、図7の一点鎖線で、p型コンタクト層307(光吸収層306)より外側における垂直方向の電界分布を示す。
実施の形態3においては、図7の一点鎖線に示す増倍層303の端面部分における垂直方向の電界強度は、電界制御層304が完全空乏化する電圧まで上昇するが、これ以上、素子に電圧を印加しても、一点鎖線に示すように、エッジの外側の電界強度はそれ以上には上昇しない。これは、図7中の一点鎖線で示す部分においては、電界制御層304より上層には電荷が存在していないためである。
このように、実施の形態3によれば、増倍層303、電子走行層305の端面部分の電界強度を小さくすることができる。また、光吸収層306はp型コンタクト層307と平面視で同形状となるように加工しているため、光吸収層306においては原理的にエッジ電界が発生しない。よって、光吸収層306におけるエッジブレークダウンを抑制できる。
図7の実線および点線に示すように、実施の形態3では、前述した実施の形態1,2とは異なり、光吸収層306のエッジ電界は生じないため、光吸収層306は素子の中央部と端面とで同等の電界強度に保たれる。一方で、電子走行層305は、一定のエッジ電界が生じ得るが、例えば光吸収層306としてGeを用いた場合に、電子走行層305を、SiGeなどの、光吸収層306を構成する材料よりも大きいバンドギャップを持つ材料で構成することで、エッジブレークダウンに対する耐圧を高くすることが可能である。
実施の形態3では、図6Bに示すように、電子走行層305の一部(ないしは全部)をエッチングにより加工してp型コンタクト層307(光吸収層306)と同じ面積としてもその効果は失われない。このように、実施の形態3では、p型コンタクト層307および光吸収層306のメサ形状の加工条件には、深さ方向に対する高いエッチング制御性が要求されず、素子作製が容易になる。
実施の形態3においても、前述した実施の形態1と同様に、増倍層303におけるエッジブレークダウンを抑制できるとともに、電子走行層305、光吸収層306におけるエッジブレークダウンも抑制できる。特に実施の形態1、2と比較して、実施の形態3では、光吸収層306におけるエッジブレークダウンは完全に回避することができる。ここで説明した、エッジ部の電界強度をより小さくできることは、構造設計上の自由度が向上するという効果を与える。
実施の形態3におけるAPDは、例えば、基板301は、高抵抗シリコンから構成し、n型コンタクト層302は、n型のシリコンから構成し、増倍層303は、シリコンから構成し、電界制御層304は、p型のシリコンから構成し、電子走行層305は、SiGeから構成し、光吸収層306は、Geから構成し、p型コンタクト層307は、p型のGeから構成すればよい。これら材料の構成は、前述した実施の形態1と同様である。
上述した各層は、SiやGeを、例えば、よく知られたCVD法により成長することで形成すればよい。また、n型ドーパントとしては、例えばAsを用い、p型ドーパントとしては例えばボロンBを用いればよい。
各層となる材料を基板301の上に結晶成長して積層構造を形成した後、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術により、各層をパターニングして素子構造形成すればよい。また、蒸着などにより電極を形成すればよい。例えば、p型コンタクト層307および光吸収層306は、一般に用いられている反応性イオンエッチング技術によって、平面視円形のメサ形状に加工すればよい。
この後、電子走行層305およびこれより下層をp型コンタクト層307および光吸収層306より大きい面積の、平面視円形のメサ形状に加工する。この加工では、p型コンタクト層307および光吸収層306のエッチング加工の後に、再度レジストパタンを形成するが、このレジストパタンを、p型コンタクト層307および光吸収層306よりも大きいメサ形状に形成すればよい。電子走行層305およびこれより下層を、p型コンタクト層307および光吸収層306より大きい面積とすることで、APD動作時における素子の側面電界を軽減でき、高信頼化が可能な構造が実現できる。
この加工では、同一形状のレジストパタンで、CF4とO2の混合ガスにより、電子走行層305からn型コンタクト層302の表面までをエッチングすればよい。例えば、n型コンタクト層302は、増倍層303、電界制御層304、および電子走行層305のメサより大きい面積としておく。このメサ周囲のn型コンタクト層302の上に、一方の電極パッドが形成できる。他方の電極パッドは、p型コンタクト層307の上に形成すればよい。
上述したメサ形状の加工後に、金属配線を形成する。例えば、電子ビーム蒸着を用いてTi/Alにより、上述した各電極パッドを形成し、この後SiO2やSiNなどの絶縁材料による表面保護膜を形成する。表面保護膜の形成後、表面保護膜に上述した各電極パッドに到達するスルーホールを形成し、各々の電極パッドに接続されるように電子ビーム蒸着法あるいはメッキ法などを用いてAuにより各配線を形成すればよい。
[実施の形態4]
次に、本発明の実施の形態4におけるAPDについて、図8を用いて説明する。このAPDは、まず、基板401の上に形成されたn型の半導体からなるn型コンタクト層402を備える。また、n型コンタクト層402の上には、アンドープの半導体からなる増倍層403が形成されている。例えば、増倍層403は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成されていればよい。
また、増倍層403の上には、p型の半導体からなる電界制御層404が形成されている。また、電界制御層404の上には、半導体からなる電子走行層405が形成されている。また、電子走行層405の上には、p型の半導体からなる光吸収層406が形成されている。実施の形態4では、光吸収層406は、アクセプタ不純物が添加されてp型とされている。例えば、光吸収層406のアクセプタ不純物濃度は、5×1015cm-3以上とされていればよい。光吸収層406におけるアクセプタ不純物濃度は、不純物が導入可能な範囲で、5×1015cm-3以上とされていればよい。また、光吸収層406の上には、p型の半導体からなるp型コンタクト層407が形成されている。
また、p型コンタクト層407は、電子走行層405より下の層より小さい面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層407は、他の層より小さい面積とされている。また、電子走行層405は、光吸収層406より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層402およびp型コンタクト層407には、各々電極(不図示)が電気的に接続して形成されている。
上述した実施の形態4では、光吸収層406以外は、前述した実施の形態1と同様である。
実施の形態4におけるAPDとしての動作原理を以下に述べる。実施の形態4のAPDにおいては、素子への電圧を0Vから逆電圧となるようその電圧を大きくしていく際に、まず、n型コンタクト層402および電界制御層404の空乏化を伴いながら、増倍層403の電界強度が上昇していく。電界制御層404が完全空乏化する電圧よりも印加電圧が大きくなると、電子走行層405および光吸収層406における空乏化が開始する。この電圧においてAPDとしては高速動作が可能になる(オン電圧)。
このオン電圧以上の電圧印加においては、増倍層403、電子走行層405、光吸収層406のそれぞれの電界強度が上昇していく。正常なAPD動作をする場合、増倍層403の電界強度がアバランシェブレークダウンを引き起こす電界強度となる電圧がブレークダウン電圧となる。
実施の形態3においては、例えば光吸収層406に1×1017cm-1以上のアクセプタ不純物をドーピングしている。このため、電子走行層405において電界が生じるよりも高い電圧印加においても、光吸収層406は一定の電圧までは完全空乏化せず、空乏化領域と電気的中性を保った領域とに分かれる。この結果、実施の形態4では、APDの動作電圧においても光吸収層406の電界強度は小さく保つことが可能となる。
この場合の、素子の中央部における垂直方向の電界強度プロファイルを図9の実線に示す。また、p型コンタクト層407の周縁部(エッジ部分)における垂直方向の電界強度プロファイルを図9の点線に示す。前述した実施の形態と比較して、光吸収層406の電界強度を格段に小さくできるため、光吸収層406にエッジ電界が生じてもエッジブレークダウンを抑制できる。
さて、実施の形態4においては、アクセプタ不純物のドーピング濃度によって光吸収層406におけるキャリア輸送機構を変化させることができる。所望のAPDの動作電圧において、光吸収層406全域が空乏化される場合、通常の電子、正孔のドリフト輸送によって、電子は増倍層403側に注入され、正孔はp型コンタクト層407側に移動する。一方、所望のAPD動作電圧において、光吸収層406の一部が空乏化する場合、光吸収層406の空乏化した部分においては電子/正孔のドリフト移動、電気的中性を保つ部分においては電子拡散によって、電子は増倍層403側に注入される。このキャリア移動は、MUTC−PD(modified uni-traveling photodiode)の動作原理と同一である(非特許文献7)。
このように、実施の形態4においては、光吸収層406へのドーピング制御性の良否に関わらず、APD全体としての空乏層幅が小さくなるため、APDの動作電圧を低電圧化することができる。光吸収層406の不純物濃度は設計事項であり、本発明の本質を損なうことなく、素子作製上の制御性や結晶成長上の層厚制御性、素子としての動作電圧設計との兼ね合いで最適化されるものである。
ただし、光吸収層406における不純物濃度が5×1015cm-3を下回るような低濃度の場合、素子への電圧印加に対し、光吸収層406は容易に空乏化する。このため、実施の形態4におけるキャリア輸送機構を用いる場合、光吸収層406の不純物濃度には、5×1015cm-3以上という下限がある。
実施の形態4におけるAPDは、例えば、基板401は、高抵抗シリコンから構成し、n型コンタクト層402は、n型のシリコンから構成し、増倍層403は、シリコンから構成し、電界制御層404は、p型のシリコンから構成し、電子走行層405は、SiGeから構成し、光吸収層406は、p-−Geから構成し、p型コンタクト層407は、p型のGeから構成すればよい。
上述した各層は、SiやGeを、例えば、よく知られたCVD法により成長することで形成すればよい。また、n型ドーパントとしては、例えばAsを用い、p型ドーパントとしては例えばBを用いればよい。
各層となる材料を基板401の上に結晶成長して積層構造を形成した後、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術により、各層をパターニングして素子構造形成すればよい。また、蒸着などにより電極を形成すればよい。例えば、p型コンタクト層407は、一般に用いられている反応性イオンエッチング技術によって、平面視円形のメサ形状に加工すればよい。
この後、光吸収層406およびこれより下層をp型コンタクト層407より大きい面積の、平面視円形のメサ形状に加工する。この加工では、p型コンタクト層407のエッチング加工の後に、再度レジストパタンを形成するが、このレジストパタンを、p型コンタクト層407よりも大きいメサ形状に形成すればよい。光吸収層406およびこれより下層を、p型コンタクト層407より大きい面積とすることで、APD動作時における素子の側面電界を軽減でき、高信頼化が可能な構造が実現できる。
この加工では、同一形状のレジストパタンで、CF4とO2の混合ガスにより、光吸収層406からn型コンタクト層402の表面までをエッチングすればよい。n型コンタクト層402は、増倍層403、電界制御層404、電子走行層405、および光吸収層406のメサより大きい面積としておく。このメサ周囲のn型コンタクト層402の上に、一方の電極パッドが形成できる。他方の電極パッドは、p型コンタクト層407の上に形成すればよい。
上述したメサ形状の加工後に、金属配線を形成する。例えば、電子ビーム蒸着を用いてTi/Alにより、上述した各電極パッドを形成し、この後SiO2やSiNなどの絶縁材料による表面保護膜を形成する。表面保護膜の形成後、表面保護膜に上述した各電極パッドに到達するスルーホールを形成し、各々の電極パッドに接続されるように電子ビーム蒸着法あるいはメッキ法などを用いてAuにより各配線を形成すればよい。
[実施の形態5]
次に、本発明の実施の形態5におけるAPDについて、図10を用いて説明する。このAPDは、まず、基板501の上に形成されたn型の半導体からなるn型コンタクト層502を備える。また、n型コンタクト層502の上には、アンドープの半導体からなる増倍層503が形成されている。例えば、増倍層503は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成されていればよい。
また、増倍層503の上には、n型の半導体からなる電界制御層504が形成されている。また、電界制御層504の上には、半導体からなる電子走行層505が形成されている。また、電子走行層505の上には、半導体からなる光吸収層506が形成されている。また、光吸収層506の上には、p型の半導体からなるp型コンタクト層507が形成されている。
また、p型コンタクト層507は、電子走行層505より下の層より小さい面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層507は、他の層より小さい面積とされている。また、電子走行層505は、光吸収層506より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層502およびp型コンタクト層507には、各々電極(不図示)が電気的に接続して形成されている。
実施の形態5におけるAPDは、例えば、基板501は、高抵抗なInAsから構成し、n型コンタクト層502は、n型のInAsから構成し、増倍層503は、InAsから構成し、電界制御層504は、n型のInAsから構成し、電子走行層505は、InAsから構成し、光吸収層506は、GaSbから構成し、p型コンタクト層507は、p型のGaSbから構成する。実施の形態5では、上述したように、III−V族化合物半導体から構成している。
実施の形態5におけるAPDの動作原理は、前述した実施の形態と同様である。実施の形態5では、上述したように、電子走行層505から以下の層をInAsから構成し、光吸収層506をGaSbから構成することで、素子全体として2種の材料系から構成し、APDの結晶成長を簡略化する効果がある。
ここで、光吸収層506を構成するGaSbは、増倍層503を構成するInAsよりもバンドギャップが大きい。従って、前述した実施の形態では、動作状態において光吸収層の電界強度を小さく、増倍層の電界強度を大きくするLow−highの電界プロファイルとしてきたが、実施の形態5では、これらの逆である“High−low”の電界プロファイルとしている。
実施の形態5において、InAsおよびGaSbは、例えば分子線エピタキシ法(MBE)により成長すればよい。またn型ドーパントは、シリコン(Si)を用いればよく、p型ドーパントとしてベリリウム(Be)を用いればよい。
各層となる材料を基板501の上に結晶成長して積層構造を形成した後、よく知られたフォトリソグラフィ技術およびドライエッチング技術・ウエットエッチング技術により、各層をパターニングして素子構造形成すればよい。また、蒸着などにより電極を形成すればよい。
例えば、p型コンタクト層507は、一般に用いられている塩素(Cl)ガスによる反応性イオンエッチング技術によって、平面視円形のメサ形状に加工すればよい。この後、光吸収層506およびこれより下層をp型コンタクト層507より大きい面積の、平面視円形のメサ形状に加工する。この加工では、p型コンタクト層507のエッチング加工の後に、再度レジストパタンを形成するが、このレジストパタンを、p型コンタクト層507よりも大きいメサ形状に形成すればよい。光吸収層506およびこれより下層を、p型コンタクト層507より大きい面積とすることで、APD動作時における素子の側面電界を軽減でき、高信頼化が可能な構造が実現できる。
この加工では、同一形状のレジストパタンで、Clガスにより、光吸収層506からn型コンタクト層502の表面までをエッチングすればよい。n型コンタクト層502は、増倍層503、電界制御層504、電子走行層505、および光吸収層506のメサより大きい面積としておく。このメサ周囲のn型コンタクト層502の上に、一方の電極パッドが形成できる。他方の電極パッドは、p型コンタクト層507の上に形成すればよい。
メサ形状の加工後に、金属配線を形成する。例えば、電子ビーム蒸着を用いてTi/Auにより、上述した各電極パッドを形成し、この後SiO2などの絶縁材料による表面保護膜を形成する。表面保護膜の形成後、表面保護膜に上述した各電極パッドに到達するスルーホールを形成し、各々の電極パッドに接続されるように電子ビーム蒸着法あるいはメッキ法などを用いてAuにより各配線を形成すればよい。
[実施の形態6]
次に、本発明の実施の形態6におけるAPDについて、図11を用いて説明する。このAPDは、まず、基板601の上に形成されたn型の半導体からなるn型コンタクト層602を備える。また、n型コンタクト層602の上には、アンドープの半導体からなる増倍層603が形成されている。例えば、増倍層603は、電圧印加時に正孔衝突によるイオン化が生じない半導体から構成されていればよい。
また、増倍層603の上には、p型の半導体からなる電界制御層604が形成されている。また、電界制御層604の上には、半導体からなる電子走行層605が形成されている。また、電子走行層605の上には、半導体からなる光吸収層606が形成されている。また、光吸収層606の上には、p型の半導体からなるp型コンタクト層607が形成されている。
また、p型コンタクト層607は、電子走行層605より下の層より小さい面積とされている。例えば、平面視で、各層は円形とされ、各々の中心が同じ軸上に配置され、p型コンタクト層607は、他の層より小さい面積とされている。また、電子走行層605は、光吸収層606より大きいバンドギャップエネルギーとされている。なお、n型コンタクト層602およびp型コンタクト層607には、各々電極(不図示)が電気的に接続して形成されている。
実施の形態6におけるAPDは、例えば、基板601は、高抵抗シリコンから構成し、n型コンタクト層602は、n型のシリコンから構成し、増倍層603は、シリコンから構成し、電界制御層604は、p型のシリコンから構成し、電子走行層605は、Siから構成し、光吸収層606は、Geから構成し、p型コンタクト層607は、p型のGeから構成する。Siも、Geと比べて高い正孔飽和速度を有する。
上述した各層は、SiやGeを、例えば、よく知られたCVD法により成長することで形成すればよい。また、n型ドーパントとしては、例えばAsを用い、p型ドーパントとしては例えばBを用いればよい。
実施の形態6のAPDは、電子走行層605をSiから構成すること以外は、前述した実施の形態1と同様であり、製造方法などの詳細は省略する。実施の形態6では、電子走行層605を、これより下層と同じSi(半導体)から構成しているので、結晶成長などの製造方法がより簡略化できるようになる。
以上に説明したように、本発明によれば、光吸収層と増倍層との間に電子走行層を設け、電子走行層は、光吸収層より大きいバンドギャップエネルギーとされているようにしたので、素子の劣化を抑制した上で、より高い速度でより高感度に動作させることができるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
例えば、前述した実施の形態では、APDを構成する材料としてSi、SiGe、Geを用いてきたが、本発明はこれらの材料系に限定されず、例えば吸収波長に応じたバンドギャップを有する材料を光吸収層として用いることができる。例えば、通信用であれば、InGaAsなどから光吸収層を構成すればよい。また、増倍層は、光吸収層よりバンドギャップが大きくかつ利得帯域席に優れるInPやInAlAs、InAsから構成してもよく、その一般性は失われない。