JP5992867B2 - アバランシェフォトダイオード - Google Patents

アバランシェフォトダイオード Download PDF

Info

Publication number
JP5992867B2
JP5992867B2 JP2013109600A JP2013109600A JP5992867B2 JP 5992867 B2 JP5992867 B2 JP 5992867B2 JP 2013109600 A JP2013109600 A JP 2013109600A JP 2013109600 A JP2013109600 A JP 2013109600A JP 5992867 B2 JP5992867 B2 JP 5992867B2
Authority
JP
Japan
Prior art keywords
layer
electric field
field control
avalanche
light absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013109600A
Other languages
English (en)
Other versions
JP2014229808A (ja
Inventor
允洋 名田
允洋 名田
好史 村本
好史 村本
横山 春喜
春喜 横山
松崎 秀昭
秀昭 松崎
石橋 忠夫
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013109600A priority Critical patent/JP5992867B2/ja
Publication of JP2014229808A publication Critical patent/JP2014229808A/ja
Application granted granted Critical
Publication of JP5992867B2 publication Critical patent/JP5992867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、アバランシェ現象を利用したアバランシェフォトダイオードに関する。
アバランシェフォトダイオード(APD)は、光吸収で発生したキャリアの数をなだれ増倍機構により増幅することで、ノイズの低い光レシーバとして用いるデバイスである。最近の長波長帯のアバランシェフォトダイオードは、光吸収層となだれアバランシェ層(増倍層)とを分離した、SAM(Separeted Absorption and Multiplication)構造が一般的である。
上述したように、アバランシェフォトダイオードの最大の特徴は、一般的なPIN−フォトダイオードと比較して高い受信感度を得ることである。しかし、アバランシェフォトダイオードを実際の光通信に用いる際には、最小受信感度とともに、最大受信感度と呼ばれるパラメーターも極めて重要である。実際の光通信では、通信方式や通信距離に依存して、−20dBm以下の極めて微弱な信号光から、0dBm以上の強い信号光も入射される場合があるためである。
一般的にアバランシェフォトダイオードは、一定の光強度に対しても、増倍作用により高い電流値が得られるため、一般的なPIN−フォトダイオードと比較して強い光に対する耐性が低い。このため、微小な信号光を受光する際には、アバランシェフォトダイオードのバイアス電圧を高く設定することにより、アバランシェフォトダイオードの増倍作用を大きくし、また強い信号光を受ける際には、アバランシェフォトダイオードのバイアス電圧を低く設定し、増倍率を下げて使用することが必要である。
E. Ishimura et al.,"Degradation Mode Analysis on Highly Reliable Guardring-Free Planar InAlAs Avalanche Photodiodes",JOURNAL OF LIGHTWAVE TECHNOLOGY, vol.25, no.12, pp.3683-3693, 2007. Y. Hirota, Y. Muramoto, T. Takeshita, T. Ito, H. Ito, S. Ando and T. Ishibashi, "Reliable non-Zn-diffused InP=InGaAs avalanche photodiode with buried n-InP layer operated by electron injection mode", ELECTRONICS LETTERS 14th, vol.40, no.21, 2004. Masahiro Nada, Yoshifumi Muramoto, Haruki Yokoyama, Naoteru Shigekawa, Tadao Ishibashi, and Satoshi Kodama, "Inverted InAlAs/InGaAs Avalanche Photodiode with Low.High.Low Electric Field Profile",Japanese Journal of Applied Physics, vol.51,02BG03, 2012. Y. Muramoto and T. Ishibashi, "InP=InGaAs pin photodiode structure maximising bandwidth and efficiency", ELECTRONICS LETTERS 27th, vol.39, no.24, 2003.
しかし、アバランシェフォトダイオードにおいては、高い増倍動作の際にも、InGaAsなどから構成している光吸収層において、アバランシェブレークダウンあるいはツェナーブレークダウンが生じず、アバランシェ層でのみブレークダウンが生じるように、光吸収層とアバランシェ層の間に電界制御層を設け、両者の電界強度を最適化している。このため、アバランシェフォトダイオードは、バイアス印加時から数Vまでは、光電流が検出されない。光電流が検出され始める電圧値をオン電圧と呼ぶ。
オン電圧は一般的に、光吸収層に電界がかかり始める電圧であるが、この時にはすでにアバランシェ層には一定の電界強度が生じている。従って、オン電圧時にはすでに一定の増倍率に達している。
更に、光吸収層として一般的に用いられるInGaAsと、アバランシェ層として一般に用いられるInAlAs,InPなどの間には、バンドギャップの差に伴うバンドオフセットが存在している。このため、オン電圧においても、高周波光信号によって生み出された電気信号は、上述したバンドオフセットに阻害され、高周波の電気信号としては取り出すことができない。高周波電気信号として取り出すことのできる電圧は、オン電圧より更に数V高いところにあり、従って増倍率もより高い状態になっている。
このように、アバランシェフォトダイオードにおいてより高い最大受信感度を得るためには、いかに低い増倍率で高周波の電気信号を取り出すことができるかが重要になる。
本発明は、以上のような問題点を解消するためになされたものであり、より低い増倍率で高周波の電気信号が取り出せるようにすることを目的とする。
本発明に係るアバランシェフォトダイオードは、III−V族化合物半導体からなる第1導電型の第1コンタクト層と、第1コンタクト層の上に形成されたIII−V族化合物半導体からなるアンドープのアバランシェ層と、アバランシェ層の上に形成されたIII−V族化合物半導体からなり互いに異なるバンドギャップエネルギーを有する第2導電型の複数の電界制御層と、複数の電界制御層のうち第1コンタクト層と反対に位置する電界制御層の上に形成されたIII−V族化合物半導体からなる光吸収層と、光吸収層の上に形成されたIII−V族化合物半導体からなる第2導電型の第2コンタクト層とを備え、複数の電界制御層の各バンドギャップエネルギーは、光吸収層のバンドギャップエネルギー以上で、アバランシェ層のバンドギャップエネルギー以下とされ、複数の電界制御層は、光吸収層に近いほどより小さいバンドギャップエネルギーを有する。
上記アバランシェフォトダイオードにおいて、隣り合う電界制御層の間に形成されて隣接する2つの電界制御層の間のバンドギャップエネルギーとされたアンドープのIII−V族化合物半導体からなるバンド連続層を備える。また、バンド連続層は、層厚方向に連続的にバンドギャップエネルギーが変化しているようにすればよい。
以上説明したことにより、本発明によれば、より低い増倍率で高周波の電気信号が取り出せるようになるという優れた効果が得られる。
図1は、本発明の実施の形態1におけるアバランシェフォトダイオードの構成を示す構成図である。 図2は、本発明の実施の形態1におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。 図3は、本発明の実施の形態2におけるアバランシェフォトダイオードの構成を示す構成図である。 図4は、本発明の実施の形態2におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。 図5は、本発明の実施の形態3におけるアバランシェフォトダイオードの構成を示す構成図である。 図6は、本発明の実施の形態3におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について、図1,図2を用いて説明する。図1は、本発明の実施の形態1におけるアバランシェフォトダイオードの構成を示す構成図である。図1では、断面を模式的に示している。また、図2は、実施の形態1におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
このアバランシェフォトダイオードは、まず、基板101の上に形成されたIII−V族化合物半導体からなる第1導電型の第1コンタクト層102と、第1コンタクト層102の上に形成されたIII−V族化合物半導体からなるアンドープのアバランシェ層103とを備える。
また、アバランシェ層103の上に形成されたIII−V族化合物半導体からなり互いに異なるバンドギャップエネルギーを有する第2導電型の複数の電界制御層と、複数の電界制御層のうち第1コンタクト層102と反対に位置する電界制御層の上に形成されたIII−V族化合物半導体からなる光吸収層106とを備える。実施の形態1では、第1電界制御層104および第2電界制御層105を備える場合を例に説明する。従って、光吸収層106は、第2電界制御層105の上に形成されている。
また、実施の形態1におけるアバランシェフォトダイオードは、光吸収層106の上に形成されたIII−V族化合物半導体からなる第2導電型の第2コンタクト層107を備える。また、実施の形態1では、第1電界制御層104と第2電界制御層105との間に、バンド連続層108を備える。
実施の形態1では、基板101の上に、第1コンタクト層102,アバランシェ層103,第1電界制御層104,バンド連続層108,第2電界制御層105,光吸収層10,および第2コンタクト層107が、これらの順に積層されている。なお、第2コンタクト層107には第1電極111が接続し、第1コンタクト層102には第2電極112が接続している。
なお、複数の電界制御層の各バンドギャップエネルギーは、光吸収層以上のバンドギャップエネルギー以上で、アバランシェ層103のバンドギャップエネルギー以下となっていることが重要である。ここで、複数の電界制御層(第1電界制御層104,第2電界制御層105)は、光吸収層106に近いほどより小さいバンドギャップエネルギーを有する。実施の形態1では、第1電界制御層104より第2電界制御層105の方が小さいバンドギャップエネルギーとされている。
ここで、第1電界制御層104は、アバランシェ層103の側に配置されており、アバランシェ層103に近い(と同じ)バンドギャップエネルギーであるとよい。同様に、第2電界制御層105は、光吸収層10の側に配置されており、光吸収層10に近い(と同じ)バンドギャップエネルギーであるとよい。
また、バンド連続層108は、隣接する第1電界制御層104と第2電界制御層105との間のバンドギャップエネルギーとされている。ここで、第1電界制御層104と第2電界制御層105とのバンドギャップエネルギーの差があまり大きくない場合、バンド連続層108は用いなくてもよい。なお、実施の形態1では、第1導電型がn型であり、第2導電型がp型である。
例えば、基板101は、鉄をドープすることで高抵抗とされた半絶縁性のInPからなる半導体基板であればよい。また、第1コンタクト層102は、高濃度に不純物が導入されたn型のInPから構成されていればよい。また、アバランシェ層103は、アンドープのInAlAsから構成されていればよい。InAlAsは、電子イオン化率が正孔イオン化率より高い材料である。
また、第1電界制御層104は、p型のInAlAsから構成されていればよい。また、バンド連続層108は、バンドギャップエネルギーが1.1eVとなる組成のInAlGaAsから構成されていればよい。また、第2電界制御層105は、p型のInGaAsから構成されていればよい。
また、光吸収層107は、InGaAsから構成されていればよい。また、第2コンタクト層107は、高濃度に不純物が導入されたp型のInAlGaAsから構成されていればよい。
なお、アバランシェ層103,第1電界制御層104,バンド連続層108,第2電界制御層105,光吸収層107,および第2コンタクト層107は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、アバランシェ層103,第1電界制御層104,バンド連続層108,第2電界制御層105,光吸収層107,および第2コンタクト層107は、直径22μm程度の円柱形状に加工されている。また、メサの側面(側壁)は、窒化シリコンなどのパッシベーション膜(不図示)で保護されている。なお、図示していないが、第1電極111および第2電極112には、各々引き出し配線が接続され、電位が印加可能とされている。
ここで、実施の形態1におけるアバランシェフォトダイオードは、所謂下面入射型であり、基板101の側より入射した光が光吸収層107で吸収される構成となっている。
次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板101上に、n型のInP(第1コンタクト層102)、アンドープのInAlAs(アバランシェ層103)、p型のInAlAs(第1電界制御層104)、アンドープのInAlGaAs(バンド連続層108)、p型のInGaAs(第2電界制御層105)、アンドープのInGaAs(光吸収層107)、およびp型のInAlGaAs(第2コンタクト層107)をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。
次に、p型のInAlGaAsの層の上に、第1電極111を形成する。例えば、第1電極111となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層/白金層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、p型のInGaAsPの層(第2コンタクト層107)にオーミック接続する第1電極111が形成できる。これは、所謂リフトオフ法と呼ばれる製造方法である。
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチング)により、アンドープのInAlAs,p型のInAlAs,アンドープのInAlGaAs,p型のInGaAs,アンドープのInGaAs,およびp型のInGaAsPの層をパターニングし、所望の形状(メサ形状)としたアバランシェ層103,第1電界制御層104,バンド連続層108,第2電界制御層105,光吸収層107,および第2コンタクト層107を形成する。
この後、上記パターニングにより露出した第1コンタクト層102の上に、第2電極112を形成する。第2電極112は、チタン層/白金層/金層の3層構造とする。第1電極111と同様に、電子ビーム蒸着法とリフトオフ法とにより第2電極112を形成すればよい。
次に、実施の形態1のアバランシェフォトダイオードの動作について、図2のバンド図を用いて説明する。まず、前述したように、実施の形態1のアバランシェフォトダイオードは、アバランシェ層103を電子イオン化率が正孔イオン化率より高いInAlAsから構成した、電子注入型のアバランシェフォトダイオードである。
このため、アバランシェフォトダイオードへ電圧を印加するに従って、アバランシェ層103での電界強度が高くなるとともに、まず、第1電界制御層104の空乏化が進行する。次いで、第1電界制御層104の空乏化が完了した時点で、バンド連続層108における電界強度が高くなるとともに、第2電界制御層105の空乏化が進行する。この後、最終的に第2電界制御層105の空乏化が完了した時点で、光吸収層107に電界がかかり始め、この時の電圧がオン電圧となる。
ここで、図2の(b)に示すように、オン電圧時点ではすでに第2電界制御層105,バンド連続層108,および第1電界制御層104における電界強度は十分高く、光吸収層107から注入される光電子は,第2電界制御層105〜アバランシェ層103までの伝導帯バンドオフセットの影響を受けにくい。従って、実施の形態1によれば、電子注入型のアバランシェフォトダイオードにおいて、オン電圧から高周波電気信号を取り出すことのできる電圧までの差を小さくすることができ、低い増倍率での高周波動作を可能にする。
[実施の形態2]
次に、本発明の実施の形態2について、図3,図4を用いて説明する。図3は、本発明の実施の形態2におけるアバランシェフォトダイオードの構成を示す構成図である。図3では、断面を模式的に示している。また、図4は、実施の形態2におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
このアバランシェフォトダイオードは、まず、基板201を備える。また、III−V族化合物半導体からなる第1導電型の第1コンタクト層202を備える。また、第1コンタクト層202の側から基板201の側に向かって、第1コンタクト層202の上に形成されたIII−V族化合物半導体からなるアンドープのアバランシェ層203と、アバランシェ層203の上に形成されたIII−V族化合物半導体からなり互いに異なるバンドギャップエネルギーを有する第2導電型の複数の電界制御層とを備える。
また、複数の電界制御層のうち第1コンタクト層202と反対に位置する電界制御層の上に形成されたIII−V族化合物半導体からなる光吸収層206を備える。実施の形態2では、第1電界制御層204および第2電界制御層205を備える場合を例に説明する。従って、光吸収層206は、第2電界制御層205の上に形成されている。
また、実施の形態2におけるアバランシェフォトダイオードは、光吸収層206の上に形成されたIII−V族化合物半導体からなる第2導電型の第2コンタクト層207を備える。また、実施の形態2では、第1電界制御層204と第2電界制御層205との間に、バンド連続層208を備える。
実施の形態2では、基板201の上に、第2コンタクト層207,光吸収層207,第2電界制御層205,バンド連続層208,第1電界制御層204,アバランシェ層203,および第1コンタクト層202が、これらの順に積層されている。なお、第2コンタクト層207には第1電極211が接続し、第1コンタクト層202には第2電極212が接続している。
なお、複数の電界制御層の各バンドギャップエネルギーは、光吸収層以上のバンドギャップエネルギー以上で、アバランシェ層203のバンドギャップエネルギー以下となっていることが重要である。ここで、複数の電界制御層(第1電界制御層204,第2電界制御層205)は、光吸収層206に近いほどより小さいバンドギャップエネルギーを有する。実施の形態2では、第1電界制御層204より第2電界制御層205の方が小さいバンドギャップエネルギーとされている。
ここで、第1電界制御層204は、アバランシェ層203の側に配置されており、アバランシェ層203に近い(と同じ)バンドギャップエネルギーであるとよい。同様に、第2電界制御層205は、光吸収層207の側に配置されており、光吸収層207に近い(と同じ)バンドギャップエネルギーであるとよい。
また、バンド連続層208は、隣接する第1電界制御層204と第2電界制御層205との間のバンドギャップエネルギーとされている。ここで、第1電界制御層204と第2電界制御層205とのバンドギャップエネルギーの差があまり大きくない場合、バンド連続層208は用いなくてもよい。なお、実施の形態2では、第1導電型がp型であり、第2導電型がn型である。
例えば、基板201は、鉄をドープすることで高抵抗とされた半絶縁性のInPからなる半導体基板であればよい。また、第2コンタクト層207は、高濃度に不純物が導入されたn型のInPから構成されていればよい。また、光吸収層206は、InGaAsから構成されていればよい。
また、第2電界制御層205は、n型のInGaAsから構成されていればよい。また、バンド連続層208は、バンドギャップエネルギーが1.0eVとなる組成のInGaAsPから構成されていればよい。また、第1電界制御層204は、n型のInPから構成されていればよい。また、アバランシェ層203は、アンドープのInPから構成されていればよい。InPは、正孔イオン化率が電子イオン化率より高い材料である。また、第2コンタクト層207は、高濃度に不純物が導入されたp型のInAlGaAsから構成されていればよい。
なお、第2コンタクト層207,光吸収層206,第2電界制御層205,バンド連続層208,第1電界制御層204,アバランシェ層203,および第1コンタクト層202は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、第2コンタクト層207,光吸収層206,第2電界制御層205,バンド連続層208,第1電界制御層204,アバランシェ層203,および第1コンタクト層202は、直径22μm程度の円柱形状に加工されている。また、メサの側面(側壁)は、窒化シリコンなどパッシベーション膜(不図示)で保護されている。なお、図示していないが、第1電極211および第2電極212には、各々引き出し配線が接続され、電位が印加可能とされている。
次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板201上に、n型のInP(第2コンタクト層207)、アンドープのInGaAs(光吸収層206)、n型のInGaAs(第2電界制御層205)、InGaAsP(バンド連続層208)、n型のInP(第1電界制御層204)、アンドープのInP(アバランシェ層203)、およびp型のInAlGaAs(第2コンタクト層207)をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。
次に、p型のInAlGaAsの層の上に、例えばリング状の第2電極212を形成する。例えば、第2電極212となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層/白金層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、p型のInAlGaAsの層(第2コンタクト層207)にオーミック接続する第2電極212が形成できる。これは、所謂リフトオフ法と呼ばれる製造方法である。
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチング)により、n型のInP,アンドープのInGaAs,n型のInGaAs,InGaAsP,n型のInP,アンドープのInP,およびp型のInAlGaAsの層をパターニングし、所望の形状(メサ形状)とした、第2コンタクト層207,光吸収層206,第2電界制御層205,バンド連続層208,第1電界制御層204,アバランシェ層203,および第1コンタクト層202を形成する。
この後、上記パターニングにより露出した第2コンタクト層207の上に、第1電極111を形成する。第1電極111は、チタン層/白金層/金層の3層構造とする。第1電極211と同様に、電子ビーム蒸着法とリフトオフ法とにより第1電極111を形成すればよい。
次に、実施の形態2のアバランシェフォトダイオードの動作について、図4のバンド図を用いて説明する。まず、前述したように、実施の形態2のアバランシェフォトダイオードは、アバランシェ層203を正孔イオン化率が電子イオン化率より高いInAlAsから構成した、正孔注入型のアバランシェフォトダイオードである。
このため、アバランシェフォトダイオードへ電圧を印加するに従って、アバランシェ層203での電界強度が高くなるとともに、まず、第1電界制御層204の空乏化が進行する。次いで、第1電界制御層204の空乏化が完了した時点で、バンド連続層208における電界強度が高くなるとともに、第2電界制御層205の空乏化が進行する。この後、最終的に第2電界制御層205の空乏化が完了した時点で、光吸収層206に電界がかかり始め、この時の電圧がオン電圧となる。
ここで、図4の(b)に示すように、オン電圧時点ではすでに第2電界制御層205,バンド連続層208,および第1電界制御層204における電界強度は十分高く、光吸収層206から注入される光正孔は第2電界制御層205〜アバランシェ層27までの価電子帯バンドオフセットの影響を受けにくい。従って、実施の形態2によれば、正孔注入型のアバランシェフォトダイオードにおいて、オン電圧から高周波電気信号を取り出すことのできる電圧までの差を小さくすることができ、低い増倍率での高周波動作を可能にする。
[実施の形態3]
次に、本発明の実施の形態3について、図5,図6を用いて説明する。図5は、本発明の実施の形態3におけるアバランシェフォトダイオードの構成を示す構成図である。図5では、断面を模式的に示している。また、図6は、実施の形態3におけるアバランシェフォトダイオードの各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
このアバランシェフォトダイオードは、まず、基板301の上に形成されたIII−V族化合物半導体からなる第1導電型の第1コンタクト層302と、第1コンタクト層302の上に形成されたIII−V族化合物半導体からなるアンドープのアバランシェ層303とを備える。
また、アバランシェ層303の上に形成されたIII−V族化合物半導体からなり互いに異なるバンドギャップエネルギーを有する第2導電型の複数の電界制御層と、複数の電界制御層のうち第1コンタクト層302と反対に位置する電界制御層の上に形成されたIII−V族化合物半導体からなる光吸収層306とを備える。実施の形態3では、第1電界制御層304および第2電界制御層305を備える場合を例に説明する。従って、光吸収層306は、第2電界制御層305の上に形成されている。
また、実施の形態3におけるアバランシェフォトダイオードは、光吸収層306の上に形成されたIII−V族化合物半導体からなる第2導電型の第2コンタクト層307を備える。また、実施の形態3では、第1電界制御層304と第2電界制御層305との間に、バンド連続層308を備える。
実施の形態3では、基板301の上に、第1コンタクト層302,アバランシェ層303,第1電界制御層304,バンド連続層308,第2電界制御層305,光吸収層307,および第2コンタクト層307が、これらの順に積層されている。なお、第2コンタクト層307には第1電極311が接続し、第1コンタクト層302には第2電極312が接続している。
なお、複数の電界制御層の各バンドギャップエネルギーは、光吸収層以上のバンドギャップエネルギー以上で、アバランシェ層303のバンドギャップエネルギー以下となっていることが重要である。ここで、複数の電界制御層(第1電界制御層304,第2電界制御層305)は、光吸収層306に近いほどより小さいバンドギャップエネルギーを有する。実施の形態3では、第1電界制御層304より第2電界制御層305の方が小さいバンドギャップエネルギーとされている。
ここで、第1電界制御層304は、アバランシェ層303の側に配置されており、アバランシェ層303に近い(と同じ)バンドギャップエネルギーであるとよい。同様に、第2電界制御層305は、光吸収層307の側に配置されており、光吸収層307に近い(と同じ)バンドギャップエネルギーであるとよい。
また、バンド連続層308は、隣接する第1電界制御層304と第2電界制御層305との間のバンドギャップエネルギーとされ、加えて、層厚方向に連続的にバンドギャップエネルギーが変化している。バンド連続層308は、光吸収層306(第2電界制御層305)のバンドギャップエネルギーからアバランシェ層303(第1電界制御層304)のバンドギャップエネルギーにかけて、バンドギャップエネルギーが連続的に変化している。なお、実施の形態3では、第1導電型がn型であり、第2導電型がp型である。
例えば、基板301は、鉄をドープすることで高抵抗とされた半絶縁性のInPからなる半導体基板であればよい。また、第1コンタクト層302は、高濃度に不純物が導入されたn型のInPから構成されていればよい。また、アバランシェ層303は、アンドープのInAlAsから構成されていればよい。InAlAsは、電子イオン化率が正孔イオン化率より高い材料である。
また、第1電界制御層304は、p型のInAlAsから構成されていればよい。また、バンド連続層308は、xが、基板301の側から光吸収層306の側にかけて1から0に連続的に変化する組成のInAlxGa1-xAsから構成されていればよい。また、第2電界制御層305は、p型のInGaAsから構成されていればよい。
また、光吸収層306は、InGaAsから構成されていればよい。また、第2コンタクト層307は、高濃度に不純物が導入されたp型のInAlGaAsから構成されていればよい。
なお、アバランシェ層303,第1電界制御層304,バンド連続層308,第2電界制御層305,光吸収層306,および第2コンタクト層307は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、アバランシェ層303,第1電界制御層304,バンド連続層308,第2電界制御層305,光吸収層306,および第2コンタクト層307は、直径22μm程度の円柱形状に加工されている。また、メサの側面(側壁)は、窒化シリコンなどパッシベーション膜(不図示)で保護されている。なお、図示していないが、第1電極311および第2電極312には、各々引き出し配線が接続され、電位が印加可能とされている。
ここで、実施の形態3におけるアバランシェフォトダイオードは、所謂下面入射型であり、基板301の側より入射した光が光吸収層306で吸収される構成となっている。
次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板301上に、n型のInP(第1コンタクト層302)、アンドープのInAlAs(アバランシェ層303)、p型のInAlAs(第1電界制御層304)、アンドープのInAlxGa1-xAs(バンド連続層308)、p型のInGaAs(第2電界制御層305)、アンドープのInGaAs(光吸収層306)、およびp型のInAlGaAs(第2コンタクト層307)をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。
次に、p型のInAlGaAsの層の上に、第1電極311を形成する。例えば、第1電極311となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層/白金層/金層の3層積層膜を形成する。この後、レジストマスクパターンを除去すれば、p型のInGaAsPの層(第2コンタクト層307)にオーミック接続する第1電極311が形成できる。これは、所謂リフトオフ法と呼ばれる製造方法である。
次に、公知のリソグラフィー技術およびエッチング技術(ウエットエッチング)により、アンドープのInAlAs,p型のInAlAs,アンドープのInAlGaAs,p型のInGaAs,アンドープのInGaAs,およびp型のInGaAsPの層をパターニングし、所望の形状(メサ形状)としたアバランシェ層303,第1電界制御層304,バンド連続層308,第2電界制御層305,光吸収層306,および第2コンタクト層307を形成する。
この後、上記パターニングにより露出した第1コンタクト層302の上に、第2電極312を形成する。第2電極312は、チタン層/白金層/金層の3層構造とする。第1電極311と同様に、電子ビーム蒸着法とリフトオフ法とにより第2電極312を形成すればよい。
次に、実施の形態3のアバランシェフォトダイオードの動作について、図6のバンド図を用いて説明する。まず、前述したように、実施の形態3のアバランシェフォトダイオードは、アバランシェ層303を電子イオン化率が正孔イオン化率より高いInAlAsから構成した、電子注入型のアバランシェフォトダイオードである。
このため、アバランシェフォトダイオードへ電圧を印加するに従って、アバランシェ層303での電界強度が高くなるとともに、まず、第1電界制御層304の空乏化が進行する。次いで、第1電界制御層304の空乏化が完了した時点で、バンド連続層308における電界強度が高くなるとともに、第2電界制御層305の空乏化が進行する。この後、最終的に第2電界制御層305の空乏化が完了した時点で、光吸収層306に電界がかかり始め、この時の電圧がオン電圧となる。
ここで、図6の(b)に示すように、オン電圧時点ではすでに第2電界制御層305,バンド連続層308,および第1電界制御層304における電界強度は十分高く、光吸収層306から注入される光電子は第2電界制御層305〜アバランシェ層303までの伝導帯バンドオフセットの影響を受けにくい。
加えて、実施の形態3では、バンド連続層308を組成変位層とし、光吸収層306のバンドギャップエネルギーからアバランシェ層303のバンドギャップエネルギーにかけて、層厚方向に連続的にバンド連続層308のバンドギャップエネルギーを変化させている。この構成により、更に、バンドオフセットによる影響を緩和できるようになる。
以上のことにより、実施の形態3によれば、電子注入型のアバランシェフォトダイオードにおいて、オン電圧から高周波電気信号を取り出すことのできる電圧までの差を小さくすることができ、低い増倍率での高周波動作を可能にする。
以上に説明したように、本発明によれば、光吸収層とアバランシェ層との間に、複数の電界制御層を設け、複数の電界制御層は、光吸収層に近いほど小さなバンドギャップエネルギーを有するようにしたので、より低い増倍率で高周波の電気信号が取り出せるようになる。上述した構成により、光吸収層とアバランシェ層の間に存在するバンドオフセット部分の電界強度を局所的に高くすることができるようになり、オン電圧時点において、オフセットが存在する部分のバンドを湾曲させる。この結果、オン電圧において、高周波電気信号を阻害してきたバンドオフセットが存在しなくなるため、高周波電気信号を取り出すことができる電圧における増倍率を低減させることができ、より高い最大受信感度を実現できる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。上述では、2つの電界制御層を用いる場合を例に説明したが、これに限るものではなく、3つ以上の電界制御層を用いるようにしても同様である。いずれの場合であっても、第2コンタクト層に近いほどバンドギャップエネルギーが小さくなっていればよい。
また、上述した実施の形態では、単純なメサ構造のアバランシェフォトダイオードを例としたが、これに限るものではない。例えば、エッジブレークダウン防止のためのガードリングを有するアバランシェフォトダイオードについても、本発明が適用可能である。
また、Zn拡散やSiイオン注入、またこれらのような選択的ドーピングを不要とする、反転型アバランシェフォトダイオードにおいても、本発明は適用化のである(非特許文献1,2,3参照)。更に、光吸収層をアンドープのInGaAsから構成する場合を例に説明したが、これに限るものではない。例えば、p型/アンドープ型を積層した、所謂MIC吸収層を有するアバランシェフォトダイオードについても、本発明は適用可能である(非特許文献4参照)。
更に、反転型アバランシェフォトダイオードにおいて適用されている、アバランシェ層を挟んで電界制御層とは反対側に、第2の導電型の層を有することでアバランシェフォトダイオードの電界構造を「Low−high−low」としても、本発明の一般性を失わない(非特許文献3参照)。
101…基板、102…第1コンタクト層、103…アバランシェ層、104…第1電界制御層、105…第2電界制御層、106…光吸収層、107…第2コンタクト層、108…バンド連続層、111…第1電極、112…第2電極。

Claims (2)

  1. III−V族化合物半導体からなる第1導電型の第1コンタクト層と、
    前記第1コンタクト層の上に形成されたIII−V族化合物半導体からなるアンドープのアバランシェ層と、
    前記アバランシェ層の上に形成されたIII−V族化合物半導体からなり互いに異なるバンドギャップエネルギーを有する第2導電型の複数の電界制御層と、
    複数の前記電界制御層のうち前記第1コンタクト層と反対に位置する前記電界制御層の上に形成されたIII−V族化合物半導体からなる光吸収層と、
    前記光吸収層の上に形成されたIII−V族化合物半導体からなる第2導電型の第2コンタクト層と、
    隣り合う前記電界制御層の間に形成されて隣接する2つの前記電界制御層の間のバンドギャップエネルギーとされたアンドープのIII−V族化合物半導体からなるバンド連続層と
    を備え、
    複数の前記電界制御層の各バンドギャップエネルギーは、前記光吸収層のバンドギャップエネルギー以上で、前記アバランシェ層のバンドギャップエネルギー以下とされ、
    複数の前記電界制御層は、前記光吸収層に近いほどより小さいバンドギャップエネルギーを有することを特徴とするアバランシェフォトダイオード。
  2. 請求項記載のアバランシェフォトダイオードにおいて、
    前記バンド連続層は、層厚方向に連続的にバンドギャップエネルギーが変化していることを特徴とするアバランシェフォトダイオード。
JP2013109600A 2013-05-24 2013-05-24 アバランシェフォトダイオード Active JP5992867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013109600A JP5992867B2 (ja) 2013-05-24 2013-05-24 アバランシェフォトダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013109600A JP5992867B2 (ja) 2013-05-24 2013-05-24 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
JP2014229808A JP2014229808A (ja) 2014-12-08
JP5992867B2 true JP5992867B2 (ja) 2016-09-14

Family

ID=52129377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013109600A Active JP5992867B2 (ja) 2013-05-24 2013-05-24 アバランシェフォトダイオード

Country Status (1)

Country Link
JP (1) JP5992867B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817755B (zh) * 2019-01-24 2021-01-22 京东方科技集团股份有限公司 光电二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184382A (ja) * 1989-12-13 1991-08-12 Hitachi Ltd 半導体受光装置
JPH03270277A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体受光素子
JP2010278406A (ja) * 2009-06-01 2010-12-09 Opnext Japan Inc アバランシェホトダイオード及びこれを用いた光受信モジュール
EP2446483B1 (en) * 2009-06-26 2018-02-14 Amplification Technologies, INC. Low-level signal detection by semiconductor avalanche amplification
JP5497686B2 (ja) * 2011-05-18 2014-05-21 日本電信電話株式会社 アバランシェフォトダイオード

Also Published As

Publication number Publication date
JP2014229808A (ja) 2014-12-08

Similar Documents

Publication Publication Date Title
US10297705B2 (en) Avalanche photodiode
JP5015494B2 (ja) 半導体受光素子
JP5433948B2 (ja) 半導体受光素子
JP5432060B2 (ja) アバランシェフォトダイオード
US8729602B2 (en) Avalanche photodiode
US20100133637A1 (en) Avalanche photodiode
KR101666400B1 (ko) 포토다이오드 및 포토다이오드 제조 방법
JP5497686B2 (ja) アバランシェフォトダイオード
JP5501814B2 (ja) アバランシェフォトダイオード
JP6542732B2 (ja) 受光素子の評価方法および評価用素子
JP6130318B2 (ja) アバランシェフォトダイオード
JP4909593B2 (ja) 半導体受光素子
JP5992867B2 (ja) アバランシェフォトダイオード
JP2015201504A (ja) アバランシ・フォトダイオード
JP5700561B2 (ja) 受光素子
JP5303793B2 (ja) フォトダイオード
JP6563835B2 (ja) 受光素子
JPH05175541A (ja) 半導体受光装置
JP5781990B2 (ja) 半導体受光素子
JP5519442B2 (ja) アバランシェフォトダイオード
JP2015170686A (ja) アバランシェフォトダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150