JP5303793B2

JP5303793B2 - フォトダイオード

Info

Publication number: JP5303793B2
Application number: JP2010053285A
Authority: JP
Inventors: 忠夫石橋; 清後安藤; 好史村本; 直輝重川; 春喜横山
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2010-03-10
Filing date: 2010-03-10
Publication date: 2013-10-02
Anticipated expiration: 2030-03-10
Also published as: JP2011187820A

Description

本発明は、フォトダイオードに関し、特に、超高速動作に適した、受光感度の高い「光通信用フォトダイオード」の素子構造に関する。

フォトダイオードは、長波長帯（１．３μｍ帯〜１．５μｍ帯）光通信システムのレシーバ装置に、受光デバイス部品としてとして広く使用されている。その要求性能に関しては、少なくとも１０Ｇｂｐｓ以下のシステムにおいては、従来の典型的なフォトダイオード技術でも満足できる状況にある。しかしながら、ＴＤＭ（時分割多重）チャネルのクロック速度が上がるにつれて、電子やホールの走行速度で決まる真性帯域（キャリア走行遅延時間）、接合容量、受光感度など、多くのデバイスパラメータが、信号の受信感度特性に影響しやすくなる。例えば、４０Ｇｂｐｓシステム向けのフォトダイオードでは、真性遅延時間を短く保つために、一般に空乏層を薄く設計するため、接合容量が増大しやすく、同時に、受光感度が低下する傾向がある（なお、光吸収層に光導波路を結合するタイプのフォトダイオード、いわゆる、導波路形フォトダイオードは、受光感度を確保できる有利な構造ではあるが、これは構造が複雑であるので例外として扱い、ここでは、一般的な面形の構造を説明の対象とする。）。

また、最近、フォトダイオードに求められていることは、動作電圧の低減である。これは、光レシーバに用いられるトランスインピーダンスアンプ（ＴＩＡ）や、他のクロック・データリカバリ（ＣＤＲ）回路などの集積回路素子の電源電圧が、それまでの５Ｖから３．３Ｖに低下していることが背景にある。すなわち、最大＋３．３Ｖ電源を流用する状況では、フォトダイオードのバイアス電圧は、おおよそ２Ｖ程度に下がってしまう。このバイアス電圧の低減は、仮にｐｎ接合の空乏層厚が同じであれば、空乏層の内部電界の低下を招き、キャリア走行遅延時間の増大（すなわち、真性帯域の低下）の原因となる。結局、空乏層の内部電界を一定以上に保つ目的で、空乏層を薄く設計せざるを得ない状況をもたらす。このように、これも、接合容量の増大と受光感度低下の原因となる。

以上の様に、一般に、フォトダイオードの高速化に際して真性帯域を上げる設計を行うと、接合容量は増大し、受光感度は低下する。通常のｐｉｎ形フォトダイオードの場合、光吸収層厚と空乏層厚は等しいから、高速化は、受光感度の低下と接合容量の増大に直接的に影響する。接合容量については、フォトダイオードのサイズを縮小することにより、ある程度の調整は可能であるが、受光感度の低下は一般に避けることができない。

一般的に、フォトダイオードの真性帯域と受光感度とは、トレードオフの関係にあり、真性帯域を上げると受光感度は低下する。この傾向は、従来形のｐｉｎ形フォトダイオードで特に問題となっている。

ｐｉｎ形フォトダイオードよりも受光感度をより高くできるフォトダイオード構造として、二重吸収層タイプの構造が報告されている（例えば、特許文献１参照）。これは、空乏化した光吸収層にｐ形の光吸収層を接続したものであり、ｐ形の光吸収層の電子移動度が高いゆえ、その部分のキャリア走行遅延時間が全体の遅延時間を大きく低下させることが少なく、ｐ形の光吸収層を付加しても、フォトダイオードの動作速度の低下を起こさない。すなわち、動作速度を高くしても受光感度の低下を相対的に小さくできる構造である。本発明は、このような二重吸収層タイプのフォトダイオードの改善に関するものである。

特許第４０６１０５７号明細書

上述した二重吸収層タイプのフォトダイオードは、典型的には、ダブルメサ形で製作される。図５に示した様に、従来の二重吸収層タイプのフォトダイオードは、基板２１上にｎ形電極層２２が配置され、その上に、空乏化光吸収層２３とｐ形光吸収層２４とが一体のメサとして形成される。素子の活性領域は、この光吸収層メサで規定される。また、ｐ形光吸収層２４の上には、ｐ形電極層２５が形成され、その上に、ｐ形電極２６及び反射防止膜２８が設けられる。また、ｎ形電極層２２の上には、ｎ形電極２７が設けられる。ここで、光吸収層は、バンドギャップエネルギーの小さな半導体（通常、１．５μｍ帯では、ＩｎＧａＡｓ）で形成されるため、電圧が印加された状態で光吸収層の側面表面に流れ込む少数キャリア（電子）による注入電流や、表面の再結合電流からなる「フォトダイオードの暗電流」が比較的大きい。この暗電流は、ノイズ源となることに加え、低い光信号入力レベルではその電流値測定に誤差を生じてさせてしまう。

そのため、光吸収層メサの側面を、エピタキシャル再成長法を用いて、低濃度もしくは半絶縁性のＦｅドープＩｎＰでカバーするという方法がある。しかしながら、この方法は、ＩｎＧａＡｓ側面の垂直加工の煩雑さのみならず、再成長界面に残留した不純物によりリークパスが完全に抑制されず、電圧印加時に暗電流が発生するという問題を必ずしも解決できるというわけではない。

一方、光吸収層メサを形成することなく、Ｚｎ拡散でｐｎ接合を形成する方法もある。図６は、Ｚｎ拡散でｐｎ接合を形成したフォトダイオードの素子断面の模式図である。この方法では、基板３１上にｎ形電極層３２を配置し、その上にｎ形で低濃度のＩｎＧａＡｓ光吸収層３３を形成し、さらにその上に、ｎ形で低濃度のＩｎＰ層３４を配置する。次いで、必要な接合部分に拡散マスクを形成し、そのマスクを通してＺｎの熱拡散を施すことにより、ＩｎＧａＡｓ光吸収層３３中にｐ形領域３５を形成し、二重吸収層タイプとする。また、Ｚｎ拡散によりｐ形となったＩｎＰ層３４の上には、ｐ形電極３７および反射防止膜３８が設けられ、ｎ形電極層３２の上にはｎ形電極３６が設けられる。
しかしながら、この構造では、Ｚｎ拡散のフロントをＩｎＧａＡｓ光吸収層３３中に深く配置するので、拡散領域の湾曲部に発生する電界集中が、必然的にＩｎＧａＡｓ光吸収層３３中に生じてしまう。これは、いわゆる、エッジブレークダウンを誘発するものであり、素子のＥＳＤ（静電放電）耐圧の低下、および信頼性の低下を引き起こしてしまう。また、Ｚｎ拡散の深さ制御は必ずしも容易ではなく、ｐ形光吸収層厚のばらつきが発生して、フォトダイオードの真性帯域や接合容量が不安定になるという問題もある。

本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、従来の高速で動作する「二重吸収層タイプ」の光通信用フォトダイオードにおける「接合の暗電流」を小さくし、「接合周辺のエッジブレークダウン」を生じさせないようにしたフォトダイオードを提供することである。

このような目的を達成するために、請求項１に記載の発明は、半絶縁性基板上に、ｐ形電極層、半導体光吸収層、前記半導体光吸収層よりも大きなバンドギャップエネルギーを有する電子走行層、ｎ形電極バッファ層、及びｎ形電極層が順次積層され、前記半導体光吸収層及び前記電子走行層が第１のメサ構造を形成し、前記ｎ形電極バッファ層及び前記ｎ形電極層が第２のメサ構造を形成し、前記ｐ形電極層とオーミック接触するｐ形電極と、前記ｎ形電極層とオーミック接触するｎ形電極とを有するフォトダイオードであって、前記半導体光吸収層が積層方向にドーピングプロファイルを有し、動作状態において、前記半導体光吸収層の前記ｐ形電極層側にｐ形の中性を保つ領域が存在し、少なくとも前記電子走行層と前記ｎ形電極バッファ層との両層が接する部分が空乏化し、前記第２のメサ構造の形状とドーピング構造で決まる電界分布が発生し、前記第２のメサ構造の周辺部に発生する電界集中部分において前記ｎ形電極バッファ層のドーピング濃度を適正に設定して空乏化が進入する様にし、前記第１のメサ構造内に活性領域が形成されることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載のフォトダイオードであって、前記半導体光吸収層及び前記電子走行層が共にｐ形であり、動作状態において、前記第１のメサ構造内の前記活性領域を取り囲む前記光吸収層と前記電子走行層部分に、ｐ形の中性を保つ領域が残留することを特徴とする。

また、請求項３に記載の発明は、請求項１に記載のフォトダイオードであって、前記第１のメサ構造の側面部及び上面部を含む周辺部にｐ形不純物のドーピングを施すことによって、前記周辺部にｐ形の中性領域が形成されたことを特徴とする。

以上説明したように、本発明によると、フォトダイオードの活性領域は、光吸収層を含む第１のメサ構造の内部に形成され、そのために光吸収層が露出するメサ構造の側面では電界が極めて小さい状態となり、もしくは電界が発生せず、電圧のかからない平衡状態となるので、バンドギャップの小さなＩｎＧａＡｓに起因する暗電流の発生を抑制することが可能となる。

また、暗電流レベルが高いと、それがノイズ源となって光レシーバの受信感度を低下させたり、低い光信号入力レベルにおいて動作電流値測定に誤差を生じさせたりしてしまうが、本発明によりその様な問題を改善することができる。

さらに、本発明によると、光吸収層中の電界集中を排除できるので、エッジブレークダウンの発生が抑制される。その結果、ＥＳＤ耐圧が高くなることにより信頼性を向上させることができる。

本発明の第１の実施形態によるフォトダイオードの素子断面の模式図である。本発明の第２の実施形態によるフォトダイオードの素子断面の模式図である。図２に示した構造において、空乏化した領域１１ａ、１１ｂを示す図である。本発明の第３の実施形態によるフォトダイオードの素子断面の模式図である。従来の二重吸収層タイプのフォトダイオードの素子断面の模式図である。Ｚｎ拡散でｐｎ接合を形成した従来のフォトダイオードの素子断面の模式図である。

以下に、図面を参照しながら、本発明の実施形態について詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。

（第１の実施形態）
図１は、本発明の第１の実施形態によるフォトダイオードの素子断面の模式図であり、上面光入射形のフォトダイオードを示す。

図示したフォトダイオードは、半絶縁性のＩｎＰ基板１上に、ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４、光吸収層４よりもバンドギャップが大きな低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５、ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６、およびｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７が順次積層されている。本実施形態によるフォトダイオードの半導体光吸収層は、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３と低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４とで形成することにより、積層方向にドーピングプロファイルを有し、ドーピング濃度分布が階段状となっている。また、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４、および低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５が、第１のメサ構造を形成し、ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６、およびｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７が、第２のメサ構造（ｎ電極メサ）を形成する。また、ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２の上には、当該ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２とオーミック接触するｐ形電極８を有し、ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７の上には、当該ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７とオーミック接触するｎ形電極９を有する。さらに、ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７上には、反射防止膜１０を有する。

次に、上述した構造のフォトダイオードを製作する方法を説明する。
まず、半絶縁性のＩｎＰ基板１上に、ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５、ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６、およびｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７の各半導体層を、ＭＯ−ＶＰＥ法（有機金属気相成長法）により順次エピタキシャル成長させる。

次いで、ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７とｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６からなるｎ形電極メサ（第２のメサ構造）を、化学エッチング法により形成する。ここで、ｎ形電極バッファ層６と、低濃度の電子走行層５のＩｎＧａＡｓＰの組成を変えて選択エッチング状態にすると、低濃度の電子走行層５とｎ形電極バッファ層６との界面で化学エッチングを停止しやすい。

次いで、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４、および低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５からなるメサ（第１のメサ構造）を同様に形成する。

次いで、ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７上に反射防止膜１０を堆積させ、パタニングした後、ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２の上にｐ形電極８を、ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７の上にｎ形電極９を形成する。これらの引き出し電極やパッドなどは図示していないが、必要に応じてこれらも形成する。

このようなフォトダイオードを動作させるには、典型的な正の電流出力とする場合、ｎ形電極９に正のバイアス電圧を印加し、ｐ形電極８を出力端子とする。負の電流出力とする場合は、反対に、ｐ形電極８に負のバイアス電圧を印加し、ｎ形電極９を出力端子とする。

一定以上の逆バイアス電圧を印加した動作状態では、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４と、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５は、通常は、低濃度のｎタイプとなっているので空乏化する。より詳細には、電圧上昇に伴い、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３と低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４との境界から、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５に向かって空乏化がひろがる。すなわち、動作状態において、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３（すなわち、半導体光吸収層のｐ形電極層側）は、ｐ形の中性を保つ領域として存在する。また、少なくとも、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５と、ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６との両層が接する部分が空乏化する。

ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）７とｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６からなるｎ形電極メサ（第２のメサ構造）で制限されたその直下の領域は、しかるべき電界がかかり活性領域を形成する。すなわち、第２のメサ構造の形状とドーピング構造で決まる電界分布により、第１のメサ構造内に活性領域が形成される。一方、第２のメサから遠ざかるに従い、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４と、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５の電界は、広がり効果に従って小さくなり、第１のメサ構造の側面の電位は０Ｖに近づく。結局、本構造では、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３と低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４は、電圧が極めて小さいか、もしくは電圧のかからない平衡状態となり、バンドギャップの小さなＩｎＧａＡｓに起因する暗電流の発生を抑制することが可能となる。

低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４の上に、バンドギャップエネルギーのより大きな低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓ）５を配置することには、２つの理由がある。１つは、バンドギャップの小さなＩｎＧａＡｓ層４の表面をカバーするためである。すなわち、第２のメサ周辺で、ＩｎＧａＡｓ層４が表面に露出することを防いで、表面再結合電流を抑制することが目的である。もう一つは、第２のメサ構造の周辺部に発生する電界集中部分をＩｎＧａＡｓ層４から離し、エッジ電界によるブレークダウンを抑制するためである。ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６のドーピング濃度を適性に設定して空乏化が進入する様にすると（図１中の１１ａ）、低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓＰ）４中へのエッジ電界の影響をさらに低下させることができる。Ｚｎ拡散で製作される従来のｐｎ接合は、接合フロントが深く、ＩｎＧａＡｓ層に入りこむ状態となるので、エッジブレークダウンが避けられなかったが、本実施例の様な構造を取ることにより、それを防ぐことができる。

（第２の実施形態）
図２は、本発明の第２の実施形態によるフォトダイオードの素子断面の模式図であり、上面光入射形のフォトダイオードを示す。本実施形態では、第１の実施形態における低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）４及び低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５を、それぞれ、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐ及び低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐとしている。素子の製作方法及び動作方法は、第１の実施形態のそれらと同様である。

本実施形態は、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐ及び低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐの電位を積極的に、ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）２と等しくするものである。すなわち、電圧上昇に伴い、ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）６と低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐとの境界から空乏化が広がり、ｎ形電極メサ（第２のメサ）で制限された、その直下の領域が活性領域となる。しかしながら、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐと低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐのｐ形ドーピング濃度を調整すると、その空乏化が第１のメサ側面までは達しない様にすることが可能となる（図３中、破線で囲まれた部分１１ａ、１１ｂが空乏化する）。すなわち、第１のメサ構造内の活性領域を取り囲む、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐと低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐ部分に、ｐ形の中性を保つ領域が残留することとなる。

図３は、図２に示した構造において、空乏化した領域１１ａ、１１ｂを示している。なお、空乏化した領域１１ｂを除く、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐと低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）５ｐ部分が、ｐ形の中性が保たれる領域である。結局、第１のメサ構造の側面の電位は０Ｖにすることができるので、ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３と低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐには電圧のかからない平衡状態となり、バンドギャップの小さなＩｎＧａＡｓに起因する暗電流の発生を抑制することが可能となる。また、第１の実施形態と同様に、低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）４ｐ中へのエッジ電界の影響をさらに低下させることができ、エッジブレークダウンを抑制することができる。

（第３の実施形態）
図４は、本発明の第３の実施形態によるフォトダイオードの素子断面の模式図である。図示したフォトダイオードは、第１の実施形態と同様の第１のメサ構造の周辺部１２に、ｐ形不純物のドーピングが施されている。より詳細には、低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）５からｐ形光吸収層（ｐ−ＩｎＧａＡｓ）３の一部までの、第１のメサ構造の側面部及び上面部を含む周辺部１２のみをｐ形の中性領域として形成している。これも、第２の実施形態と同様に、第１のメサ構造の周辺部１２の電位を、ｐ電極層（ｐ⁺−ＩｎＧａＡｓＰ）２と等しくするためのものである。こうすることによって、第２の実施形態で述べた効果と同様に、第１のメサ構造の側面は電圧のかからない平衡状態となり、バンドギャップの小さなＩｎＧａＡｓに起因する暗電流の発生を抑制することが可能となる。

（まとめ）
以上説明したように、本発明によると、半導体光吸収層が露出するメサ構造の側面には電界が発生せず、電圧のかからない平衡状態となるので、バンドギャップの小さなＩｎＧａＡｓに起因する暗電流の発生を抑制することが可能となる。

また、暗電流レベルが高いと、それがノイズ源となって光レシーバの受信感度を低下させたり、低い光信号入力レベルにおいて動作電流値測定に誤差を生じさせたりしてしまうが、本発明によるとその様な問題を改善できる。

さらに、本発明によると、半導体光吸収層中の電集中を排除することができるので、エッジブレークダウンの発生が抑制される。その結果、ＥＳＤ耐圧が高くなることにより信頼性を向上させることができる。

１半絶縁性のＩｎＰ基板
２ｐ形電極層（ｐ⁺−ＩｎＧａＡｓＰ）
３ｐ形光吸収層（ｐ−ＩｎＧａＡｓ）
４低濃度の光吸収層（ｕｄ．−ＩｎＧａＡｓ）
４ｐ低濃度のｐ形光吸収層（ｐ^-−ＩｎＧａＡｓ）
５低濃度の電子走行層（ｕｄ．−ＩｎＧａＡｓＰ）
５ｐ低濃度のｐ形電子走行層（ｐ^-−ＩｎＧａＡｓＰ）
６ｎ形電極バッファ層（ｎ−ＩｎＧａＡｓＰ）
７ｎ形電極層（ｎ⁺−ＩｎＧａＡｓ）
８ｐ形電極
９ｎ形電極
１０反射防止膜
１１ａ、１１ｂ空乏化した領域
１２ｐ形不純物のドーピングが施された第１のメサの周辺部
２１基板
２２ｎ形電極層
２３空乏化光吸収層
２４ｐ形光吸収層
２５ｐ形電極層
２６ｐ形電極
２７ｎ形電極
２８反射防止膜
３１基板
３２ｎ形電極層
３３ｎ形ＩｎＧａＡｓ光吸収層
３４ｎ形ＩｎＰ層
３５ｐ形領域
３６ｎ形電極
３７ｐ形電極
３８反射防止膜

Claims

半絶縁性基板上に、ｐ形電極層、半導体光吸収層、前記半導体光吸収層よりも大きなバンドギャップエネルギーを有する電子走行層、ｎ形電極バッファ層、及びｎ形電極層が順次積層され、前記半導体光吸収層及び前記電子走行層が第１のメサ構造を形成し、前記ｎ形電極バッファ層及び前記ｎ形電極層が第２のメサ構造を形成し、前記ｐ形電極層とオーミック接触するｐ形電極と、前記ｎ形電極層とオーミック接触するｎ形電極とを有するフォトダイオードであって、
前記半導体光吸収層が積層方向にドーピングプロファイルを有し、動作状態において、前記半導体光吸収層の前記ｐ形電極層側にｐ形の中性を保つ領域が存在し、少なくとも前記電子走行層と前記ｎ形電極バッファ層との両層が接する部分が空乏化し、前記第２のメサ構造の形状とドーピング構造で決まる電界分布が発生し、前記第２のメサ構造の周辺部に発生する電界集中部分において前記ｎ形電極バッファ層のドーピング濃度を適正に設定して空乏化が進入する様にし、前記第１のメサ構造内に活性領域が形成されることを特徴とするフォトダイオード。
前記半導体光吸収層及び前記電子走行層が共にｐ形であり、動作状態において、前記第１のメサ構造内の前記活性領域を取り囲む前記光吸収層と前記電子走行層部分に、ｐ形の中性を保つ領域が残留することを特徴とする請求項１に記載のフォトダイオード。
前記第１のメサ構造の側面部及び上面部を含む周辺部にｐ形不純物のドーピングを施すことによって、前記周辺部にｐ形の中性領域が形成されたことを特徴とする請求項１に記載のフォトダイオード。