JP2015170686A - アバランシェフォトダイオード - Google Patents

Abstract

【課題】光吸収層を薄くすることなく、アバランシェフォトダイオード光入力強度に対する応答の線形性が得られるようにする。【解決手段】アンドープの第１光吸収層１０３の上に接してｐ型の第２光吸収層１０４を形成し、第２光吸収層１０４の上にｐ型電界制御層１０５を形成し、ｐ型電界制御層の上にアバランシェ層１０６を形成する。第１光吸収層１０３は、ＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成し、第２光吸収層１０４は、ｐ型の第１材料より構成し、ｐ型電界制御層１０５は、ｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成し、アバランシェ層１０６は、ＩＩＩ−Ｖ族化合物半導体から構成する。【選択図】 図１

Description

本発明は、アバランシェ現象を利用したアバランシェフォトダイオードに関する。

アバランシェフォトダイオード（ＡＰＤ）は、光吸収で発生したキャリアの数をなだれ増倍機構により増幅することで、ノイズの低い光レシーバとして用いるデバイスである。最近の長波長帯のアバランシェフォトダイオードは、光吸収層となだれアバランシェ層（増倍層）とを分離した、ＳＡＭ（Separeted Absorption and Multiplication）構造が一般的である。

アバランシェフォトダイオードは、様々なセンサの他、光通信用途に幅広く用いられ、今なおより高性能なアバランシェフォトダイオードが活発に研究開発されている。光通信用途のアバランシェフォトダイオードとしては、光吸収層を構成する材料として通信波長帯（１．５μｍ帯ないしは１．３μｍ帯）にバンドギャップが存在するＩｎＧａＡｓが一般的に用いられる。

アバランシェフォトダイオードにおいて、その光入力強度に対する電気応答の線形性を高めることは重要である。特に、光信号をパルス強度で多値化するＰＡＭ等の通信方式においては、光強度で多値化された光信号を、強度関係を損なわないよう電気信号に変換する必要があるため、受光素子の光入力強度に対する電気出力強度の線形性が重要になる。

K. J. Williams et al. , " Effects of High Space-Charge Fields on the Response of Microwave Photodetectors", IEEE Photon. Technol. Lett. , vol.6, no.5, pp.639-641, 1994. Pearsall et al. , "GaInAsP Alloy Semiconductors", John Wiley & Sons Ltd. , pp.290-291, 1982.

しかしながら、一般的には、半導体のフォトダイオードおよびアバランシェフォトダイオードは、光入力強度が大きい場合には、電気出力強度は光入力強度に対して良好な線形性を示さない。これは、光吸収層における正孔の蓄積に伴い、光吸収層がバンドベンディングするためであり、空間電荷効果と呼ばれている（非特許文献１参照）。図８に、空間電荷効果によるバンドベンディングの状態を模式的に示す。

図８では、光吸収層８０１，電界制御層８０２，およびアバランシェ層８０３の部分を示している。また、図８において、黒丸が電子を示し、白丸が正孔を示している。上述した正孔の蓄積は、光吸収層８０１の層内で、アバランシェ層８０３の側（図示していないｐ型コンタクト層とは反対側の領域）で顕著になる。これは、ｐ型コンタクト層（不図示）付近の光吸収層８０１で生じた正孔は、ｐ型コンタクト層までの移動距離が短いために蓄積が生じにくいが、反対にｐ型コンタクト層までの移動距離が大きいアバランシェ層８０３の側ほど蓄積しやすいためである。アバランシェフォトダイオードの光入力強度に対する線形性を向上させるためには、この正孔の蓄積を緩和することが重要となる。

一般的に、上述した空間電荷効果は、光吸収層を薄くすることにより緩和できる。これは、光吸収層を薄くすることで、正孔の走行距離が低減し、正孔の蓄積が生じにくくなるためである。一方、光吸収層の薄層化は、受光感度の低減を生じさせる。このように、光収集層の薄層化による空間電荷効果の緩和は、受光感度とのトレードオフの関係にある。このように、従来の技術では、光吸収層を薄くすることなく、アバランシェフォトダイオード光入力強度に対する応答の線形性を得ることができないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、光吸収層を薄くすることなく、アバランシェフォトダイオード光入力強度に対する応答の線形性が得られるようにすることを目的とする。

本発明に係るアバランシェフォトダイオードは、ｐ型のＩＩＩ−Ｖ族化合物半導体からなるｐ型コンタクト層と、ｐ型コンタクト層の上に形成されたアンドープのＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成された第１光吸収層と、第１光吸収層の上に接して形成されたｐ型の第１材料より構成された第２光吸収層と、第２光吸収層の上に形成されたｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成されたｐ型電界制御層と、ｐ型電界制御層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるアバランシェ層と、アバランシェ層の上に形成されたｎ型のＩＩＩ−Ｖ族化合物半導体からなるｎ型コンタクト層とを備える。

上記アバランシェフォトダイオードにおいて、第１光吸収層のｐ型コンタクト層側に接して形成されたｐ型の第１材料より構成された第３光吸収層を備えるようにしてもよい。また、ｎ型コンタクト層の下側で、アバランシェ層の上に形成されたｎ型の第２材料より構成されたｎ型電界制御層を備えるようにしてもよい。

上記アバランシェフォトダイオードにおいて、ｐ型電界制御層の不純物濃度は、第２光吸収層の不純物濃度を超えて大きい濃度とされていればよい。なお、第２材料のバンドギャップは、第１材料のバンドギャップより大きい。

以上説明したことにより、本発明によれば、光吸収層を薄くすることなく、アバランシェフォトダイオード光入力強度に対する応答の線形性が得られるようになるという優れた効果が得られる。

図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を示す構成図である。 図２は、実施の形態１におけるアバランシェフォトダイオードの素子動作状態でのバンドプロファイルを示すバンド図である。 図３は、一般的な光吸収層（アンドープ構造）と、本発明の実施の形態１における光吸収層付近の、光入力が小さい場合と光入力の大きい場合のバンドプロファイルを示す説明図である。 図４は、第１光吸収層１０３および第２光吸収層１０４における電界強度の状態を示す特性図である。 図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を示す構成図である。 図６は、実施の形態２におけるアバランシェフォトダイオードの素子動作状態でのバンドプロファイルを示すバンド図である。 図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を示す構成図である。 図８は、光吸収層近傍における空間電荷効果によるバンドベンディングの状態を模式的に示す説明図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を示す構成図である。図１では、断面を模式的に示している。

このアバランシェフォトダイオードは、基板１０１の上に形成されたｐ型コンタクト層１０２と、ｐ型コンタクト層１０２の上に形成された第１光吸収層１０３と、第１光吸収層１０３の上に接して形成された第２光吸収層１０４と、第２光吸収層１０４の上に形成されたｐ型電界制御層１０５と、ｐ型電界制御層１０５の上に形成されたアバランシェ層１０６と、アバランシェ層１０６の上に形成されたｎ型コンタクト層１０７とを備える。また、第２光吸収層１０４とｐ型電界制御層１０５との間には、ギャップ接続層１０８が形成されている。

ｐ型コンタクト層１０２は、ｐ型のＩＩＩ−Ｖ族化合物半導体から構成され、第１光吸収層１０３は、ＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成され、第２光吸収層１０４は、ｐ型の第１材料より構成されている。また、ｐ型電界制御層１０５は、ｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成され、アバランシェ層１０６は、ＩＩＩ−Ｖ族化合物半導体から構成され、ｎ型コンタクト層１０７は、ｎ型のＩＩＩ−Ｖ族化合物半導体から構成されている。

ここで、第２材料のバンドギャップは、第１材料のバンドギャップより大きい。また、ｐ型電界制御層１０５の不純物濃度は、第２光吸収層１０４の不純物濃度を超えて大きい濃度とされている。なお、基板１０１は、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰからなる半導体基板であればよい。なお、ギャップ接続層１０８は、第２光吸収層１０４とｐ型電界制御層１０５との間のバンドギャップエネルギーとされていればよい。第２光吸収層１０４とｐ型電界制御層１０５との間のバンドギャップエネルギーの差があまり大きくない場合、ギャップ接続層１０８は用いなくてもよい。

また、第１光吸収層１０３，第２光吸収層１０４，ギャップ接続層１０８，ｐ型電界制御層１０５，アバランシェ層１０６，ｎ型コンタクト層１０７は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、第１光吸収層１０３，第２光吸収層１０４，ギャップ接続層１０８，ｐ型電界制御層１０５，アバランシェ層１０６，ｎ型コンタクト層１０７は、直径２２μｍ程度の円柱形状に加工されている。また、メサの側面（側壁）は、窒化シリコンなどのパッシベーション膜（不図示）で保護されている。なお、図示していないが、上記メサの周囲のｐ型コンタクト層１０２およびｎ型コンタクト層１０７の上には、ｐ側電極およびｎ側電極が形成され、また、これら電極には引き出し配線が接続され、電位が印加可能とされている。

次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板１０１上に、ｐ型のＩｎＡｌＧａＡｓ（ｐ型コンタクト層１０２）、アンドープのＩｎＧａＡｓ（第１光吸収層１０３）、ｐ型のＩｎＧａＡｓ（第２光吸収層１０４）、アンドープのＩｎＡｌＧａＡｓ（ギャップ連続層１０８）、ｐ型のＩｎＧａＡｓ（ｐ型電界制御層１０５）、アンドープのＩｎＡｌＡｓ（アバランシェ層１０６）、およびｎ型のＩｎＰ（ｎ型コンタクト層１０７）をエピタキシャル成長により順次堆積する。これらは、よく知られた有機金属気相成長法により形成すればよい。

次に、ｎ型としたＩｎＰの層の上に、ｎ側電極を形成する。例えば、ｎ側電極となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層／白金層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ型のＩｎＰ（ｎ型コンタクト層１０７）にオーミック接続するｎ側電極が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、ｐ型のＩｎＡｌＧａＡｓ、アンドープのＩｎＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＡｓ、およびｎ型のＩｎＰの層をパターニングし、所望の形状（メサ形状）とした第１光吸収層１０３，第２光吸収層１０４，ギャップ接続層１０８，ｐ型電界制御層１０５，アバランシェ層１０６，およびｎ型コンタクト層１０７を形成する。

この後、上記パターニングにより露出したｐ型コンタクト層１０２の上に、ｐ側電極を形成する。ｐ側電極は、チタン層／白金層／金層の３層構造とする。ｎ側電極と同様に、電子ビーム蒸着法とリフトオフ法とによりｐ側電極を形成すればよい。

次に、実施の形態１におけるアバランシェフォトダイオードの動作について説明する。まず、図２は、実施の形態１におけるアバランシェフォトダイオードの素子動作状態でのバンドプロファイルを示すバンド図である。実施の形態１のアバランシェフォトダイオードは、素子に電圧を印加するにしたがって、最初にｐ型電界制御層１０５の空乏化が進行する。ｐ型電界制御層１０５の空乏化が完了した時点で、引き続き、第２光吸収層１０４の空乏化が進行する。第２光吸収層１０４の空乏化が完了後、第１光吸収層１０３に電界が生じる。

以上の結果、例えば増倍率が１０程度の値を示すアバランシェフォトダイオードの動作状態においては、光吸収層（第１光吸収層１０３，第２光吸収層１０４）の電界強度は、層全体にわたって同一の電界強度とはならず、第２光吸収層１０４の部分がより高い電界を有することになる。

次に、一般的な光吸収層（アンドープ構造）と、実施の形態１における光吸収層付近の、光入力が小さい場合と光入力の大きい場合のバンドプロファイルを図３に示す。図３の（ａ），（ｃ）は、一般的な光吸収層（アンドープ構造）のバンドプロファイルを示し、図３の（ｂ），（ｄ）は、実施の形態１における光吸収送付金のバンドプロファイルを示している。また、図３の（ａ），（ｂ）は、光入力強度が小さい場合のバンドプロファイルを示し、図３の（ｃ），（ｄ）は、光入力強度が大きい場合のバンドプロファイルを示している。光入力強度が大きい場合については、光吸収層中に１０¹⁷ｃｍ^-3程度の正孔の蓄積が生じる程度の光入力を仮定している。

従来の一般的な光吸収層（アンドープ構造）の場合、上述した正孔の蓄積により、アバランシェ層付近のバンドが湾曲され、バンドの傾きはゼロに近づく。このように、一般的な光吸収層（アンドープ構造）の場合は、光入力の大小により、アバランシェ層付近のバンドの傾きは大きく変化する。これに対し、実施の形態１によれば、光入力が小さい場合（ｂ）と光入力が大きい場合（ｄ）とを比較しても、バンドの傾き度合い度合いの変化は非常に小さくなる。

ここで、実施の形態１におけるにおける第１光吸収層１０３ならびに第２光吸収層１０４の電界強度は、アバランシェフォトダイオードの動作状態において２００ｋＶ／ｃｍ以下であることが好ましい。これは、アバランシェフォトダイオードにおいては、長期信頼性の観点から、エピタキシャル層構造のうち最も電界強度を小さく保つ必要がある層はＩｎＧａＡｓからなる光吸収層であるとされており、動作状態において２００ｋＶ／ｃｍ以下に保つことが重要な条件とされているためである。

図４に示すように、光吸収層は、アンドープの第１光吸収層１０３およびｐ型の第２光吸収層１０４のいずれにおいても、電界強度は２００ｋＶ／ｃｍ以下に保たれている。アンドープとしている第１光吸収層１０３の部分においては、電界強度は顕著に小さいが、ＩｎＧａＡｓにおいて電子が飽和速度を示す電界強度は数ｋＶ／ｃｍと言われており（非特許文献２）、実施の形態１のアバランシェフォトダイオードにおける光吸収層の電界強度は、電子ドリフトには十分である。

実施の形態１によれば、上述したバンドプロファイルにより、光入力が大きい場合であっても、より正孔の蓄積しやすいアバランシェ層１０６付近では正孔が選択的に加速され、一般的な光吸収層の構造を有するアバランシェフォトダイオードと比較し、空間電荷効果が緩和される。また、光吸収の効率は、第１光吸収層１０３＋第２光吸収層１０４の全体の層厚で決定され、この全層厚を、所望の感度および帯域に合わせて決定すればよい。これらのことにより、実施の形態１によれば、アバランシェフォトダイオードの受光感度を損なうことなく、アバランシェフォトダイオードの線形性を向上させることが可能となる。

［実施の形態２］
次に、本発明の実施の形態２について図５を用いて説明する。図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を示す構成図である。図５では、断面を模式的に示している。

このアバランシェフォトダイオードは、基板２０１の上に形成されたｐ型コンタクト層２０２と、ｐ型コンタクト層２０２の上に形成された第１光吸収層２０３と、第１光吸収層２０３の上に接して形成された第２光吸収層２０４と、第２光吸収層２０４の上に形成されたｐ型電界制御層２０５と、ｐ型電界制御層２０５の上に形成されたアバランシェ層２０６と、アバランシェ層２０６の上に形成されたｎ型コンタクト層２０７とを備える。また、第２光吸収層２０４とｐ型電界制御層２０５との間には、ギャップ接続層２０８が形成されている。加えて、実施の形態２におけるアバランシェフォトダイオードは、第１光吸収層２０３のｐ型コンタクト層２０２側に接して形成された第３光吸収層２０９を備える。

ｐ型コンタクト層２０２は、ｐ型のＩＩＩ−Ｖ族化合物半導体から構成され、第１光吸収層２０３は、ＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成され、第２光吸収層２０４は、ｐ型の第１材料より構成され、第３光吸収層２０９は、ｐ型の第１材料より構成されている。また、ｐ型電界制御層２０５は、ｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成され、アバランシェ層２０６は、ＩＩＩ−Ｖ族化合物半導体から構成され、ｎ型コンタクト層２０７は、ｎ型のＩＩＩ−Ｖ族化合物半導体から構成されている。

ここで、第２材料のバンドギャップは、第１材料のバンドギャップより大きい。また、ｐ型電界制御層２０５の不純物濃度は、第２光吸収層２０４の不純物濃度を超えて大きい濃度とされている。なお、基板２０１は、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰからなる半導体基板であればよい。なお、ギャップ接続層２０８は、第２光吸収層２０４とｐ型電界制御層２０５との間のバンドギャップエネルギーとされていればよい。第２光吸収層２０４とｐ型電界制御層２０５との間のバンドギャップエネルギーの差があまり大きくない場合、ギャップ接続層２０８は用いなくてもよい。

また、第３光吸収層２０９，第１光吸収層２０３，第２光吸収層２０４，ギャップ接続層２０８，ｐ型電界制御層２０５，アバランシェ層２０６，ｎ型コンタクト層２０７は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。例えば、第３光吸収層２０９，第１光吸収層２０３，第２光吸収層２０４，ギャップ接続層２０８，ｐ型電界制御層２０５，アバランシェ層２０６，ｎ型コンタクト層２０７は、直径２２μｍ程度の円柱形状に加工されている。また、メサの側面（側壁）は、窒化シリコンなどのパッシベーション膜（不図示）で保護されている。なお、図示していないが、上記メサの周囲のｐ型コンタクト層２０２およびｎ型コンタクト層２０７の上には、ｐ側電極およびｎ側電極が形成され、また、これら電極には引き出し配線が接続され、電位が印加可能とされている。

次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板２０１上に、ｐ型のＩｎＡｌＧａＡｓ（ｐ型コンタクト層２０２）、ｐ型のＩｎＧａＡｓ（第３光吸収層２０９）、アンドープのＩｎＧａＡｓ（第１光吸収層２０３）、ｐ型のＩｎＧａＡｓ（第２光吸収層２０４）、アンドープのＩｎＡｌＧａＡｓ（ギャップ連続層２０８）、ｐ型のＩｎＧａＡｓ（ｐ型電界制御層２０５）、アンドープのＩｎＡｌＡｓ（アバランシェ層２０６）、およびｎ型のＩｎＰ（ｎ型コンタクト層２０７）をエピタキシャル成長により順次堆積する。これらは、よく知られた有機金属気相成長法により形成すればよい。例えば、第３光吸収層２０９とするｐ型のＩｎＧａＡｓは、ｐ型の不純物が１×１０¹⁸ｃｍ^-3程度ドーピングされていればよい。後述するように、第３光吸収層２０９は、動作状態において空乏化しない程度に、不純物濃度が高濃度となっていればよい。

次に、ｎ型としたＩｎＰの層の上に、ｎ側電極を形成する。例えば、ｎ側電極となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層／白金層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ型のＩｎＰ（ｎ型コンタクト層２０７）にオーミック接続するｎ側電極が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、ｐ型のＩｎＡｌＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＡｓ、およびｎ型のＩｎＰの層をパターニングし、所望の形状（メサ形状）とした第３光吸収層２０９，第１光吸収層２０３，第２光吸収層２０４，ギャップ接続層２０８，ｐ型電界制御層２０５，アバランシェ層２０６，およびｎ型コンタクト層２０７を形成する。

この後、上記パターニングにより露出したｐ型コンタクト層２０２の上に、ｐ側電極を形成する。ｐ側電極は、チタン層／白金層／金層の３層構造とする。ｎ側電極と同様に、電子ビーム蒸着法とリフトオフ法とによりｐ側電極を形成すればよい。なお、上記アバランシェフォトダイオードは、電子注入型である。

次に、実施の形態２におけるアバランシェフォトダイオードの動作について説明する。まず、図６は、実施の形態２におけるアバランシェフォトダイオードの素子動作状態でのバンドプロファイルを示すバンド図である。

実施の形態２の構造によれば、素子に電圧を印加するにしたがって、最初にｐ型電界制御層２０５の空乏化が進行する。ｐ型電界制御層２０５の空乏化が完了した時点で、引き続き第２光吸収層２０４の空乏化が進行する。第２光吸収層２０４の空乏化が完了した後、第１光吸収層２０３に電界が生じる。結果、例えば増倍率が１０程度の値を示すアバランシェフォトダイオードの動作状態においては、光吸収層の電界強度は、層全体にわたって同一の電界強度とはならず、第２光吸収層２０４の部分がより高い電界を有することになる。

ここで、光吸収層においては、ｐ型とした第２光吸収層２０４およびｐ型とした第３光吸収層２０９を備えている。第３光吸収層２０９は高濃度にドーピングされているため、動作状態においても空乏化はせず、第２光吸収層２０４は空乏化が完了し、一定の電界強度を有している。この状態において、第３光吸収層２０９において生じたフォトキャリアのうち正孔は、生成後まもなく誘電緩和するため、アバランシェフォトダイオード全体のキャリア輸送特性には寄与しない。

一方、第３光吸収層２０９において生じたフォトキャリアのうち電子は、キャリア輸送特性に寄与するが、電界が生じていないため、拡散によってのみ移動し、第１光吸収層２０３および第２光吸収層２０４においては、拡散時間と比較して無視できるほど短時間でドリフト移動する。

また、第１光吸収層２０３，第２光吸収層２０４においては、ドリフト速度の小さい正孔がキャリア輸送特性を支配し、電子ドリフト速度はキャリア輸送特性にほとんど寄与しない。

以上の結果、第３光吸収層２０９におけるキャリア移動（電子拡散）と、第１光吸収層２０３および第２光吸収層２０４におけるキャリア移動（正孔ドリフト）とは、各々が互いに独立と考えることができる。このため、ある所望のキャリア輸送時間、ないしは帯域幅に対して、第３光吸収層２０９の層厚、および第１光吸収層２０３＋第２光吸収層２０４の層厚を、各々適切に選択することで、所望の帯域幅を維持したまま合計の光吸収層厚をより厚くすることができる。

また、実施の形態２においても、第１光吸収層２０３ならびに第２光吸収層２０４の電界強度は、アバランシェフォトダイオードの動作状態において２００ｋＶ／ｃｍ以下であることが好ましい。これは、アバランシェフォトダイオードにおいては、長期信頼性の観点から、エピタキシャル層構造のうち最も電界強度を小さく保つ必要がある層はＩｎＧａＡｓ光吸収層であるとされており、動作状態において２００ｋＶ／ｃｍ以下に保つことが重要な条件とされているためである。

アンドープとしている第１光吸収層２０３の部分においては、電界強度は顕著に小さいが、ＩｎＧａＡｓにおいて電子が飽和速度を示す電界強度は数ｋＶ／ｃｍと言われており（非特許文献２）、実施の形態２のアバランシェフォトダイオードにおける光吸収層の電界強度は、電子ドリフトには十分である。

このようなバンドプロファイルならびに吸収層の設計により、より正孔の蓄積しやすいアバランシェ層付近では正孔が選択的に加速され、一般的な光吸収層の構造を有するアバランシェフォトダイオードと比較して空間電荷効果が緩和され、さらに一般的なアンドープ光吸収層と比較して高感度化が可能になる。この結果、アバランシェフォトダイオードの線形性を向上させ、さらに高速・高感度なアバランシェフォトダイオードを得ることができるようになる。

［実施の形態３］
次に、本発明の実施の形態３について図７を用いて説明する。図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を示す構成図である。図７では、断面を模式的に示している。

このアバランシェフォトダイオードは、基板３０１の上に形成されたｐ型コンタクト層３０２と、ｐ型コンタクト層３０２の上に形成された第１光吸収層３０３と、第１光吸収層３０３の上に接して形成された第２光吸収層３０４と、第２光吸収層３０４の上に形成されたｐ型電界制御層３０５と、ｐ型電界制御層３０５の上に形成されたアバランシェ層３０６と、アバランシェ層３０６の上に形成されたｎ型コンタクト層３０７とを備える。また、第２光吸収層３０４とｐ型電界制御層３０５との間には、ギャップ接続層３０８が形成されている。また、前述した実施の形態３と同様に、アバランシェフォトダイオードは、第１光吸収層３０３のｐ型コンタクト層３０２側に接して形成された第３光吸収層３０９を備える。

加えて、実施の形態３では、ｎ型コンタクト層３０７の下側で、アバランシェ層３０６の上に形成されたｎ型電界制御層３１０と、ｎ型コンタクト層３０７の下側で、ｎ型電界制御層３１０の上に形成された電子走行層３１１とを備える。

ｐ型コンタクト層３０２は、ｐ型のＩＩＩ−Ｖ族化合物半導体から構成され、第１光吸収層３０３は、ＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成され、第２光吸収層３０４は、ｐ型の第１材料より構成され、第３光吸収層３０９は、ｐ型の第１材料より構成されている。また、ｐ型電界制御層３０５は、ｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成され、アバランシェ層３０６は、ＩＩＩ−Ｖ族化合物半導体から構成され、ｎ型コンタクト層３０７は、ｎ型のＩＩＩ−Ｖ族化合物半導体から構成されている。また、ｎ型電界制御層３１０は、ｎ型の第２材料より構成され、電子走行層３１１は、アンドープのＩＩＩ−Ｖ族化合物半導体から構成されている。

ここで、第２材料のバンドギャップは、第１材料のバンドギャップより大きい。また、ｐ型電界制御層３０５の不純物濃度は、第２光吸収層３０４の不純物濃度を超えて大きい濃度とされている。なお、基板３０１は、鉄をドープすることで高抵抗とされた半絶縁性のＩｎＰからなる半導体基板であればよい。なお、ギャップ接続層３０８は、第２光吸収層３０４とｐ型電界制御層３０５との間のバンドギャップエネルギーとされていればよい。第２光吸収層３０４とｐ型電界制御層３０５との間のバンドギャップエネルギーの差があまり大きくない場合、ギャップ接続層３０８は用いなくてもよい。

また、第３光吸収層３０９，第１光吸収層３０３，第２光吸収層３０４，ギャップ接続層３０８，ｐ型電界制御層３０５，アバランシェ層３０６，ｎ型電界制御層３１０，電子走行層３１１，ｎ型コンタクト層３０７は、所望とする形状にパターニングされ、例えば、よく知られたメサ構造とされている。

例えば、第３光吸収層３０９，第１光吸収層３０３，第２光吸収層３０４，ギャップ接続層３０８，ｐ型電界制御層３０５，アバランシェ層３０６，ｎ型電界制御層３１０，電子走行層３１１，ｎ型コンタクト層３０７は、直径２２μｍ程度の円柱形状に加工されている。また、メサの側面（側壁）は、窒化シリコンなどのパッシベーション膜（不図示）で保護されている。なお、図示していないが、上記メサの周囲のｐ型コンタクト層３０２およびｎ型コンタクト層３０７の上には、ｐ側電極およびｎ側電極が形成され、また、これら電極には引き出し配線が接続され、電位が印加可能とされている。

次に、上述したアバランシェフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板３０１上に、ｐ型のＩｎＡｌＧａＡｓ（ｐ型コンタクト層３０２）、ｐ型のＩｎＧａＡｓ（第３光吸収層３０９）、アンドープのＩｎＧａＡｓ（第１光吸収層３０３）、ｐ型のＩｎＧａＡｓ（第２光吸収層３０４）、アンドープのＩｎＡｌＧａＡｓ（ギャップ連続層３０８）、ｐ型のＩｎＧａＡｓ（ｐ型電界制御層３０５）、アンドープのＩｎＡｌＡｓ（アバランシェ層３０６）、ｎ型のＩｎＧａＡｓ（ｎ型電界制御層３１０），ＩｎＰ（電子走行層３１１），およびｎ型のＩｎＰ（ｎ型コンタクト層３０７）をエピタキシャル成長により順次堆積する。これらは、よく知られた有機金属気相成長法により形成すればよい。例えば、第３光吸収層３０９とするｐ型のＩｎＧａＡｓは、ｐ型の不純物が１×１０¹⁸ｃｍ^-3程度ドーピングされていればよい。実施の形態２と同様に、第３光吸収層３０９は、動作状態において空乏化しない程度に、不純物濃度が高濃度となっていればよい。

次に、ｎ型としたＩｎＰの層の上に、ｎ側電極を形成する。例えば、ｎ側電極となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、チタン層／白金層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、ｎ型のＩｎＰ（ｎ型コンタクト層３０７）にオーミック接続するｎ側電極が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチング）により、ｐ型のＩｎＡｌＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＧａＡｓ、ｐ型のＩｎＧａＡｓ、アンドープのＩｎＡｌＡｓ、ｎ型のＩｎＧａＡｓ，ＩｎＰ，およびｎ型のＩｎＰの層をパターニングし、所望の形状（メサ形状）とした第３光吸収層３０９，第１光吸収層３０３，第２光吸収層３０４，ギャップ接続層３０８，ｐ型電界制御層３０５，アバランシェ層３０６，ｎ型電界制御層３１０，電子走行層３１１，およびｎ型コンタクト層３０７を形成する。

この後、上記パターニングにより露出したｐ型コンタクト層３０２の上に、ｐ側電極を形成する。ｐ側電極は、チタン層／白金層／金層の３層構造とする。ｎ側電極と同様に、電子ビーム蒸着法とリフトオフ法とによりｐ側電極を形成すればよい。

次に、実施の形態３におけるアバランシェフォトダイオードの動作について説明する。実施の形態３においては、光吸収層（第３光吸収層３０９＋第１光吸収層３０３＋第２光吸収層３０４）で生じた電子は、アバランシェ層３０６，電子走行層３１１を経てｎ型コンタクト層３０７に到達する。ここで、実施の形態３では、電子走行層３１１を設けたことにより、素子全体の空乏層幅が拡大し、素子容量を低減させることができる。

また、ｎ型電界制御層３１０により、素子の動作状態において、電子走行層３１１の電界強度をアバランシェ層３０６に比べて小さくすることができる。この構造により、電子走行層３１１におけるアバランシェ増倍やツェナー降伏を避けることができるようになる。

上述したように、ｎ型電界制御層３１０ならびに電子走行層３１１を設けたことによって、第１光吸収層３０３および第２光吸収層３０４を含む、ｐ型コンタクト層３０２からアバランシェ層３０６までの電界プロファイルに影響を与えることはない。これは、第２光吸収層３０４、ｐ型電界制御層３０５、ｎ型電界制御層３１０などの不純物濃度ならびに層厚を最適化することにより、素子全体にかかる電圧を層ごとに適切に分配できるためである。

このように、実施の形態３によれば、ｎ型電界制御層３１０ならびに電子走行層３１１の導入により、動作状態の素子への印加電圧そのものは増大するが、本発明の本質的な部分に相当する、光吸収層近傍におけるバンドプロファイルに影響は与えない。

また、実施の形態３においても、第１光吸収層３０３ならびに第２光吸収層３０４の電界強度は、アバランシェフォトダイオードの動作状態において２００ｋＶ／ｃｍ以下であることが好ましい。これは、アバランシェフォトダイオードにおいては、長期信頼性の観点から、エピタキシャル層構造のうち最も電界強度を小さく保つ必要がある層はＩｎＧａＡｓ光吸収層であるとされており、動作状態において２００ｋＶ／ｃｍ以下に保つことが重要な条件とされているためである。

アンドープとしている第１光吸収層３０３の部分においては、電界強度は顕著に小さいが、ＩｎＧａＡｓにおいて電子が飽和速度を示す電界強度は数ｋＶ／ｃｍと言われており（非特許文献２）、実施の形態３のアバランシェフォトダイオードにおける光吸収層の電界強度は、電子ドリフトには十分である。

以上に説明したように、本発明によれば、アンドープの第１光吸収層の上に接してｐ型の第２光吸収層を形成し、第２光吸収層の上にｐ型電界制御層を形成し、ｐ型電界制御層の上にアバランシェ層を形成するようにしたので、光吸収層を薄くすることなく、アバランシェフォトダイオード光入力強度に対する応答の線形性が得られるようになる。上記構成とすることで、より正孔の蓄積しやすいアバランシェ層付近では正孔が選択的に加速され、一般的な光吸収層の構造を有するアバランシェフォトダイオードと比較して空間電荷効果が緩和され、さらに素子容量の低減によりさらに高速化が可能になる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した説明では、アバランシェ層をＩｎＡｌＡｓから構成する場合を例に挙げたが、これに限るものではなく、アバランシェ層は、ＩｎＰなど他の材料系から構成してもよい。

また、上述では、ｐ型コンタクト層を基板側に配置する、いわゆる反転型構造を用いたが、これに限るものではなく、いずれの導電型のコンタクト層を基板側に配置しても本質的な効果を失うものではない。また、素子容量のさらに低減やエッジブレークダウン抑制のため、多段メサ構造としてもよく、また、アバランシェ層を挟んだ光吸収層とは反対側に、ＩｎＰ等による電子走行層を設けてもよい。

また、上述した実施の形態では、各ＩＩＩ−Ｖ族化合物半導体の層の結晶成長手法として有機金属気相成長法を例に挙げたが、分子線エピタキシー法など、他の成長方法を用いてもよいことは言うまでもない。

また、光吸収層に導入する不純物に関し、層厚方向に対して均一濃度のドーピング、すなわちユニフォームドーピングを前提として説明したが、これに限るものではなく、層厚方向に不純物濃度を変化させた、いわゆる傾斜ドーピング構造を用いても本発明の本質的な効果を失うものではない。

本発明は、光吸収層付近の構造設計により、光入力強度に対する応答の線形性を改善するものであり、その他の構造部分に関しては、所望の感度、帯域、信頼性の程度により任意に設計できる。

１０１…基板、１０２…ｐ型コンタクト層、１０３…第１光吸収層、１０４…第２光吸収層、１０５…ｐ型電界制御層、１０６…アバランシェ層、１０７…ｎ型コンタクト層、１０８…ギャップ接続層。

Claims (5)

1. ｐ型のＩＩＩ−Ｖ族化合物半導体からなるｐ型コンタクト層と、
   前記ｐ型コンタクト層の上に形成されたアンドープのＩＩＩ−Ｖ族化合物半導体からなる第１材料より構成された第１光吸収層と、
   前記第１光吸収層の上に接して形成されたｐ型の前記第１材料より構成された第２光吸収層と、
   前記第２光吸収層の上に形成されたｐ型のＩＩＩ−Ｖ族化合物半導体からなる第２材料より構成されたｐ型電界制御層と、
   前記ｐ型電界制御層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるアバランシェ層と、
   前記アバランシェ層の上に形成されたｎ型のＩＩＩ−Ｖ族化合物半導体からなるｎ型コンタクト層と
   を備えることを特徴とするアバランシェフォトダイオード。
2. 請求項１記載のアバランシェフォトダイオードにおいて、
   前記第１光吸収層の前記ｐ型コンタクト層側に接して形成されたｐ型の前記第１材料より構成された第３光吸収層を備えることを特徴とするアバランシェフォトダイオード。
3. 請求項１または２記載のアバランシェフォトダイオードにおいて、
   前記ｎ型コンタクト層の下側で、前記アバランシェ層の上に形成されたｎ型の前記第２材料より構成されたｎ型電界制御層を備えることを特徴とするアバランシェフォトダイオード。
4. 請求項１〜３のいずれか１項に記載のアバランシェフォトダイオードにおいて、
   前記ｐ型電界制御層の不純物濃度は、前記第２光吸収層の不純物濃度を超えて大きい濃度とされていることを特徴とするアバランシェフォトダイオード。
5. 請求項１〜４のいずれか１項に記載のアバランシェフォトダイオードにおいて、
   前記第２材料のバンドギャップは、前記第１材料のバンドギャップより大きいことを特徴とするアバランシェフォトダイオード。

Images