JP5841021B2 - アバランシェフォトダイオードおよびその製造方法 - Google Patents

Description

本発明は、アバランシェ現象を利用したアバランシェフォトダイオードおよびその製造方法に関する。

フォトダイオードの一つであるアバランシェフォトダイオード（ＡＰＤ）は、半導体光吸収層で発生したキャリアを高電界で加速することにより、格子位置原子に衝突させて二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していくアバランシェ増倍を利用したフォトダイオードである。つまり一般的なフォトダイオードでは光を電気に変換する際の効率は１００％が限界となるのに対して、アバランシェフォトダイオードでは素子自身に増倍機能を有するため、１００％を大きく超える高効率化が可能となる。

光通信に用いられるアバランシェフォトダイオードは通信用の波長帯である１．５５μｍ帯および１．３μｍ帯の光信号を電気信号に効率よく変換するために、一般的には光吸収層としてＩｎＧａＡｓが用いられる。しかしながら、ＩｎＧａＡｓはアバランシェ増倍を起こす高電界状態ではリーク電流が増大してしまうため、よりバンドギャップの大きな材料であるＩｎＰやＩｎＡｌＡｓを増倍層とし、素子の動作時には光吸収層の電界は低く、増倍層のみが高電界となるＳＡＭ構造（非特許文献１）が用いられている。

また、電子および正孔が衝突イオン化を引き起こすイオン化率はお互いに異なり、材料によってその比も変わるため、イオン化率の大きなキャリアを光吸収層から増倍層に注入する構造となり、ＩｎＰでは正孔のイオン化率が大きいため正孔注入型、ＩｎＡｌＡｓでは電子のイオン化率が大きいため電子注入型が一般的となる。

アバランシェフォトダイオードを用いたレシーバーにおいて、より高い感度を得るためには、アバランシェフォトダイオードの増倍率をより高くする必要がある。しかし、一般的にアバランシェフォトダイオードには、高増倍率において帯域が低下するというトレードオフの関係があり、この関係は利得帯域幅積（Gain-bandwidthproduct:ＧＢＰ）として規定されている（図１３参照）。

例えば、増倍層をＩｎＰから構成した場合、ＧＢＰは１００ＧＨｚ程度（非特許文献２参照）、増倍層をＩｎＡｌＡｓから構成した場合、ＧＢＰは２２０ＧＨｚ程度（非特許文献３参照）が報告されている。これらの値は、例えば、動作周波数を２０ＧＨｚと仮定したとき、ＩｎＰ増倍層では増倍率＝５、ＩｎＡｌＡｓ増倍層では増倍率＝１１が材料限界であることを意味している。

このように、アバランシェフォトダイオードをより高利得、広帯域で動作させるためには、ＧＢＰをより大きくする必要があるが、ＧＢＰは、材料の電子および正孔のイオン化率の比に大きく影響され、イオン化率比が小さいほど高いＧＢＰが可能である。

ＩｎＰおよびＩｎＡｌＡｓは、光吸収層として用いられるＩｎＧａＡｓに格子整合する材料であり、ＩｎＰのイオン化率比は概ね１．０、ＩｎＡｌＡｓのイオン化率は概ね０．２程度と報告されている（非特許文献４，非特許文献５参照）。しかしながら、光吸収層に用いることができる化合物半導体に格子整合しない材料には、イオン化率比のより小さい材料が存在する。例えば、Ｓｉは０．１（非特許文献６参照），ＧａＮは０．０８（非特許文献７参照）、ＳｉＣは０．０４（非特許文献８参照）などである。

N. Susa et al. , "Characteristics in InGaAs/InP Avalanche Photodiodes with Separated Absorption and Multiplication Regions", IEEE Journal of Quantum Electronics, vol. QE-17, no.2, pp.243-250, 1981. Y. Hirota et al. , "Reliable non-Zn-diffused InP/InGaAs avalanche photodiode with buried n-InP layer operated by electron injection mode", ELECTRONICS LETTERS, vol.40, no.21, 1378, 2004. M.Nada et al. , "Inverted InAlAs/InGaAs Avalanche Photodiode with Low.High.Low Electric Field Profile", Japanese Journal of Applied Physics, vol.51,02BG03, 2012. L. W. Cook et al. , "Electron and hole impact ionization coefficients in InP determined by photomultiplication measurements", Appl. Phys. Lett. , vol.40, no.7, pp.589-591, 1982. Y. L. Goh et al. , "Avalanche Multiplication in InAlAs", IEEE Trans. Electron. Devices, vol.54, no.1,pp.11-16, 2007. J. P. R. David et al. ,"Material Considerations for Avalanche Photodiodes",IEEE Journal of Selected Topics in Quantum Electronics, vol.14, no.4,pp.998-1009, 2008. I. H. Oguzman et al. , "Theory of hole inization in bulk zincblende and wurtzite GaN",J. Appl. Phys. , vol.81, no.12, pp.7827-7834, 1997. W. S. Loh et al. , "Impact Ionization coefficients in 4H-SiC", IEEE Transactions of Electron Devices, vol.55, no.8,pp.1984-1990, 2008. T. Shimatsu et al. , "Atomic diffusion bonding of wafers with thin nanocrystalline metal films", J. Vac. Sci. Technol B, vo.28, no.4, 706, 2010. C. R. Crowell et al. , "BALLISTIC MEAN FREE PATH MEASUREMENTS OF HOT ELECTRONS IN Au FILMS", Phys. Rev. Lett. , vol.15, no.16, pp.659-661, 1965. Y. Muramoto et al. , "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency", ELECTRONICS LETTERS, vol.39, no.24, 1749, 2003. T. Ishibashi et al. , "Uni-Traveling-Carrier Photodiodes", Ultrafast Electronics and Optoelectronics, vol.13, pp83-87, 1997.

上述したように、より高いＧＢＰを有するアバランシェフォトダイオードを実現するためには、増倍層によりイオン化率比の小さい材料を採用する必要がある。しかし、これまでのアバランシェフォトダイオードにおいては、光吸収層であるＩｎＧａＡｓに格子整合するＩｎＰやＩｎＡｌＡｓなどの材料が用いられており、増倍層におけるイオン化率比の低下には限界があった。

一方、ＳｉやＧａＮ、ＳｉＣなどはイオン化率比がより小さく、ＩｎＰやＩｎＡｌＡｓ等と比較して遥かに大きいＧＢＰを実現できる材料である。しかし、光吸収層のＩｎＧａＡｓとは異なる結晶構造を有し、格子定数差も大きいため、ＩｎＰ基板上およびＩｎＧａＡｓ光吸収層と併せて安定的に成長することができず、通信波長帯に適合した動作をするアバランシェフォトダイオードを得ることは困難であった。

本発明は、以上のような問題点を解消するためになされたものであり、アバランシェフォトダイオードのＧＢＰを増大させ、更なる高利得・広帯域動作が実現できるようにすることを目的とする。

本発明に係るアバランシェフォトダイオードは、基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層と、基板の上に形成された半導体からなる第２導電型の第２コンタクト層と、第２コンタクト層の上に形成された上記半導体からなるアンドープの増倍層と、増倍層の上に形成された上記半導体からなる不純物が導入された電界制御層と、電界制御層と第１コンタクト層との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、電界制御層と光吸収層との間に形成された接合金属層と、第１コンタクト層に接続して形成された第１電極と、第２コンタクト層に接続して形成された第２電極とを少なくとも備え、第２コンタクト層，増倍層，および電界制御層を構成する半導体は、光吸収層に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られ、接合金属層は、電子の平均自由行程の長さ以下の厚さとされている。

上記アバランシェフォトダイオードにおいて、光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されて、電界制御層と接合金属層との間に形成された接続層を備える。

上記アバランシェフォトダイオードにおいて、光吸収層と接合金属層との間に形成され、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層を備えるようにしてもよい。界面層は、光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されているようにしてもよい。

また、本発明に係るアバランシェフォトダイオードの製造方法は、第１基板の上にＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層を形成する工程と、第１コンタクト層の上にＩＩＩ−Ｖ族化合物半導体からなる光吸収層を形成する工程と、第２基板の上に光吸収層に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体からなる第２導電型の第２コンタクト層を形成する工程と、第２コンタクト層の上に半導体からなるアンドープの増倍層を形成する工程と、増倍層の上に半導体からなる不純物が導入された電界制御層を形成する工程と、第１基板の光吸収層の形成側と第２基板の電界制御層の形成側とを接合金属層を介して貼り合わせることで、第１基板の上に、第１コンタクト層，光吸収層，電界制御層，増倍層，および第２コンタクト層がこれらの順に積層された状態とする工程と、第１基板および第２基板の選択された方を除去する工程と、第１コンタクト層に第１電極を接続して形成する工程と、第２コンタクト層に第２電極を接続して形成する工程とを少なくとも備え、接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとする。

上記アバランシェフォトダイオードの製造方法において、貼り合わせた状態で光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入された接続層を、電界制御層の上に形成する工程を備え、接続層を形成した後で貼り合わせを行う。

上記アバランシェフォトダイオードの製造方法において、光吸収層の上にＩＩＩ−Ｖ族化合物半導体からなる不純物が導入された界面層を形成する工程を備え、界面層を形成した後で貼り合わせを行うようにしてもよい。また、界面層は、貼り合わせた状態で光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されているようにしてもよい。

以上説明したことにより、本発明によれば、アバランシェフォトダイオードのＧＢＰを増大させ、更なる高利得・広帯域動作が実現できるようになるという優れた効果が得られる。

図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。 図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。 図３は、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法について説明する説明図である。 図４は、計算によるＧＢＰのイオン化率比依存性を示す特性図である。 図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を模式的に示す断面図である 図６は、本発明の実施の形態２におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。 図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を模式的に示す断面図である 図８は、本発明の実施の形態３におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。 図９は、本発明の実施の形態４におけるアバランシェフォトダイオードの構成を模式的に示す断面図である 図１０は、本発明の実施の形態４におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。 図１１は、本発明の実施の形態５におけるアバランシェフォトダイオードの構成を模式的に示す断面図である 図１２は、本発明の実施の形態５におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。 図１３は、アバランシェフォトダイオードにおける高増倍率において帯域が低下するというトレードオフの関係を説明する説明図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、まず、基板１０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層１０２を備える。また、基板１０１の上に形成された半導体からなる第２導電型の第２コンタクト層１０３と、第２コンタクト層１０３の上に形成された半導体からなるアンドープの増倍層１０４と、増倍層１０４の上に形成された半導体からなる不純物が導入された電界制御層１０５とを備える。

また、このアバランシェフォトダイオードは、電界制御層１０５と第１コンタクト層１０２との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層１０６を備える。光吸収層１０６は、例えば、第１コンタクト層１０２に接触して形成されている。また、第１コンタクト層１０２に接続して形成された第１電極１０８と、第２コンタクト層１０３に接続して形成された第２電極１０９とを備える。

加えて、このアバランシェフォトダイオードは、電界制御層１０５と光吸収層１０６との間に形成された接合金属層１０７を備え、接合金属層１０７は、電子の平均自由行程の長さ以下の厚さとされている。また、第２コンタクト層１０３，増倍層１０４，および電界制御層１０５は、光吸収層１０６に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体より構成している。なお、実施の形態１では、光吸収層１０６をアンドープとした場合について説明しており、第１コンタクト層１０２とは反対側の光吸収層１０６には、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層１１０が形成され、接合金属層１０７の一方が界面層１１０に接触し、接合金属層１０７の他方が、電界制御層１０５に接触している。

例えば、第１コンタクト層１０２は、ｐ型のＩｎＧａＡｓＰから構成され、光吸収層１０６は、ＩｎＧａＡｓから構成されている。なお、界面層１１０は、ｐ型のＩｎＧａＡｓＰから構成されていればよい。

また、第２コンタクト層１０３は、ｎ型のシリコンから構成され、増倍層１０４は、アンドープのシリコンから構成され、電界制御層１０５は、ｐ型のシリコンから構成されていればよい。また、第１電極１０８は、チタン層／白金層／金層の３層積層膜から構成されていればよい。また、第２電極１０９は、例えばＡｌから構成されていればよい。

次に、実施の形態１におけるアバランシェフォトダイオードの製造方法について説明する。まず、図３の（ａ）に示すように、半絶縁性のＩｎＰ基板（第１基板）１３０の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓＰからなるｐ型の第１コンタクト層１０２を形成し、第１コンタクト層１０２の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層１０６を形成し、加えて、ＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓＰからなるｐ型の界面層１１０を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。

また、図３の（ｂ）に示すように、シリコンからなる基板（第２基板）１０１の上に、シリコンからなるｎ型の第２コンタクト層１０３を形成し、第２コンタクト層１０３の上にシリコンからなるアンドープの増倍層１０４を形成し、増倍層１０４の上にシリコンからなるｐ型の電界制御層１０５を形成する。例えば、よく知られた分子線エピタキシー法により、基板１０１の上にｎ型のシリコンをエピタキシャル成長させ、引き続き、アンドープのシリコンをエピタキシャル成長させ、次いで、ｐ型のシリコンをエピタキシャル成長させればよい。シリコンは、光吸収層１０６に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体である。

次に、ＩｎＰ基板１３０の光吸収層１０６の形成側と基板１０１の電界制御層１０５の形成側とを、金属の層（接合金属層）を介して貼り合わせる。例えば、界面層１１０の表面および電界制御層１０５の表面に、電子ビーム蒸着法あるいはスパッタ法により、Ａｕからなる層厚数ｎｍの金属層（接合金属層）を形成する。次いで、形成した金属層同士を直接接合させる（非特許文献９参照）。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温（約２３℃）程度で行える。この接合により、ＩｎＰ基板１３０の光吸収層１０６の形成側（界面層１１０）と、基板１０１の電界制御層１０５の形成側（電界制御層１０５）とが、接合金属層（不図示）を介して貼り合わされた状態となる。なお、金属層は、界面層１１０および電界制御層１０５のいずれか一方の表面に形成した状態で、これらを貼り合わせてもよい。

次に、第１コンタクト層１０２よりＩｎＰ基板１３０を除去（剥離）する。例えば、研磨，エッチングなどによりＩｎＰ基板１３０を除去する。次いで、第１コンタクト層１０２の上に、第１電極１０８を形成する。例えば、第１電極１０８となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第１コンタクト層１０２にオーミック接続する第１電極１０８が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、第１コンタクト層１０２，光吸収層１０６，界面層１１０，接合金属層，電界制御層１０５，増倍層１０４をパターニングし、所望のメサ形状（例えば円柱形状）に加工する。この後、上記パターニングにより露出した第２コンタクト層１０３の上に、第２電極１０９を形成する。第１電極１０８と同様に、電子ビーム蒸着法とリフトオフ法とにより第２電極１０９を形成すればよい。

ここで、接合した後に一体となった接合金属層の厚さが、電子の平均自由行程の長さ以下となっていることが重要である。上述した実施の形態１におけるアバランシェフォトダイオードの動作（電圧印加）時において、光吸収層１０６では空乏化が進行しているため数十から数百ｋＶ／ｃｍの電界強度を有している。このため、光吸収により生じたフォトキャリアは、光吸収層１０６を走行しているうちに高い運動エネルギーを有し、いわゆるホットキャリアの状態になっている。更に、接合金属層１０７を構成しているＡｕにおける電子の平均自由工程は、数１０ｎｍ程度といわれている（非特許文献１０参照）。

従って、接合金属層１０７をＡｕから構成し、この層厚を電子の平均自由行程の長さである１０ｎｍ以下としておけば、フォトキャリアは、接合金属層１０７におけるＡｕの影響をほとんど受けることなく、増倍層１０４に到達して注入される。

計算による、ＧＢＰのイオン化率比依存性を図４に示す。増倍層１０４の層厚は１００ｎｍとし、電子・正孔速度は一定としている。図４に示すように、イオン化率比が小さいほど、ＧＢＰが向上することがわかる。

例えば増倍層１０４をＧａＮから構成した場合、イオン化率比は０．０４程度になり、また電子の飽和速度は、２．７×１０⁷ｃｍ／ｓ、正孔の飽和速度は、７．７×１０⁶ｃｍ／ｓ程度と、ＩｎＰやＩｎＡｌＡｓから増倍層１０４を構成した場合よりも、イオン化率比、電子正孔速度の両面から優位性が高い。これらから見積もられる、増倍層１０４をＧａＮから構成した場合の実施の形態１におけるアバランシェフォトダイオードのＧＢＰは、８００ＧＨｚ以上になると見積もられる。

以上に説明したように、実施の形態１によれば、例えば、所望とする光吸収特性に合わせて光吸収層をＩｎＧａＡｓから構成しても、増倍層を構成する材料を、光吸収層の結晶構造および格子定数などとは無関係に任意に選択することができるようになる。これにより、従来の結晶成長のみでは困難であった、イオン化率比の非常に小さい材料を増倍層として用いることで、ＧＢＰを増大させ、更なる高利得・広帯域動作が実現されたアバランシェフォトダイオードが得られるようになる。

［実施の形態２］
次に、本発明の実施の形態２について図５，図６を用いて説明する。図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図６は、本発明の実施の形態２におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、まず、基板２０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層２０２を備える。また、基板２０１の上に形成された半導体からなる第２導電型の第２コンタクト層２０３と、第２コンタクト層２０３の上に形成された半導体からなるアンドープの増倍層２０８と、増倍層２０８を挟むように形成された第１電界制御層２０７および第２電界制御層２０９とを備える。第１電界制御層２０７は、例えばｎ型の半導体から構成され、第２電界制御層２０９は、ｐ形の半導体から構成されている。

また、このアバランシェフォトダイオードは、第２電界制御層２０９と第１コンタクト層２０２との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層２１１を備える。光吸収層２１１は、例えば、第１コンタクト層２０２に接触して形成されている。また、第１コンタクト層２０２に接続して形成された第１電極２１３と、第２コンタクト層２０３に接続して形成された第２電極２１４とを備える。

また、実施の形態２におけるアバランシェフォトダイオードは、第２コンタクト層２０３と第１電界制御層２０７との間に、中央部に不純物導入領域２０５を備える電界集中層２０４およびエッジ電界バッファ層２０６を備える。不純物導入領域２０５は、例えばｎ型とされており、この周囲の電界集中層２０４は、アンドープとされている。

不純物導入領域２０５を備えることで、第２コンタクト層２０３が実効的に有効となる領域を、素子中央部の不純物導入領域２０５に限定し、電界を素子中央部に閉じ込めるようにしている。この構成により、素子の長期信頼性に悪影響を与える素子側面での電界を低減することができ、高信頼性を得ることが可能となる。

ところで、不純物導入領域２０５を備える構成とした場合、不純物導入領域２０５の形状に由来したエッジ電界が生じ、生じたエッジ電界に起因するエッジブレークダウンが増倍層２０８の内部で発生し、十分な増倍率を得ることができなくなる場合が発生する。これを防ぐため、エッジ電界バッファ層２０６を備えている。エッジ電界バッファ層２０６によって、増倍層２０８と不純物導入領域２０５とを空間的に隔離し、エッジブレークダウンを抑制する。また、エッジ電界バッファ層２０６内でのブレークダウンの発生を抑制するため、ｎ型とした第１電界制御層２０７によって、層内部で発生する電界強度をブレークダウン以下に十分小さくしている。

加えて、このアバランシェフォトダイオードは、第２電界制御層２０９と光吸収層２１１との間に形成された接合金属層２１２を備え、接合金属層２１２は、電子の平均自由行程の長さ以下の厚さとされている。また、また、第２コンタクト層２０３，電界集中層２０４，エッジ電界バッファ層２０６，第１電界制御層２０７，増倍層２０８，第２電界制御層２０９は、光吸収層２１１に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成している。

なお、実施の形態２でも、光吸収層２１１をアンドープとした場合について説明しており、第１コンタクト層２０２とは反対側の光吸収層２１１には、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層２１５が形成され、接合金属層２１２の一方が界面層２１５に接触している。また、実施の形態２では、接合金属層２１２と第２電界制御層２０９との間に、接続層２１０を備え、接合金属層２１２の他方が、接続層２１０に接触しているようにした。接続層２１０は、光吸収層２１１から増倍層２０８にかけてのバンドオフセットが、キャリア走行を阻害しない状態となるように不純物が導入されている。なお、実施の形態２では、接続層２１０も、光吸収層２１１に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成されている。

例えば、第１コンタクト層２０２は、ｐ型のＩｎＧａＡｓＰから構成され、光吸収層２１１は、ＩｎＧａＡｓから構成されている。なお、界面層２１５は、ｐ型のＩｎＧａＡｓＰから構成されていればよい。また、接合金属層２１２は、Ａｕから構成されていればよい。

また、第２コンタクト層２０３は、ｎ型のシリコンから構成され、増倍層２０８は、アンドープのシリコンから構成され、第１電界制御層２０７はｎ型のシリコンから構成され、第２電界制御層２０９はｐ型のシリコンから構成されていればよい。電界集中層２０４もシリコンから構成され、イオン注入法などによりｎ型の不純物を選択的に導入することで、不純物導入領域２０５が形成されていればよい。また、エッジ電界バッファ層２０６も、シリコンから構成すればよい。

また、増倍層２０８をＧａＮから構成する場合、第２コンタクト層２０３，電界集中層２０４（不純物導入領域２０５），エッジ電界バッファ層２０６，第１電界制御層２０７，第２電界制御層２０９は、各導電型としたＧａＮ，ＩｎＧａＮ，ＩｎＡｌＮなどの窒化物半導体から構成すればよい。また、第１電極２１３は、チタン層／白金層／金層の３層積層膜から構成され、第２電極２１４は、Ａｌから構成されていればよい。

次に、実施の形態２におけるアバランシェフォトダイオードの製造方法について説明する。まず、半絶縁性のＩｎＰ基板（第１基板）の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓＰからなるｐ型の第１コンタクト層２０２を形成し、第１コンタクト層２０２の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層２１１を形成し、加えて、ＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓＰからなるｐ型の界面層２１５を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。

また、シリコンからなる基板（第２基板）２０１の上に、シリコンからなるｎ型の第２コンタクト層２０３を形成し、第２コンタクト層２０３の上に、アンドープのシリコンからなる電界集中層２０４を形成する。次いで、選択的なイオン注入により、素子を形成した段階で電界吸収層２０４の中央部となる所定の領域に不純物導入領域２０５を形成する。

次いで、不純物導入領域２０５を形成した電界集中層２０４の上に、シリコンからなるエッジ電界バッファ層２０６を形成し、エッジ電界バッファ層２０６の上に、シリコンからなるｎ型の第１電界制御層２０７を形成し、第１電界制御層２０７の上に、シリコンからなるアンドープの増倍層２０８を形成し、増倍層２０８の上にシリコンからなるｐ型の第２電界制御層２０９を形成し、第２電界制御層２０９の上に、シリコンからなる接続層２１０を形成する。例えば、よく知られた分子線エピタキシー法により、基板２０１の上に、各導電型のシリコンを順次にエピタキシャル成長させればよい。なお、電界集中層２０４を形成したら、成長を一時中断して不純物導入領域２０５の形成を行い、この後、再度成長を開始する。シリコンは、光吸収層２１１に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体である。

また、シリコンの代わりに、窒化物半導体を用いる場合、例えば、サファイア基板を用い、よく知られた有機金属気相成長法により、第２コンタクト層２０３，電界集中層２０４をエピタキシャル成長させ、電界集中層２０４に不純物導入領域２０５を形成し、次いで、エッジ電界バッファ層２０６，第１電界制御層２０７，増倍層２０８，第２電界制御層２０９，接続層２１０を順次にエピタキシャル成長させればよい。

次に、ＩｎＰ基板の光吸収層２１１の形成側と基板２０１の第２電界制御層２０９の形成側とを、金属の層（接合金属層）を介して貼り合わせる。例えば、界面層２１５の表面および接続層２１０の表面に、電子ビーム蒸着法あるいはスパッタ法により、Ａｕからなる層厚数ｎｍの金属層（接合金属層）を形成する。次いで、形成した金属層同士を直接接合させる。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温（約２３℃）程度で行える。この接合により、ＩｎＰ基板の光吸収層２１１の形成側（界面層２１５）と、基板２０１の第２電界制御層２０９の形成側（接続層２１０）とが、接合金属層２１２を介して貼り合わされた状態となる。

次に、第１コンタクト層２０２よりＩｎＰ基板を除去（剥離）する。例えば、研磨，エッチングなどにより基板を除去する。次いで、第１コンタクト層２０２の上に、第１電極２１３を形成する。例えば、第１電極２１３となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第１コンタクト層２０２にオーミック接続する第１電極２１３が形成できる。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、第１コンタクト層２０２，光吸収層２１１，界面層２１５，接合金属層２１２，接続層２１０，第２電界制御層２０９，増倍層２０８，第１電界制御層２０７，エッジ電界バッファ層２０６，電界集中層２０４の各層をパターニングし、所望のメサ形状（例えば円柱形状）に加工する。また、一部の第２コンタクト層２０３も同様にパターニングする。この後、上記パターニングにより露出した第２コンタクト層２０３の上に、第２電極２１４を形成する。第１電極２１３と同様に、電子ビーム蒸着法とリフトオフ法とにより第２電極２１４を形成すればよい。

以上に説明したように、実施の形態２においても、前述した実施の形態１と同様に、例えば、所望とする光吸収特性に合わせて光吸収層をＩｎＧａＡｓから構成しても、増倍層を構成する材料を、光吸収層の結晶構造および格子定数などとは無関係に任意に選択することができるようになる。これにより、従来の結晶成長のみでは困難であった、イオン化率比の非常に小さい材料を増倍層として用いることで、ＧＢＰを増大させ、更なる高利得・広帯域動作が実現されたアバランシェフォトダイオードが得られるようになる。

また、実施の形態２によれば、不純物導入領域２０５を備える電界集中層２０４により、第２コンタクト層が実効的に有効となる領域を素子内部に限定して電界を素子内部に閉じ込めるようにしたので、素子側面での電界が低減でき、高信頼性が得られている。また、不純物導入領域２０５の形状に由来したエッジ電界に起因する、増倍層２０８におけるエッジブレークダウンの発生を、エッジ電界バッファ層２０６を用いて抑制するようにした。これらのことにより、実施の形態２によれば、高利得・広帯域であり、かつ素子側面の電界強度を緩和し、また素子内部のエッジブレークダウンを抑制した、安定した素子特性を有するアバランシェフォトダイオードが得られるようになる。

［実施の形態３］
次に、本発明の実施の形態３について図７，図８を用いて説明する。図７は、本発明の実施の形態３におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図８は、本発明の実施の形態３におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、まず、基板３０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層３０２を備える。また、基板３０１の上に形成された半導体からなる第２導電型の第２コンタクト層３０３と、第２コンタクト層３０３の上に形成された半導体からなるアンドープの増倍層３０８と、増倍層３０８を挟むように形成された第１電界制御層３０７および第２電界制御層３０９とを備える。第１電界制御層３０７は、例えばｎ型の半導体から構成され、第２電界制御層３０９は、ｐ形の半導体から構成されている。

また、このアバランシェフォトダイオードは、第２電界制御層３０９と第１コンタクト層３０２との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層３１１を備える。光吸収層３１１は、例えば、第１コンタクト層３０２に接触して形成されている。また、第１コンタクト層３０２に接続して形成された第１電極３１３と、第２コンタクト層３０３に接続して形成された第２電極３１４とを備える。

また、実施の形態３におけるアバランシェフォトダイオードは、第２コンタクト層３０３と第１電界制御層３０７との間に、中央部に不純物導入領域３０５を備える電界集中層３０４およびエッジ電界バッファ層３０６を備える。不純物導入領域３０５は、例えばｎ型とされており、この周囲の電界集中層３０４は、アンドープとされている。

不純物導入領域３０５を備えることで、第２コンタクト層３０３が実効的に有効となる領域を、素子中央部の不純物導入領域３０５に限定し、電界を素子中央部に閉じ込めるようにしている。この構成により、素子の長期信頼性に悪影響を与える素子側面での電界を低減することができ、高信頼性を得ることが可能となる。

ところで、不純物導入領域３０５を備える構成とした場合、その不純物導入領域３０５の形状に由来したエッジ電界が生じ、生じたエッジ電界に起因するエッジブレークダウンが増倍層３０８の内部で発生し、十分な増倍率を得ることができなくなる場合が発生する。これを防ぐため、エッジ電界バッファ層３０６を備えている。エッジ電界バッファ層３０６によって、増倍層３０８と不純物導入領域３０５を空間的に隔離し、エッジブレークダウンを抑制する。また、エッジ電界バッファ層３０６内でのブレークダウンの発生を抑制するため、ｎ型とした第１電界制御層３０７によって、層内部で発生する電界強度をブレークダウン以下に十分小さくしている。

加えて、このアバランシェフォトダイオードは、第２電界制御層３０９と光吸収層３１１との間に形成された接合金属層３１２を備え、接合金属層３１２は、電子の平均自由行程の長さ以下の厚さとされている。また、第２コンタクト層３０３，電界集中層３０４，エッジ電界バッファ層３０６，第１電界制御層３０７，増倍層３０８，第２電界制御層３０９は、光吸収層３１１に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成している。

なお、実施の形態３でも、光吸収層３１１をアンドープとした場合について説明しており、第１コンタクト層３０２とは反対側の光吸収層３１１には、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層３１５が形成され、接合金属層３１２の一方が界面層３１５に接触している。

上述した構成は、前述した実施の形態２と同様である。これらに加え、実施の形態３では、接合金属層３１２と第２電界制御層３０９との間に、アンドープ接続層３１０ａ，ｐ型接続層３１０ｂ，および高濃度ｐ型接続層３１０ｃを備え、接合金属層３１２の他方が、高濃度ｐ型接続層３１０ｃに接触しているようにした。なお、実施の形態３では、これらの接続層も光吸収層３１１に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成している。

このように、接合金属層３１２に高濃度ｐ型接続層３１０ｃが接触して接合し、半導体/金属界面において、半導体の側に十分なキャリアを補充することで、意図的に金属/半導体間のショットキーバリア高さが制御できるようになる。これにより、金属/半導体界面における電荷移動を安定化できる。結果として、高利得・広帯域性を有するアバランシェフォトダイオードにおいて、素子動作の安定性を確保できるようになる。

［実施の形態４］
次に、本発明の実施の形態４について図９，図１０を用いて説明する。図９は、本発明の実施の形態４におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図１０は、本発明の実施の形態４におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、まず、基板４０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層４０２を備える。また、基板４０１の上に形成された半導体からなる第２導電型の第２コンタクト層４０３と、第２コンタクト層４０３の上に形成された半導体からなるアンドープの増倍層４０８と、増倍層４０８を挟むように形成された第１電界制御層４０７および第２電界制御層４０９とを備える。第１電界制御層４０７は、例えばｎ型の半導体から構成され、第２電界制御層４０９は、ｐ形の半導体から構成されている。

また、このアバランシェフォトダイオードは、第２電界制御層４０９と第１コンタクト層４０２との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層４１１を備える。光吸収層４１１は、例えば、第１コンタクト層４０２に接触して形成されている。また、第１コンタクト層４０２に接続して形成された第１電極４１３と、第２コンタクト層４０３に接続して形成された第２電極４１４とを備える。

また、実施の形態４におけるアバランシェフォトダイオードは、第２コンタクト層４０３と第１電界制御層４０７との間に、中央部に不純物導入領域４０５を備える電界集中層４０４およびエッジ電界バッファ層４０６を備える。不純物導入領域４０５は、例えばｎ型とされており、この周囲の電界集中層４０４は、アンドープとされている。

また、実施の形態４のアバランシェフォトダイオードにおいても、第２電界制御層４０９と光吸収層４１１との間に形成された接合金属層４１２を備え、接合金属層４１２は、電子の平均自由行程の長さ以下の厚さとされている。また、実施の形態４でも、第１コンタクト層４０２とは反対側の光吸収層４１１には、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層４１５が形成され、接合金属層４１２の一方が界面層４１５に接触している。

上述した構成は、前述した実施の形態２と同様である。これらに加え、実施の形態４では、接合金属層４１２と第２電界制御層４０９との間に、アンドープ接続層４１０ａ，ｎｎ型接続層４１０ｂ，および高濃度ｎ型接続層４１０ｃを備え、接合金属層４１２の他方が、高濃度ｎ型接続層４１０ｃに接触しているようにした。

実施の形態４では、前述した実施の形態３とは異なり、接続層にｎ型不純物を導入している。このように、ｎ型不純物を用いた場合においても、前述した実施の形態３と同様に、接合金属層４１２と高濃度ｎ型接続層４１０ｃとの半導体/金属界面において、半導体の側に十分なキャリアを補充することで、意図的に金属/半導体間のショットキーバリア高さが制御できるようになる。これにより、金属/半導体界面における電荷移動を安定化できる。結果として、高利得・広帯域性を有するアバランシェフォトダイオードにおいて、素子動作の安定性を確保できるようになる。

［実施の形態５］
次に、本発明の実施の形態５について図１１，図１２を用いて説明する。図１１は、本発明の実施の形態５におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図１２は、本発明の実施の形態５におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。

このアバランシェフォトダイオードは、まず、基板５０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるｐ型の第１コンタクト層５０２を備える。また、基板５０１の上に形成された半導体からなるｎ型の第２コンタクト層５１１と、第２コンタクト層５１１と同様の半導体からなるアンドープの増倍層５０８とを備える。また、実施の形態５では、増倍層５０８を挟むように形成された第１電界制御層５０７および第２電界制御層５０９を備える。第１電界制御層５０７は、例えばｐ型の半導体から構成され、第２電界制御層５０９は、ｎ形の半導体から構成されている。また、第２コンタクト層５１１と第２電界制御層５０９との間には、エッジ電界バッファ層５１０を備える。

また、このアバランシェフォトダイオードは、第１電界制御層５０７と第１コンタクト層５０２との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層５０３を備える。光吸収層５０３は、例えば、第１コンタクト層５０２に接触して形成されている。また、第１コンタクト層５０２に接続して形成された第１電極５１２と、第２コンタクト層５１１に接続して形成された第２電極５１３とを備える。

加えて、このアバランシェフォトダイオードは、第１電界制御層５０７と光吸収層５０３との間に形成された接合金属層５０５を備え、接合金属層５０５は、電子の平均自由行程の長さ以下の厚さとされている。また、実施の形態５では、第１電界制御層５０７，増倍層５０８，第２電界制御層５０９，エッジ電界バッファ層５１０，および第２コンタクト層５１１を、光吸収層５０３に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成している。

また、実施の形態５では、光吸収層５０３と接合金属層５０５との間に、第１接続層５０４を備え、接合金属層５０５の一方（基板５０１側）が、第１接続層５０４に接触しているようにした。同様に、接合金属層５０５と第１電界制御層５０７との間にも、第２接続層５０６を備え、接合金属層５０５の他方が、第２接続層５０６に接触しているようにした。第１接続層５０４および第２接続層５０６は、光吸収層５０３から増倍層５０８にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されている。実施の形態５では、前述した実施の形態における界面層も接続層としている。なお、実施の形態５では、第２接続層５０６も光吸収層５０３に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体から構成している。

実施の形態５では、基板５０１の側から、第１コンタクト層５０２，光吸収層５０３，第１接続層５０４，接合金属層５０５，第２接続層５０６，第１電界制御層５０７，増倍層５０８，第２電界制御層５０９，エッジ電界バッファ層５１０，第２コンタクト層５１１の順に積層されている。また、第１コンタクト層５０２の一部から光吸収層５０３，第１接続層５０４は、柱状に形成された第１メサとされ、第２接続層５０６，第１電界制御層５０７，増倍層５０８，第２電界制御層５０９，エッジ電界バッファ層５１０は、第１メサより小さい径の柱状に形成された第２メサとされ、第２コンタクト層５１１は、第２メサより更に小さい径の第３メサとされている。

例えば、基板５０１は、半絶縁性のＩｎＰから構成され、第１コンタクト層５０２は、ｐ型のＩｎＡｌＧａＡｓから構成され、光吸収層５０３は、ＩｎＧａＡｓから構成され、第１接続層５０４は、ｐ型のＩｎＡｌＧａＡｓから構成されていればよい。

また、第２コンタクト層５１１は、ｎ型のシリコンから構成され、増倍層５０８は、アンドープのシリコンから構成され、第１電界制御層５０７は、ｐ型のシリコンから構成され、第２電界制御層５０９は、ｎ型のシリコンから構成されていればよい。また、第２接続層５０６およびエッジ電界バッファ層５１０もシリコンから構成されていればよい。

また、増倍層５０８をＧａＮから構成する場合、第２コンタクト層５１１，エッジ電界バッファ層５１０，第１電界制御層５０７，第２電界制御層５０９は、各導電型としたＧａＮ，ＩｎＧａＮ，ＩｎＡｌＮなどの窒化物半導体から構成すればよい。

次に、実施の形態５におけるアバランシェフォトダイオードの製造方法について説明する。まず、半絶縁性のＩｎＰ基板（第１基板）５０１の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＡｌＧａＡｓからなるｐ型の第１コンタクト層５０２を形成し、第１コンタクト層５０２の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層５０３を形成し、加えて、ＩＩＩ−Ｖ族化合物半導体であるＩｎＡｌＧａＡｓからなるｐ型の第１接続層５０４を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。

また、シリコン基板（第２基板；不図示）の上に、シリコンからなるｎ型の第２コンタクト層５１１を形成し、第２コンタクト層５１１の上にシリコンからなるエッジ電界バッファ層５１０を形成し、エッジ電界バッファ層５１０の上に、シリコンからなるｎ型の第２電界制御層５０９を形成し、第２電界制御層５０９の上にシリコンからなるアンドープの増倍層５０８を形成し、増倍層５０８の上にシリコンからなるｐ型の第１電界制御層５０７を形成し、第１電界制御層５０７の上にシリコンからなる第２接続層５０６を形成する。これらは、例えば、よく知られた分子線エピタキシー法により、基板の上にｎ型のシリコン，アンドープのシリコン，およびｐ型のシリコンをエピタキシャル成長させることで形成すればよい。シリコンは、光吸収層５０３に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体である。

次に、基板５０１の光吸収層５０３の形成側とシリコン基板の第１電界制御層５０７の形成側とを、金属の層（接合金属層）を介して貼り合わせる。例えば、第１接続層５０４の表面および第２接続層５０６の表面に、電子ビーム蒸着法あるいはスパッタ法により、Ａｕからなる層厚数ｎｍの金属層（接合金属層）を形成する。次いで、形成した金属層同士を直接接合させる。この接合により、基板５０１の光吸収層５０３の形成側（第１接続層５０４）と、基板の第１電界制御層５０７の形成側（第２接続層５０６）とが、接合金属層５０５を介して貼り合わされた状態となる。

次に、第２コンタクト層５１１よりシリコン基板を除去（剥離）する。例えば、研磨，エッチングなどによりシリコン基板を除去する。次いで、第２コンタクト層５１１の上に、第２電極５１３を形成する。

次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、第２コンタクト層５１１を前述した第３メサの形状に加工する。次に、エッジ電界バッファ層５１０，第２電界制御層５０９，増倍層５０８，第１電界制御層５０７，第２接続層５０６を、加工した第２コンタクト層５１１より広い面積の前述した第２メサの形状に加工する。この加工により、第２コンタクト層５１１の側方には、エッジ電界バッファ層５１０によるテラスが形成された状態となる。

また、第１接続層５０４，光吸収層５０３，および層厚方向に一部の第１コンタクト層５０２を加工して前述した第１メサを形成し、この加工により露出した第１コンタクト層５０２の上に、第１電極５１２を形成する。

ここで、実施の形態５においても、接合した後に一体となった接合金属層５０５の厚さが、電子の平均自由行程の長さ以下となっていることが重要である。

以上に説明したように、実施の形態５においても、例えば、所望とする光吸収特性に合わせて光吸収層をＩｎＧａＡｓから構成しても、増倍層を構成する材料を、光吸収層の結晶構造および格子定数などとは無関係に任意に選択することができるようになる。これにより、従来の結晶成長のみでは困難であった、イオン化率比の非常に小さい材料を増倍層として用いることで、ＧＢＰを増大させ、更なる高利得・広帯域動作が実現されたアバランシェフォトダイオードが得られるようになる。

また、実施の形態５では、実施の形態２，３，４で示した不純物導入領域による電流狭窄構造を、エッジ電界バッファ層５１０より下方のメサ構造より小さい面積とした第２コンタクト層５１１により実現している。このため、一度エピタキシャル成長を中断し、選択的なイオン注入を行うなどの複雑なプロセスを用いることなく、電流狭窄構造が形成できる。また、この構成では、第２コンタクト層５１１より外側の領域の空乏化は、原理的に、第２電界制御層５０９の空乏化が完了した時点で進行が停止する。これは、第２電界制御層５０９の空乏化が完了した時点で、第２コンタクト層５１１側に残留キャリアは存在しないためである。

更に、第１接続層５０４の上の各層は、これより下の層より面積の小さいメサ形状として第１接続層５０４の周辺部にもテラス構造を形成している。この構造とすることで、最もバンドギャップが小さく、長期信頼性において懸念される光吸収層５０３の側面の電界強度をより小さくしている。

更に、実施の形態５では、ｐ型の第１コンタクト層５０２を、基板５０１の側に配置している。この構造では、素子を構成している各層から見ると、第１コンタクト層５０２は最下層となる。この構成とすることで、高感度・広帯域とすることが可能なＭＩＣ構造（非特許文献１１参照）が導入できる。この構造は、反転型アバランシェフォトダイオードとして知られている構造である。

以上に示したように、実施の形態５によれば、より簡易な作製プロセスで、高利得・広帯域であり、かつ素子側面の電界強度を緩和し、また素子内部のエッジブレークダウンを抑制した、安定した素子特性を有するアバランシェフォトダイオードが得られる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、増倍層は、シリコンおよびＧａＮ限るものではなく、ＩｎＡｓ，ＳｉＣなどの他の半導体から構成してもよい。また、増倍層は、ＩｎＧａＡｓ／ＩｎＡｌＡｓなどの超格子構造としてもよい。

また、エッジ電界緩和層は、ＩｎＰやＩｎＡｌＡｓなどから構成してもよい。また、接合金属としてＡｕを用いたが，Ｐｉ，Ｍｏ，Ｔｉなどの他の金属材料を用いてもよい。また、更に素子の高感度化を実現するため、入射面の鏡面化や，誘電体多層膜による反射防止膜を施し、光の入射端での結合損の低下、ならびにミラーによる光路長の拡大などの工夫を施しても、本発明の一般性を失わない。

また、各半導体層の形成方法として、有機金属気相成長法や分子線エピタキシー法などを用いたが，材料系によっては化学気相成長法などの他の結晶成長方法を用いてもよい。また、光吸収の構造として、ＰＩＮ構造およびＭＩＣ構造を例に挙げたが、これに限るものではない。例えば、光吸収層をｐ型の半導体から構成する単一走行キャリア（Uni-traveling carrier：ＵＴＣ）構造（非特許文献１２参照）としてもよい。また、接合方法として金属―金属接合を例に挙げたが、原子拡散法など、他の接合方法を用いてもよい。

１０１…基板、１０２…第１コンタクト層、１０３…第２コンタクト層、１０４…増倍層、１０５…電界制御層、１０６…光吸収層、１０７…接合金属層、１０８…第１電極、１０９…第２電極。

Claims (6)

1. 第１基板の上にＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層を形成する工程と、
   前記第１コンタクト層の上にＩＩＩ−Ｖ族化合物半導体からなる光吸収層を形成する工程と、
   第２基板の上に前記光吸収層に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られる半導体からなる第２導電型の第２コンタクト層を形成する工程と、
   前記第２コンタクト層の上に前記半導体からなるアンドープの増倍層を形成する工程と、
   前記増倍層の上に前記半導体からなる不純物が導入された電界制御層を形成する工程と、
   前記第１基板の前記光吸収層の形成側と前記第２基板の前記電界制御層の形成側とを接合金属層を介して貼り合わせることで、前記第１基板の上に、前記第１コンタクト層，前記光吸収層，前記電界制御層，前記増倍層，および前記第２コンタクト層がこれらの順に積層された状態とする工程と、
   前記第１基板および前記第２基板の選択された方を除去する工程と、
   前記第１コンタクト層に第１電極を接続して形成する工程と、
   前記第２コンタクト層に第２電極を接続して形成する工程と、
   貼り合わせた状態で前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入された接続層を、前記電界制御層の上に形成する工程と
   を少なくとも備え、
   前記接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとし、
   前記接続層を形成した後で前記貼り合わせを行う
   ことを特徴とするアバランシェフォトダイオードの製造方法。
2. 請求項１記載のアバランシェフォトダイオードの製造方法において、
   前記光吸収層の上にＩＩＩ−Ｖ族化合物半導体からなる不純物が導入された界面層を形成する工程を備え、
   前記界面層を形成した後で前記貼り合わせを行うことを特徴とするアバランシェフォトダイオードの製造方法。
3. 請求項２記載のアバランシェフォトダイオードの製造方法において、
   前記界面層は、貼り合わせた状態で前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されていることを特徴とするアバランシェフォトダイオードの製造方法。
4. 基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる第１導電型の第１コンタクト層と、
   前記基板の上に形成された半導体からなる第２導電型の第２コンタクト層と、
   前記第２コンタクト層の上に形成された前記半導体からなるアンドープの増倍層と、
   前記増倍層の上に形成された前記半導体からなる不純物が導入された電界制御層と、
   前記電界制御層と前記第１コンタクト層との間に形成された前記ＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、
   前記電界制御層と前記光吸収層との間に形成された接合金属層と、
   前記第１コンタクト層に接続して形成された第１電極と、
   前記第２コンタクト層に接続して形成された第２電極と、
   前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されて、前記電界制御層と前記接合金属層との間に形成された接続層と
   を少なくとも備え、
   前記第２コンタクト層，前記増倍層，および前記電界制御層を構成する前記半導体は、前記光吸収層に格子整合する半導体で得られる最小のイオン化率より小さいイオン化率が得られ、
   前記接合金属層は、電子の平均自由行程の長さ以下の厚さとされていることを特徴とするアバランシェフォトダイオード。
5. 請求項４記載のアバランシェフォトダイオードにおいて、
   前記光吸収層と前記接合金属層との間に形成され、ＩＩＩ−Ｖ族化合物半導体からなり不純物が導入された界面層を備えることを特徴とするアバランシェフォトダイオード。
6. 請求項５記載のアバランシェフォトダイオードにおいて、
   前記界面層は、前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されていることを特徴とするアバランシェフォトダイオード。

Images