JP6542732B2 - 受光素子の評価方法および評価用素子 - Google Patents

Description

本発明は、アバランシェフォトダイオードの特性を評価する受光素子の評価方法および評価用素子に関する。

光通信において光ファイバを伝搬する光信号を電気信号へと変換（Ｏ／Ｅ変換）する役割を担う構成要素として受光素子がある。大容量な通信を行うためには、高速高感度な半導体受光素子が用いられる。光通信に用いられる高速な半導体受光素子としては、主にＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）およびアバランシェフォトダイオード（ＡＰＤ）が存在する。

ＰＩＮ−ＰＤは、光通信波長帯の信号光（波長１．３μｍや１．５５μｍ）よりも、エネルギー的にバンドギャップの小さい半導体吸収層から構成されており、信号光によって吸収層で励起された電子とホールのキャリアは、素子内の電界によって逆方向に輸送され、カソードとアノードの各電極から取り出されることで電気信号に変換される。

ＰＩＮ−ＰＤの感度は、吸収層における量子効率で決定されるため、高感度化には吸収層内の光路長を大きくすることになる。一方で、応答速度は、ＣＲ時定数と素子内のキャリア走行時間で決定される。このため、感度と応答速度とは、素子の空乏層幅に関するトレードオフが存在する。例えば、高速化にはＣＲ時定数を小さくするため空乏層幅を広くすることになるが、同時にキャリアの走行時間が大きくなる。また、光路長を大きくするために吸収層を厚くすると、キャリア走行時間が大きくなるため、量子効率と応答速度にもトレードオフが存在する。

これらのトレードオフを緩和するためには、吸収層を高い光吸収係数の半導体で構成し、加えて、吸収層を含めて素子内でキャリアが走行する領域を高いキャリア輸送速度の半導体で構成することが望ましい。以上の理由から、ＰＩＮ−ＰＤの吸収層としては、一般的にＩｎＰ基板上にエピタキシャル成長させたＩｎＧａＡｓが用いられている。

一般的に、ＰＩＮ−ＰＤの動作帯域は、素子容量と素子抵抗によって決まるＣＲ時定数と、空乏層幅およびキャリア輸送速度によって決まるキャリア走行時間によって支配されている。ＣＲ時定数を削減する観点からは、空乏層幅を大きくすることが望ましいが、一方で空乏層中のホールの輸送速度は電子よりも小さく、吸収層を空乏化させた際のキャリア走行時間増大の主原因となる。

このため、高速の受光素子ではＣＲ時定数削減のために空乏層幅を大きくする際に、空乏化したバンドギャップの大きい半導体に吸収層から電子のみを注入することで走行キャリアを電子に限定し、キャリア走行時間の増大を緩和する方法が採用される（非特許文献１）。このような層はキャリア走行層とよばれ、非特許文献１では前述の吸収層として用いるＩｎＧａＡｓと格子整合する、ＩｎＰなどが用いられている。しかしながら、ＩｎＧａＡｓと格子整合する材料系に限定しなければ、キャリア走行層としてＧａＮなどのより電子飽和速度の高い材料を用いることで更に高速化が可能である。

一方でＡＰＤは、半導体の吸収層だけでなく、増倍層を備えている。信号光により吸収層で励起されたキャリアは、高電界の印加された増倍層で加速され、格子位置原子に衝突することで二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していく。一般的なＰＩＮ−ＰＤでは光を電気に変換する際の効率（光電変換効率）は１００％が限界であるのに対して、ＡＰＤでは素子自身がアバランシェ増幅による増倍利得を有するため、１００％を大きく超える高効率化が可能となる。

ＡＰＤの受光感度は、吸収層における光電変換効率と増倍層における増倍利得の積によって決定するが、これらは動作帯域との間にトレードオフが存在する。光電変換効率と動作帯域を共に向上するためには、前述のように光吸収係数、キャリアの輸送速度が大きな材料を吸収層として用いることが望ましく、一般的にＩｎＧａＡｓが光通信用ＡＰＤの吸収層として用いられている。

一方で、増倍利得と動作帯域を共に向上するためには、増倍層において電子とホールのイオン化率の差が大きい（電子のイオン化率が正孔のイオン化率より大きい）、つまりイオン化率比の小さい材料を用いることが望ましい。増倍利得と動作帯域の積は、利得帯域幅積（Gain-bandwidth product：ＧＢＰ）とよばれ、ＡＰＤの重要な性能指標である。

一般的な通信用ＡＰＤでは、ＩｎＰを増倍層とした際にＧＢＰとして１００ＧＨｚ程度が報告されている（非特許文献２）。よりイオン化率比の小さいＩｎＡｌＡｓでは、２７０ＧＨｚが報告されている（非特許文献３）。ＩｎＰやＩｎＡｌＡｓは、吸収層のＩｎＧａＡｓと格子整合する材料である。しかしながら、ＩｎＧａＡｓと格子整合する材料系に限定しなければ、より高いＧＢＰが達成可能な増倍層材料が存在する。例えば、Ｓｉはこれらの材料よりもイオン化率比が小さいことが知られており、Ｓｉを増倍層とする構成では、ＧＢＰとして３４０ＧＨｚ程度が報告されている（非特許文献４）。

上記のように、光通信に用いられるＡＰＤの増倍層については、吸収層に格子整合するという条件に縛られない材料選択を行うことができるようになれば、速度性能・感度特性を向上することが可能である。このような材料系を用いて素子を作製するためには、広く知られた手法として格子不整合系でのエピタキシャル結晶成長や、ウエハ接合技術の適用が考えられる。

しかしながら、一般的に格子不整合系のエピタキシャル結晶成長では、界面に欠陥が生じる。例えば、吸収層としてＳｉと格子定数が比較的近いＧｅを吸収層として用い、エピタキシャル結晶成長により素子を作製するアプローチが報告されている（非特許文献４）。しかしながら、ＳｉとＧｅの間には５％程度の格子定数差が存在するため界面に欠陥が生じやすく、欠陥準位に起因する発生再結合電流やトンネル電流などの暗電流増加を招く。

また、ウエハ接合を用いる場合であっても、接合時の温度、圧力、イオン照射などで接合界面に損傷が生じることで欠陥が生じやすい。

格子不整合材料系の界面（格子不整合界面）に欠陥が生じると、暗電流の増加だけでなく、キャリアの再結合中心となるため受光感度の低下といった問題が生じうる。このような電気的損失は素子作製工程条件に敏感に依存するため、同一工程条件であったとしても、製造ロット毎にウエハやチップについて個別に評価することが望ましい。

T. Ishibashi et al., "Uni-Traveling-Carrier Photodiodes", Ultrafast Electronics and Optoelectronics, vol.13, pp.83-87, 1997. Y. Hirota et al., "Reliable non-Zn-diffused InP/InGaAs avalanche photodiode with buried n-InP layer operated by electron injection mode", Electronics Letters, vol.40, no.21, pp.1378-1379, 2004. M. Nada et al., "50-Gbit/s vertical illumination avalanche photodiode for 400-Gbit/s ethernet systems", Optics Express, vol.22, no.12, pp.14681-14687, 2014. Y. Kang et al., "Monolithic germanium/silicon avalanche photodiodes with 340 GHz gain-bandwidth product", Nature Photonics, vol.3, pp.59-63, 2009. H. Takagi et al., "Surface activated bonding of silicon wafers at room temperature", Applied Physics Letters, vol.68, no.16, pp.2222-2224, 1996.

しかしながら、ＰＩＮ−ＰＤの受光感度は、吸収層内や電子走行層における結晶品質に依存したキャリアトラップなどの存在によっても値が変化しうる。更に、ＡＰＤにおいては、動作電圧で一定量の増倍利得が生じている。これらの事情により、ＰＩＮ−ＰＤ、ＡＰＤのいずれにおいても、従来知られている受光感度の測定から、格子不整合界面での損失のみを抽出して定量化することは難しい。

本発明は、以上のような問題点を解消するためになされたものであり、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる２つの層の界面におけるキャリア透過特性が評価できるようにすることを目的とする。

本発明に係る受光素子の評価方法は、第１導電型の半導体からなる第１コンタクト層と、第１コンタクト層に格子整合する半導体からなる吸収層と、吸収層とは格子定数が異なる半導体からなる第２コンタクト層と、第２コンタクト層に格子整合する半導体からなる増倍層と、増倍層に格子整合する第２導電型の半導体からなる第３コンタクト層とがこれらの順に積層したアバランシェフォトダイオード素子構造を基板の上に形成する素子形成工程と、第１コンタクト層に電気的に接続する第１金属電極を形成し、第２コンタクト層に電気的に接続する第２金属電極を形成する電極形成工程と、吸収層に光を照射した状態で第１金属電極および第２金属電極を用いた電気特性を測定することでアバランシェフォトダイオード素子構造の特性を評価する測定工程とを備える。

上記受光素子の評価方法において、第２コンタクト層は、第１導電型とし、第２コンタクト層を電界制御層として機能させればよい。

上記受光素子の評価方法において、素子形成工程では、第２コンタクト層はｉ型の半導体から構成し、第２コンタクト層と増倍層との間に第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層を形成してアバランシェフォトダイオード素子構造としてもよい。

上記受光素子の評価方法において、素子形成工程の後の測定工程の前に、アバランシェフォトダイオード素子構造より第１コンタクト層、吸収層、第２コンタクト層以外の層を除去する除去工程を備えるようにしてもよい。

上記受光素子の評価方法において、素子形成工程では、第２コンタクト層と吸収層との間に吸収層に格子整合する第１導電型の半導体からなる第４コンタクト層を形成してアバランシェフォトダイオード素子構造とし、電極形成工程では、第４コンタクト層に接続する第３金属電極を形成し、測定工程では、第１金属電極、第２金属電極、および第３金属電極を用いた電気特性を測定するようにしてもよい。

上記受光素子の評価方法において、第２コンタクト層は、ｉ型とし、素子形成工程では、第２コンタクト層と増倍層との間に第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層を形成し、第２コンタクト層と吸収層との間に吸収層に格子整合するｉ型の半導体からなる第４コンタクト層を形成してアバランシェフォトダイオード素子構造とし、電極形成工程では、第４コンタクト層に接続する第３金属電極を形成し、測定工程では、第１金属電極、第２金属電極、および第３金属電極を用いた電気特性を測定するようにしてもよい。

本発明に係る評価用素子は、第１導電型の半導体からなる第１コンタクト層と、第１コンタクト層に格子整合する半導体からなる吸収層と、吸収層とは格子定数が異なる半導体からなる第２コンタクト層と、第２コンタクト層に格子整合する半導体からなる増倍層と、増倍層に格子整合する第２導電型の半導体からなる第３コンタクト層とがこれらの順に積層したアバランシェフォトダイオードの電気特性を評価するための評価用素子であって、第１コンタクト層と同一の半導体から構成された評価第１コンタクト層と、吸収層と同一の半導体から構成された評価吸収層と、第２コンタクト層と同一の半導体から構成された評価第２コンタクト層とがこれらの順に積層した素子構造と、評価第１コンタクト層に電気的に接続する評価第１金属電極と、評価第２コンタクト層に電気的に接続する評価第２金属電極とを備える。

上記評価用素子において、素子構造は、評価第１コンタクト層と、評価吸収層と、評価第２コンタクト層と、増倍層と同一の半導体から構成された評価増倍層と、第３コンタクト層と同一の半導体から構成された評価第３コンタクト層とがこれらの順に積層されていてもよい。

上記評価用素子において、アバランシェフォトダイオードは、ｉ型の半導体から構成された第２コンタクト層と増倍層との間に第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層が形成され、素子構造は、評価第２コンタクト層と評価増倍層との間に、電界制御層と同一の半導体から構成された評価電界制御層を備えるようにしてもよい。

以上説明したことにより、本発明によれば、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる２つの層の界面におけるキャリア透過特性が評価できるという優れた効果が得られる。

図１Ａは、本発明の実施の形態１における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図１Ｂは、本発明の実施の形態１における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図１Ｃは、本発明の実施の形態１における評価用素子の構成を示す断面図である。 図１Ｄは、本発明の実施の形態１における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。 図２は、本発明の実施の形態１における他の評価用素子の構成を示す断面図である。 図３Ａは、本発明の実施の形態２における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図３Ｂは、本発明の実施の形態２における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図３Ｃは、本発明の実施の形態２における評価用素子の構成を示す断面図である。 図４Ａは、本発明の実施の形態３における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図４Ｂは、本発明の実施の形態３における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図４Ｃは、本発明の実施の形態３における評価用素子の構成を示す断面図である。 図４Ｄは、本発明の実施の形態３における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。 図５Ａは、本発明の実施の形態４における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図５Ｂは、本発明の実施の形態４における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図５Ｃは、本発明の実施の形態４における評価用素子の構成を示す断面図である。 図５Ｄは、本発明の実施の形態４における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。 図６Ａは、本発明の実施の形態５における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図６Ｂは、本発明の実施の形態５における受光素子の評価方法の途中過程における素子の状態を示す断面図である。 図６Ｃは、本発明の実施の形態５における評価用素子の構成を示す断面図である。 図６Ｄは、本発明の実施の形態５における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１Ａ〜図１Ｄを用いて説明する。図１Ａ，図１Ｂは、本発明の実施の形態１における受光素子の評価方法の途中過程における素子の状態を示す断面図であり、図１Ｃは、評価用素子の構成を示す断面図である。また、図１Ｄは、評価対象となる受光素子の構成を示す断面図である。

この評価方法は、まず、素子形成工程で、図１Ａに示すように、基板１０１の上にアバランシェフォトダイオード（ＡＰＤ）素子構造１０２を形成する（素子形成工程）。ＡＰＤ素子構造１０２は、第１コンタクト層１０３、吸収層１０４、第２コンタクト層１０５、増倍層１０６、第３コンタクト層１０７が、これらの順に積層されている。実施の形態１では、基板１０１の側から、第１コンタクト層１０３、吸収層１０４、第２コンタクト層１０５、増倍層１０６、第３コンタクト層１０７の順に積層されている。また、実施の形態１では、第２コンタクト層１０５と増倍層１０６との間に電界制御層１０８が形成されている。

第１コンタクト層１０３は、第１導電型の半導体から構成され、吸収層１０４は、第１コンタクト層１０３に格子整合する半導体から構成されている。第２コンタクト層１０５は、吸収層１０４とは格子定数が異なる半導体から構成され、増倍層１０６は、第２コンタクト層１０５に格子整合する半導体から構成されている。第３コンタクト層１０７は、増倍層１０６に格子整合する第２導電型の半導体から構成されている。また、電界制御層１０８は、第２コンタクト層１０５に格子整合する第１導電型の半導体から構成されている。実施の形態１では、第２コンタクト層１０５は、ｉ型の半導体から構成している。例えば、第１導電型はｐ型であり、第２導電型はｎ型である。この場合、電子増倍型となる。

例えば、図１Ｂに示すように、ＩｎＰからなる基板１０１の上に、ｐ型不純物が比較的高濃度に導入されたＩｎＧａＡｓＰ（ｐ⁺−ＩｎＧａＡｓＰ）から構成された第１半導体層１２３、ＩｎＧａＡｓから構成された第２半導体層１２４を形成する。例えば、よく知られたＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、各材料をエピタキシャル成長させて形成すればよい。

一方、例えば、単結晶シリコンからなる成長基板１２１の上に、ｎ型の不純物が比較的高濃度に導入されたシリコン（ｎ⁺−Ｓｉ）からなる第３半導体層１２７、ノンドープのシリコン（ｉ−Ｓｉ）からなる第４半導体層１２６、ｐ型の不純物が導入されたシリコン（ｐ−Ｓｉ）からなる第５半導体層１２８、ｉ−Ｓｉからなる第６半導体層１２５を形成する。例えば、よく知られたＣＶＤ（Chemical Vapor Deposition）法により、Ｓｉをエピタキシャル成長させて形成すればよい。

次に、第２半導体層１２４と第６半導体層１２５とを接合する。例えば、各接合面にＡｒビームを照射して活性化し、ウエハ接合を行えばよい（非特許文献５参照）。この後、公知の研磨法やエッチング法などにより成長基板１２１を除去する。

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第１メサとした第１コンタクト層１０３、第１メサより平面視で小さい面積の第２メサとした吸収層１０４、第２コンタクト層１０５、第２メサより平面視で小さい面積の第３メサとした電界制御層１０８、増倍層１０６、および第３メサより平面視で小さい面積の第４メサとした第３コンタクト層１０７を形成し、ＡＰＤ素子構造１０２とする。

次に、図１Ｃに示すように、第１コンタクト層１０３に電気的に接続する第１金属電極１１１を形成し、第２コンタクト層１０５に電気的に接続する第２金属電極１１２を形成する（電極形成工程）。第１金属電極１１１は、第２メサの周囲の第１メサとしている第１コンタクト層１０３の上面に、オーミック接触した状態で形成すればよい。また、第２金属電極１１２は、第３メサの周囲の第２メサとしている第２コンタクト層１０５の上に、オーミック接触した状態で形成すればよい。例えば、第１金属電極１１１は、Ｐｔ／Ｔｉ／Ａｕから構成し、第２金属電極１１２は、Ｔｉ／Ａｕから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

次に、吸収層１０４に光を照射した状態で第１金属電極１１１および第２金属電極１１２を用いた電気特性を測定することでＡＰＤ素子構造の特性を評価する（測定工程）。この評価によれば、図１Ｄに示すＡＰＤが評価できる。このＡＰＤは、第３コンタクト層１０７の上に、第３金属電極１１３を備える。第３金属電極１１３は、例えば、Ｔｉ／Ａｕから構成されている。このＡＰＤは、図１Ｃを用いて説明した実際に電気特性を測定するＡＰＤ素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。このＡＰＤでは、第２コンタクト層１０５をｉ型（アンドープ）の半導体から構成することで、第２コンタクト層１０５近傍の電界強度を高め、第２コンタクト層１０５を介したキャリア輸送効率の向上を図っている。

図１Ｃを用いて説明した素子は、図１Ｄを用いて説明した受光素子（ＡＰＤ）を評価するための評価用素子であり、図１Ｃを用いて説明した素子の各層は評価用の層（評価層）となり、各金属電極は評価用の金属電極（評価金属電極）となり、受光素子（ＡＰＤ）と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、ＡＰＤの動作帯域と感度を向上させるために、吸収層１０４をｐ型半導体層とｉ型半導体層との２層構造としてもよい。

このＡＰＤ素子では、光照射により吸収層１０４で光励起されたキャリア（電子）は、接合界面を通過して第２コンタクト層１０５に注入される。しかしながら、第３コンタクト層１０７と第１コンタクト層１０３との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がＡＰＤの動作電圧以下においては、増倍層１０６に電界が集中するため、吸収層１０４および第２コンタクト層１０５には電界がかからず、ｉ型半導体の第２コンタクト層１０５とｐ型半導体の電界制御層１０８の間に存在する障壁によってキャリアを取り出すことができない。

一方で、実際に受光素子として用いる状態における吸収層１０４および第２コンタクト層１０５に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層１０６内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定（定量化）することが難しい。

これに対し、実施の形態１における評価では、バイアス電圧は第１金属電極１１１と第２金属電極１１２との間、言い換えると第１コンタクト層１０３と第２コンタクト層１０５との間に印加されるため、ＡＰＤの動作電圧以下であっても吸収層１０４に電界が印加される。このため、キャリアが増倍されることなく第２金属電極１１２から取り出すことができ、吸収層１０４と第２コンタクト層１０５との接合界面を通過したキャリアの定量化が可能である。更に、吸収層１０４を構成する材料の吸収係数およびＡＰＤ素子内の光路長から吸収層１０４内での光電変換効率を見積もることで、上記接合界面におけるキャリアの損失を定量化することができる。

ところで、上述した評価は、ＡＰＤ素子構造１０２より第１コンタクト層１０３、吸収層１０４、第２コンタクト層１０５以外の層を除去し（除去工程）、図２に示すように、測定素子構造１０２ａとして実施してもよい。この場合、各メサを形成する前に、第５半導体層１２８、第４半導体層１２６、第３半導体層１２７を除去し、第１半導体層１２３、第２半導体層１２４、第６半導体層１２５をパターニングして測定素子構造１０２ａとし、この後、各金属電極を形成すればよい。この構成としても、図１Ｄを用いて説明した受光素子（ＡＰＤ）を評価するための評価用素子として用いることができる。

ただし、測定素子構造１０２ａとした場合、図１Ｄに示したＡＰＤとは層構造が異なるため、素子内部の多重反射光および透過光に差が生じる可能性がある。これに対し、ＡＰＤ素子構造１０２の状態で第２金属電極１１２を設ける構成とすることで、図１Ｄに示したＡＰＤと同一の層構成で実現することができ、光の経路や光路長を変えずに評価することが可能である。

上述した実施の形態１によれば、図１Ｄに示した受光素子として用いるＡＰＤと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のＡＰＤとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、ＡＰＤと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

以上のように、実施の形態１によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたＡＰＤに対して、簡易に格子不整合界面における損失（キャリア透過特性）が評価できる。

［実施の形態２］
次に、本発明の実施の形態２について図３Ａ〜図３Ｃを用いて説明する。図３Ａ，図３Ｂは、本発明の実施の形態における受光素子の評価方法の途中過程における素子の状態を示す断面図であり、図３Ｃは、評価用素子の構成を示す断面図である。

この評価方法は、まず、素子形成工程で、図３Ａに示すように、基板２０１の上にＡＰＤ素子構造２０２を形成する（素子形成工程）。ＡＰＤ素子構造２０２は、第１コンタクト層２０３、吸収層２０４、第２コンタクト層２０５、増倍層２０６、第３コンタクト層２０７が、これらの順に積層されている。実施の形態２では、基板２０１の側から、第１コンタクト層２０３、吸収層２０４、第２コンタクト層２０５、増倍層２０６、第３コンタクト層２０７の順に積層されている。

第１コンタクト層２０３は、第１導電型の半導体から構成され、吸収層２０４は、第１コンタクト層２０３に格子整合する半導体から構成されている。第２コンタクト層２０５は、吸収層２０４とは格子定数が異なる半導体から構成され、増倍層２０６は、第２コンタクト層２０５に格子整合する半導体から構成されている。第３コンタクト層２０７は、増倍層２０６に格子整合する第２導電型の半導体から構成されている。実施の形態２では、第２コンタクト層２０５は、第１導電型の半導体から構成している。このようにした第２コンタクト層２０５は、電界制御層として機能する。例えば、第１導電型はｐ型であり、第２導電型はｎ型である。この場合、電子増倍型となる。

例えば、図３Ｂに示すように、ＩｎＰからなる基板２０１の上に、ｐ⁺−ＩｎＧａＡｓＰから構成された第１半導体層２２３、ＩｎＧａＡｓから構成された第２半導体層２２４を形成する。例えば、よく知られたＭＯＣＶＤ法により、各材料をエピタキシャル成長させて形成すればよい。

一方、例えば、単結晶シリコンからなる成長基板２２１の上に、ｎ⁺−Ｓｉからなる第３半導体層２２７、ｉ−Ｓｉからなる第４半導体層２２６、ｐ−Ｓｉからなる第５半導体層２２５を形成する。例えば、よく知られたＣＶＤ法により、Ｓｉをエピタキシャル成長させて形成すればよい。

次に、第２半導体層２２４と第５半導体層２２５とを接合する。例えば、各接合面にＡｒビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板２２１を除去する。

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第１メサとした第１コンタクト層２０３、第１メサより平面視で小さい面積の第２メサとした吸収層２０４、第２コンタクト層２０５、第２メサより平面視で小さい面積の第３メサとした増倍層２０６、および第３メサより平面視で小さい面積の第４メサとした第３コンタクト層２０７を形成し、ＡＰＤ素子構造２０２とする。

次に、図３Ｃに示すように、第１コンタクト層２０３に電気的に接続する第１金属電極２１１を形成し、第２コンタクト層２０５に電気的に接続する第２金属電極２１２を形成する（電極形成工程）。第１金属電極２１１は、第２メサの周囲の第１メサとしている第１コンタクト層２０３の上面に、オーミック接触した状態で形成すればよい。また、第２金属電極２１２は、第３メサの周囲の第２メサとしている第２コンタクト層２０５の上に、オーミック接触した状態で形成すればよい。例えば、第１金属電極２１１は、Ｐｔ／Ｔｉ／Ａｕから構成し、第２金属電極１１２は、Ｔｉ／Ａｕから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

次に、吸収層２０４に光を照射した状態で第１金属電極２１１および第２金属電極２１２を用いた電気特性を測定することでＡＰＤ素子構造の特性を評価する（測定工程）。この評価によれば、図３Ａの第１コンタクト層２０３および第３コンタクト層２０７の各々に金属電極を設けたＡＰＤが評価できる。このＡＰＤにおける第３コンタクト層２０７に設ける金属電極は、例えば、Ｔｉ／Ａｕから構成されている。このＡＰＤは、図３Ｃを用いて説明した実際に電気特性を測定するＡＰＤ素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。

図３Ｃを用いて説明した素子は、上述の実際に用いる受光素子（ＡＰＤ）を評価するための評価用素子であり、図３Ｃを用いて説明した素子の各層は評価用の層となり、各金属電極は評価用の金属電極となり、受光素子（ＡＰＤ）と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、ＡＰＤの動作帯域と感度を向上させるために、吸収層２０４をｐ型半導体層とｉ型半導体層との２層構造としてもよい。

実施の形態２において、吸収層２０４で光励起されたキャリア（電子）が接合界面を通過して第２コンタクト層２０５に注入される。しかしながら、第３コンタクト層２０７と第１コンタクト層２０３との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がＡＰＤの動作電圧以下においては、増倍層２０６に電界が集中するために吸収層２０４には電界がかからず、ｉ型の吸収層２０４とｐ型の第２コンタクト層２０５の間に存在する障壁によってキャリアを取り出すことができない。

一方で、実際に受光素子として用いる状態における吸収層２０４および第２コンタクト層２０５に電界がかかる動作電圧以上では、上記の障壁を越えてキャリアを取り出すことができるが、この状態では、増倍層２０６内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定することが難しい。

以上のことに対し、実施の形態２では、バイアス電圧は第１金属電極２１１と第２金属電極２１２との間、言い換えると第１コンタクト層２０３と第２コンタクト層２０５との間に印加されるため、ＡＰＤの動作電圧以下であっても吸収層２０４に電界が印加される。このため、キャリアが増倍されることなく第２金属電極２１２から取り出すことができ、接合界面を通過したキャリアの定量化（正確な測定）が可能である。更に、吸収層２０４を構成する材料の吸収係数およびＡＰＤ素子内の光路長から吸収層２０４内での光電変換効率を見積もることで、接合界面におけるキャリアの損失を定量化することができる。

上述した実施の形態２によれば、受光素子として用いるＡＰＤと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のＡＰＤとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、ＡＰＤと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

また、実施の形態２では、第２金属電極２１２を、ｐ型の第２コンタクト層２０５に形成しているため、キャリアの取り出しを阻害するショットキー障壁の形成が抑制されるようになる。

［実施の形態３］
次に、本発明の実施の形態３について図４Ａ〜図４Ｄを用いて説明する。図４Ａ〜図４Ｃは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図４Ｄは、評価対象となる受光素子の構成を示す断面図である。

この評価方法は、まず、素子形成工程で、図４Ａに示すように、基板３０１の上にアバランシェフォトダイオード（ＡＰＤ）素子構造３０２を形成する（素子形成工程）。ＡＰＤ素子構造３０２は、第１コンタクト層３０３、吸収層３０４、第２コンタクト層３０５、増倍層３０６、第３コンタクト層３０７が、これらの順に積層されている。実施の形態３では、基板３０１の側から、第１コンタクト層３０３、吸収層３０４、第２コンタクト層３０５、増倍層３０６、第３コンタクト層３０７の順に積層されている。また、実施の形態３では、吸収層３０４と第２コンタクト層３０５との間に第４コンタクト層３０９が形成されている。

第１コンタクト層３０３は、第１導電型の半導体から構成され、吸収層３０４は、第１コンタクト層３０３に格子整合する半導体から構成されている。第２コンタクト層３０５は、吸収層３０４とは格子定数が異なる第１導電型の半導体から構成され、増倍層３０６は、第２コンタクト層３０５に格子整合する半導体から構成されている。第３コンタクト層３０７は、増倍層３０６に格子整合する第２導電型の半導体から構成されている。また、第４コンタクト層３０９は、吸収層３０４に格子整合する第１導電型の半導体から構成されている。例えば、第１導電型はｐ型であり、第２導電型はｎ型である。この場合、電子増倍型となる。

例えば、図４Ｂに示すように、ＩｎＰからなる基板３０１の上に、ｐ型不純物が比較的高濃度に導入されたＩｎＧａＡｓＰ（ｐ⁺−ＩｎＧａＡｓＰ）から構成された第１半導体層３２３、ＩｎＧａＡｓから構成された第２半導体層３２４、ｐ−ＩｎＧａＡｓＰから構成された第３半導体層３２９を形成する。例えば、よく知られたＭＯＣＶＤ（法により、各材料をエピタキシャル成長させて形成すればよい。

一方、例えば、単結晶シリコンからなる成長基板３２１の上に、ｎ型の不純物が比較的高濃度に導入されたシリコン（ｎ⁺−Ｓｉ）からなる第４半導体層３２７、ノンドープのシリコン（ｉ−Ｓｉ）からなる第５半導体層３２６、ｐ−Ｓｉからなる第６半導体層３２５を形成する。例えば、よく知られたＣＶＤ法により、Ｓｉをエピタキシャル成長させて形成すればよい。

次に、第２半導体層３２４と第３半導体層３２９とを接合する。例えば、各接合面にＡｒビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板３２１を除去する。

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第１メサとした第１コンタクト層３０３、第１メサより平面視で小さい面積の第２メサとした吸収層３０４、第４コンタクト層３０９、第２メサより平面視で小さい面積の第３メサとした第２コンタクト層３０５、第３メサより平面視で小さい面積の第４メサとした増倍層３０６、および第４メサより平面視で小さい面積の第５メサとした第３コンタクト層３０７を形成し、ＡＰＤ素子構造３０２とする。

次に、図４Ｃに示すように、第１コンタクト層３０３に電気的に接続する第１金属電極３１１を形成し、第２コンタクト層３０５に電気的に接続する第２金属電極３１２を形成し、第４コンタクト層３０９に電気的に接続する第３金属電極３１３を形成する（電極形成工程）。第１金属電極３１１は、第２メサの周囲の第１メサとしている第１コンタクト層３０３の上面に、オーミック接触した状態で形成すればよい。また、第２金属電極３１２は、第４メサの周囲の第３メサとしている第２コンタクト層３０５の上に、オーミック接触した状態で形成すればよい。また、第３金属電極３１３は、第３メサの周囲の第２メサとしている第４コンタクト層３０９の上に、オーミック接触した状態で形成すればよい。

例えば、第１金属電極３１１は、Ｐｔ／Ｔｉ／Ａｕから構成し、第２金属電極１１２は、Ｔｉ／Ａｕから構成し、第３金属電極３１３は、Ｐｔ／Ｔｉ／Ａｕから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

次に、吸収層３０４に光を照射した状態で第１金属電極３１１、第２金属電極３１２、および第３金属電極３１３を用いた電気特性を測定することでＡＰＤ素子構造の特性を評価する（測定工程）。この評価によれば、図４Ｄに示すＡＰＤが評価できる。このＡＰＤは、第３コンタクト層３０７の上に、第４金属電極３１４を備える。第４金属電極３１４は、例えば、Ｔｉ／Ａｕから構成されている。

図４Ｃを用いて説明した素子は、図４Ｄを用いて説明した受光素子（ＡＰＤ）を評価するための評価用素子であり、図４Ｃを用いて説明した素子の各層は評価用の層（評価層）となり、各金属電極は評価用の金属電極（評価金属電極）となり、受光素子（ＡＰＤ）と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、ＡＰＤの動作帯域と感度を向上させるために、吸収層３０４をｐ型半導体層とｉ型半導体層との２層構造としてもよい。

このＡＰＤ素子では、光照射により吸収層３０４で光励起されたキャリア（電子）は、第４コンタクト層３０９を経由し、第４コンタクト層３０９との接合界面を通過して第２コンタクト層３０５に注入される。しかしながら、第３コンタクト層３０７と第１コンタクト層３０３との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がＡＰＤの動作電圧以下においては、増倍層３０６に電界が集中するため、吸収層３０４および第２コンタクト層３０５には電界がかからず、ｉ型半導体の吸収層３０４とｐ型半導体の第４コンタクト層３０９との間に存在する障壁によってキャリアを取り出すことができない。

一方で、実際に受光素子として用いる状態における吸収層３０４、第４コンタクト層３０９、および第２コンタクト層３０５に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層３０６内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定（定量化）することが難しい。

以上のことに対し、実施の形態３では、バイアス電圧は第１金属電極３１１と第２金属電極３１２または第３金属電極３１３との間、言い換えると第１コンタクト層３０３と第２コンタクト層３０５または第４コンタクト層３０９との間に印加されるため、ＡＰＤの動作電圧以下であっても吸収層３０４に電界が印加される。

このため、まず、キャリアが増倍されることなく第２金属電極３１２から取り出すことができ、接合界面を通過したキャリアの定量化（正確な測定）が可能である。更に、実施の形態３では、第３金属電極３１３を用いることで、異なる格子定数とされている層間の接合界面を介することなく、吸収層３０４で励起されたキャリア数を実測できる。このため、吸収層３０４を構成する材料の吸収係数およびＡＰＤ素子内の光路長から吸収層３０４内での光電変換効率を見積もることなく、誤差が生じることがない。この結果、より高い精度で、異なる格子定数とされている層間の接合界面におけるキャリアの損失を定量化することができる。

上述した実施の形態３によれば、図４Ｄに示した受光素子として用いるＡＰＤと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のＡＰＤとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、ＡＰＤと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

以上のように、実施の形態３によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたＡＰＤに対して、簡易に格子不整合界面における損失（キャリア透過特性）が評価できる。

［実施の形態４］
次に、本発明の実施の形態４について図５Ａ〜図５Ｄを用いて説明する。図５Ａ〜図５Ｃは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図５Ｄは、評価対象となる受光素子の構成を示す断面図である。

この評価方法は、まず、素子形成工程で、図５Ａに示すように、基板４０１の上にＡＰＤ素子構造４０２を形成する（素子形成工程）。ＡＰＤ素子構造４０２は、第１コンタクト層４０３、吸収層４０４、第２コンタクト層４０５、増倍層４０６、第３コンタクト層４０７が、これらの順に積層されている。実施の形態４では、基板４０１の側から、第３コンタクト層４０７、増倍層４０６、第２コンタクト層４０５、吸収層４０４、第１コンタクト層４０３の順に積層されている。

第１コンタクト層４０３は、第１導電型の半導体から構成され、吸収層４０４は、第１コンタクト層４０３に格子整合する半導体から構成されている。第２コンタクト層４０５は、吸収層４０４とは格子定数が異なる半導体から構成され、増倍層４０６は、第２コンタクト層４０５に格子整合する半導体から構成されている。第３コンタクト層４０７は、増倍層４０６に格子整合する第２導電型の半導体から構成されている。実施の形態４では、第２コンタクト層４０５は、第１導電型の半導体から構成している。このようにした第２コンタクト層４０５は、電界制御層として機能する。例えば、第１導電型はｐ型であり、第２導電型はｎ型である。この場合、電子増倍型となる。

例えば、図５Ｂに示すように、単結晶シリコンからなる基板４０１の上に、ｎ⁺−Ｓｉからなる第１半導体層４２７、ｉ−Ｓｉからなる第２半導体層４２６、ｐ−Ｓｉからなる第３半導体層４２５、ゲルマニウム（Ｇｅ）からなる第４半導体層４２４，ｐ型のＧｅ（ｐ−Ｇｅ）からなる第５半導体層４２３を形成する。例えば、よく知られたＣＶＤ法により、各層を結晶成長させて形成すればよい。

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第１メサとした第３コンタクト層４０７、第１メサより平面視で小さい面積の第２メサとした増倍層４０６、第２コンタクト層４０５、第２メサより平面視で小さい面積の第３メサとした吸収層４０４、および第３メサより平面視で小さい面積の第４メサとした第１コンタクト層４０３を形成し、ＡＰＤ素子構造４０２とする。

次に、図５Ｃに示すように、第１コンタクト層４０３に電気的に接続する第１金属電極４１１を形成し、第２コンタクト層４０５に電気的に接続する第２金属電極４１２を形成する（電極形成工程）。第１金属電極４１１は、第１コンタクト層４０３の上面に、オーミック接触した状態で形成すればよい。また、第２金属電極４１２は、第３メサの周囲の第２メサとしている第２コンタクト層４０５の上に、オーミック接触した状態で形成すればよい。例えば、各金属電極は、Ｔｉ／Ａｕから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

次に、吸収層４０４に光を照射した状態で第１金属電極４１１および第２金属電極４１２を用いた電気特性を測定することでＡＰＤ素子構造の特性を評価する（測定工程）。この評価によれば、この評価によれば、図５Ｄに示すＡＰＤが評価できる。このＡＰＤは、第３コンタクト層４０７に、第３金属電極４１３を備える。第３金属電極４１３は、例えば、Ｔｉ／Ａｕから構成されている。このＡＰＤは、図５Ｃを用いて説明した実際に電気特性を測定するＡＰＤ素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。

図５Ｃを用いて説明した素子は、上述の実際に用いる受光素子（ＡＰＤ）を評価するための評価用素子であり、図５Ｃを用いて説明した素子の各層は評価用の層となり、各金属電極は評価用の金属電極となり、受光素子（ＡＰＤ）と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、ＡＰＤの動作帯域と感度を向上させるために、吸収層４０４をｐ型半導体層とｉ型半導体層との２層構造としてもよい。

実施の形態４において、吸収層４０４で光励起されたキャリア（電子）が接合界面を通過して第２コンタクト層４０５に注入される。しかしながら、第３コンタクト層４０７と第１コンタクト層４０３との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がＡＰＤの動作電圧以下においては、増倍層４０６に電界が集中するために吸収層４０４には電界がかからず、ｉ型の吸収層４０４とｐ型の第２コンタクト層４０５の間に存在する障壁によってキャリアを取り出すことができない。

一方で、実際に受光素子として用いる状態における吸収層４０４および第２コンタクト層４０５に電界がかかる動作電圧以上では、上記の障壁を越えてキャリアを取り出すことができるが、この状態では、増倍層４０６内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定することが難しい。

以上のことに対し、実施の形態４では、バイアス電圧は第１金属電極４１１と第２金属電極４１２との間、言い換えると第１コンタクト層４０３と第２コンタクト層４０５との間に印加されるため、ＡＰＤの動作電圧以下であっても吸収層４０４に電界が印加される。このため、キャリアが増倍されることなく第２金属電極４１２から取り出すことができ、接合界面を通過したキャリアの定量化（正確な測定）が可能である。更に、吸収層４０４を構成する材料の吸収係数およびＡＰＤ素子内の光路長から吸収層４０４内での光電変換効率を見積もることで、接合界面におけるキャリアの損失を定量化することができる。

上述した実施の形態４によれば、受光素子として用いるＡＰＤと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のＡＰＤとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、ＡＰＤと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

また、実施の形態４では、格子不整合の影響を小さくするために、第２コンタクト層４０５と吸収層４０４との間に、例えばＳｉＧｅからなるバッファ層を形成してもよい。

［実施の形態５］
次に、本発明の実施の形態５について図６Ａ〜図６Ｄを用いて説明する。図６Ａ〜図６Ｃは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図６Ｄは、評価対象となる受光素子の構成を示す断面図である。

この評価方法は、まず、素子形成工程で、図６Ａに示すように、基板５０１の上にアバランシェフォトダイオード（ＡＰＤ）素子構造５０２を形成する（素子形成工程）。ＡＰＤ素子構造５０２は、第１コンタクト層５０３、吸収層５０４、第２コンタクト層５０５、増倍層５０６、第３コンタクト層５０７が、これらの順に積層されている。実施の形態５では、基板５０１の側から、第１コンタクト層５０３、吸収層５０４、第２コンタクト層５０５、増倍層５０６、第３コンタクト層５０７の順に積層されている。また、実施の形態５では、吸収層５０４と第２コンタクト層５０５との間に第４コンタクト層５０９が形成されている。また、実施の形態５では、第２コンタクト層５０５と増倍層５０６との間に電界制御層５０８が形成されている。

第１コンタクト層５０３は、第１導電型の半導体から構成され、吸収層５０４は、第１コンタクト層５０３に格子整合する半導体から構成されている。第２コンタクト層５０５は、吸収層５０４とは格子定数が異なるｉ型の半導体から構成され、増倍層５０６は、第２コンタクト層５０５に格子整合する半導体から構成されている。第３コンタクト層５０７は、増倍層５０６に格子整合する第２導電型の半導体から構成されている。また、第４コンタクト層５０９は、吸収層５０４に格子整合するｉ型の半導体から構成されている。また、電界制御層５０８は、第２コンタクト層５０５に格子整合する第１導電型の半導体から構成されている。例えば、第１導電型はｐ型であり、第２導電型はｎ型である。この場合、電子増倍型となる。

例えば、図６Ｂに示すように、ＩｎＰからなる基板５０１の上に、ｐ⁺−ＩｎＧａＡｓＰから構成された第１半導体層５２３、ＩｎＧａＡｓから構成された第２半導体層５２４、ｉ−ＩｎＧａＡｓＰから構成された第３半導体層５２９を形成する。例えば、よく知られたＭＯＣＶＤ（法により、各材料をエピタキシャル成長させて形成すればよい。

一方、例えば、単結晶シリコンからなる成長基板５２１の上に、ｎ⁺−Ｓｉからなる第４半導体層５２７、ｉ−Ｓｉからなる第５半導体層５２６、ｐ−Ｓｉからなる第６半導体層５２８、ｉ−Ｓｉからなる第７半導体層５２５を形成する。例えば、よく知られたＣＶＤ法により、Ｓｉをエピタキシャル成長させて形成すればよい。

次に、第２半導体層５２４と第３半導体層５２９とを接合する。例えば、各接合面にＡｒビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板５２１を除去する。

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第１メサとした第１コンタクト層５０３、第１メサより平面視で小さい面積の第２メサとした吸収層５０４、第４コンタクト層５０９、第２メサより平面視で小さい面積の第３メサとした第２コンタクト層５０５、第３メサより平面視で小さい面積の第４メサとした電界制御層５０８、増倍層５０６、および第４メサより平面視で小さい面積の第５メサとした第３コンタクト層５０７を形成し、ＡＰＤ素子構造５０２とする。

次に、図６Ｃに示すように、第１コンタクト層５０３に電気的に接続する第１金属電極５１１を形成し、第２コンタクト層５０５に電気的に接続する第２金属電極５１２を形成し、第４コンタクト層５０９に電気的に接続する第３金属電極５１３を形成する（電極形成工程）。第１金属電極５１１は、第２メサの周囲の第１メサとしている第１コンタクト層５０３の上面に、オーミック接触した状態で形成すればよい。また、第２金属電極５１２は、第４メサの周囲の第３メサとしている第２コンタクト層５０５の上に、オーミック接触した状態で形成すればよい。また、第３金属電極５１３は、第３メサの周囲の第２メサとしている第４コンタクト層５０９の上に、オーミック接触した状態で形成すればよい。

例えば、第１金属電極５１１は、Ｐｔ／Ｔｉ／Ａｕから構成し、第２金属電極１１２は、Ｔｉ／Ａｕから構成し、第３金属電極５１３は、Ｐｔ／Ｔｉ／Ａｕから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

次に、吸収層５０４に光を照射した状態で第１金属電極５１１、第２金属電極５１２、および第３金属電極５１３を用いた電気特性を測定することでＡＰＤ素子構造の特性を評価する（測定工程）。この評価によれば、図６Ｄに示すＡＰＤが評価できる。このＡＰＤは、第３コンタクト層５０７の上に、第４金属電極５１４を備える。第４金属電極５１４は、例えば、Ｔｉ／Ａｕから構成されている。

図６Ｃを用いて説明した素子は、図６Ｄを用いて説明した受光素子（ＡＰＤ）を評価するための評価用素子であり、図６Ｃを用いて説明した素子の各層は評価用の層（評価層）となり、各金属電極は評価用の金属電極（評価金属電極）となり、受光素子（ＡＰＤ）と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、ＡＰＤの動作帯域と感度を向上させるために、吸収層５０４をｐ型半導体層とｉ型半導体層との２層構造としてもよい。

このＡＰＤ素子では、光照射により吸収層５０４で光励起されたキャリア（電子）は、第４コンタクト層５０９を経由し、第４コンタクト層５０９との接合界面を通過して第２コンタクト層５０５に注入される。しかしながら、第３コンタクト層５０７と第１コンタクト層５０３との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がＡＰＤの動作電圧以下においては、増倍層５０６に電界が集中するため、吸収層５０４および第２コンタクト層５０５には電界がかからず、ｉ型半導体の第２コンタクト層５０５とｐ型半導体の電界制御層５０８との間に存在する障壁によってキャリアを取り出すことができない。

一方で、実際に受光素子として用いる状態における吸収層５０４、第４コンタクト層５０９、および第２コンタクト層５０５に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層５０６内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定（定量化）することが難しい。

以上のことに対し、実施の形態５では、バイアス電圧は第１金属電極５１１と第２金属電極５１２または第３金属電極５１３との間、言い換えると第１コンタクト層５０３と第２コンタクト層５０５または第４コンタクト層５０９との間に印加されるため、ＡＰＤの動作電圧以下であっても吸収層５０４に電界が印加される。

このため、まず、キャリアが増倍されることなく第２金属電極５１２から取り出すことができ、接合界面を通過したキャリアの定量化（正確な測定）が可能である。更に、実施の形態５では、第３金属電極５１３を用いることで、異なる格子定数とされている層間の接合界面を介することなく、吸収層５０４で励起されたキャリア数を実測できる。このため、吸収層５０４を構成する材料の吸収係数およびＡＰＤ素子内の光路長から吸収層５０４内での光電変換効率を見積もることなく、誤差が生じることがない。この結果、より高い精度で、異なる格子定数とされている層間の接合界面におけるキャリアの損失を定量化することができる。

上述した実施の形態５によれば、図６Ｄに示した受光素子として用いるＡＰＤと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のＡＰＤとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、ＡＰＤと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

以上のように、実施の形態５によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたＡＰＤに対して、簡易に格子不整合界面における損失（キャリア透過特性）が評価できる。

以上に説明したように、本発明によれば、光吸収層に対して格子定数が異なって接する層に金属電極を設けるようにしたので、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる２つの層の界面におけるキャリア透過特性が評価できるようになる。本発明によれば、簡易に格子不整合界面における損失を定量化することができる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

例えば、上述では、第１導電型をｐ型とし、第２導電型をｎ型とした場合について説明したが、第１導電型をｎ型とし、第２導電型をｐ型としたホール増倍型においても同様である。また、例えば、増倍層は、Ｓｉに限らず、ＩｎＰ，ＩｎＡｌＡｓ，ＩｎＡｓ，ＨｇＣｄＴｅ，ＧａＮ，ＳｉＣなど他の半導体でもよく、ＩｎＡｌＡｓ／ＩｎＰなどの超格子構造を有する増倍層でもよい。

また、接合手法として表面活性化接合を用いて説明したが、フュージョン接合、親水性接合、原子拡散接合などその他の接合法を用いてもよい。

また、吸収層としてｐ型半導体、アンドープの半導体を用いることで、格子不整合材料系の界面を通過するキャリアが電子である場合の説明をしたが、ホールが界面を通過する場合はｎ型半導体を用いてもよい。また、吸収層から接合面に向けてドーピング濃度を低下させる傾斜ドーピングを用いてもよい。エッジブレークダウンを防ぐためにガードリングなどを利用してもよい。メサ加工のためには、ドライエッチングを用いることができるが、これに限らず、エッチストップ層を用いてウエットエッチングによる作製を行ってもよい。

また、更に素子の呼応感度化実現のため、入射面の鏡面化や誘電体多層膜による反射防止膜を施すことによる光の入射端での結合損の低下、ミラー、導波路構造およびＤＢＲ（Distributed Bragg Reflector）などによる光路長の拡大などの工夫を施しても、一般的なＡＰＤないしはフォトダイオードに対して行われる設計事項である。

１０１…基板、１０２…アバランシェフォトダイオード（ＡＰＤ）素子構造、１０３…第１コンタクト層、１０４…吸収層、１０５…第２コンタクト層、１０６…増倍層、１０７…第３コンタクト層、１０８…電界制御層、１１１…第１金属電極、１１２…第２金属電極。

Claims (9)

1. 第１導電型の半導体からなる第１コンタクト層と、前記第１コンタクト層に格子整合する半導体からなる吸収層と、前記吸収層とは格子定数が異なる半導体からなる第２コンタクト層と、前記第２コンタクト層に格子整合する半導体からなる増倍層と、前記増倍層に格子整合する第２導電型の半導体からなる第３コンタクト層とがこれらの順に積層したアバランシェフォトダイオード素子構造を基板の上に形成する素子形成工程と、
   前記第１コンタクト層に電気的に接続する第１金属電極を形成し、前記第２コンタクト層に電気的に接続する第２金属電極を形成する電極形成工程と、
   前記吸収層に光を照射した状態で前記第１金属電極および前記第２金属電極を用いた電気特性を測定することで前記アバランシェフォトダイオード素子構造の特性を評価する測定工程と
   を備えることを特徴とする受光素子の評価方法。
2. 請求項１記載の受光素子の評価方法において、
   前記第２コンタクト層は、第１導電型とし、
   前記第２コンタクト層を電界制御層として機能させることを特徴とする受光素子の評価方法。
3. 請求項１記載の受光素子の評価方法において、
   前記素子形成工程では、
   前記第２コンタクト層はｉ型の半導体から構成し、
   前記第２コンタクト層と前記増倍層との間に前記第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層を形成して前記アバランシェフォトダイオード素子構造とする
   ことを特徴とする受光素子の評価方法。
4. 請求項１〜３のいずれか１項に記載の受光素子の評価方法において、
   前記素子形成工程の後の前記測定工程の前に、
   前記アバランシェフォトダイオード素子構造より前記第１コンタクト層、前記吸収層、前記第２コンタクト層以外の層を除去する除去工程
   を備えることを特徴とする受光素子の評価方法。
5. 請求項２記載の受光素子の評価方法において、
   前記素子形成工程では、
   前記第２コンタクト層と前記吸収層との間に前記吸収層に格子整合する第１導電型の半導体からなる第４コンタクト層を形成して前記アバランシェフォトダイオード素子構造とし、
   前記電極形成工程では、前記第４コンタクト層に接続する第３金属電極を形成し、
   前記測定工程では、前記第１金属電極、前記第２金属電極、および前記第３金属電極を用いた電気特性を測定する
   ことを特徴とする受光素子の評価方法。
6. 請求項１記載の受光素子の評価方法において、
   前記第２コンタクト層は、ｉ型とし、
   前記素子形成工程では、
   前記第２コンタクト層と前記増倍層との間に前記第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層を形成し、前記第２コンタクト層と前記吸収層との間に前記吸収層に格子整合するｉ型の半導体からなる第４コンタクト層を形成して前記アバランシェフォトダイオード素子構造とし、
   前記電極形成工程では、前記第４コンタクト層に接続する第３金属電極を形成し、
   前記測定工程では、前記第１金属電極、前記第２金属電極、および前記第３金属電極を用いた電気特性を測定する
   ことを特徴とする受光素子の評価方法。
7. 第１導電型の半導体からなる第１コンタクト層と、前記第１コンタクト層に格子整合する半導体からなる吸収層と、前記吸収層とは格子定数が異なる半導体からなる第２コンタクト層と、前記第２コンタクト層に格子整合する半導体からなる増倍層と、前記増倍層に格子整合する第２導電型の半導体からなる第３コンタクト層とがこれらの順に積層したアバランシェフォトダイオードの電気特性を評価するための評価用素子であって、
   前記第１コンタクト層と同一の半導体から構成された評価第１コンタクト層と、前記吸収層と同一の半導体から構成された評価吸収層と、前記第２コンタクト層と同一の半導体から構成された評価第２コンタクト層とがこれらの順に積層した素子構造と、
   前記評価第１コンタクト層に電気的に接続する評価第１金属電極と、
   前記評価第２コンタクト層に電気的に接続する評価第２金属電極と
   を備えることを特徴とする評価用素子。
8. 請求項７記載の評価用素子において、
   前記素子構造は、前記評価第１コンタクト層と、前記評価吸収層と、前記評価第２コンタクト層と、前記増倍層と同一の半導体から構成された評価増倍層と、前記第３コンタクト層と同一の半導体から構成された評価第３コンタクト層とがこれらの順に積層されている
   ことを特徴とする評価用素子。
9. 請求項８記載の評価用素子において、
   前記アバランシェフォトダイオードは、ｉ型の半導体から構成された前記第２コンタクト層と前記増倍層との間に前記第２コンタクト層に格子整合する第１導電型の半導体からなる電界制御層が形成され、
   前記素子構造は、
   前記評価第２コンタクト層と前記評価増倍層との間に、電界制御層と同一の半導体から構成された評価電界制御層を備える
   こをと特徴とする評価用素子。

Images