JP5109981B2 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP5109981B2
JP5109981B2 JP2008554999A JP2008554999A JP5109981B2 JP 5109981 B2 JP5109981 B2 JP 5109981B2 JP 2008554999 A JP2008554999 A JP 2008554999A JP 2008554999 A JP2008554999 A JP 2008554999A JP 5109981 B2 JP5109981 B2 JP 5109981B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
receiving element
conductivity type
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008554999A
Other languages
English (en)
Other versions
JPWO2008090733A1 (ja
Inventor
武志 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008554999A priority Critical patent/JP5109981B2/ja
Publication of JPWO2008090733A1 publication Critical patent/JPWO2008090733A1/ja
Application granted granted Critical
Publication of JP5109981B2 publication Critical patent/JP5109981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光素子に関する。
半導体受光素子には、様々の種類があるが、その中でもPIN型フォトダイオード(p−i−n photodiodes、以下、PIN−PDと略す)が良く知られている。これは、半導体の低濃度層(I層)をp型層及びn型層で挟んで電界を印加し、I層で発生したフォトキャリアを走行させて光電流として検知するものである。
一方で、光通信や計測の分野では、受光素子は感度が高ければ高いほど有用である。半導体中に強い電界を印加した際に発生する雪崩効果(アバランシェ効果)を利用して光電流を増幅させる機能をもったアバランシェ・フォトダイオード(Avalanche photodiodes、以下、APDと略す)というデバイスがよく使われている。APDの層構造には、増倍層という内部電界の高い層があり、この層内で連鎖反応的にイオン化を発生させて、光キャリアを増幅させる。この増幅過程の雑音は、2qIMFで表されるショットノイズ起因の雑音であるため、熱雑音と同程度のレベルになるまで増幅させて検出器の感度を向上させることができる。
APDの材料やデバイス構造については、まず基板材料(Si、Ge、GaAs、P)によるもの、構造(プレーナ型とメサ型)により大きく分類できる。光通信で用いられるAPDは、近年ではInP基板上に形成したプレーナ型素子が多く用いられている。これは、光ファイバ通信で用いられる波長λ=1.55μmの光を受光するため、InP基板に格子整合するInGaAsを光吸収層として用いるのが都合が良いからである。このInGaAsを用いることで、室温にて波長1.6μm程度までの光を受光することができる。また、プレーナ型構造がよく用いられるのは、光通信で必要とされる長期信頼性を実現する構造であるためである。メサ型構造は、作製が容易ではあるが、プレーナ型と比較すると一般に長期信頼性で劣るといわれている。
図6にメサ型APD素子の従来例を示す。
この従来のメサ型APD素子は、半導体基板601上に、n型電界緩和層603、増倍層604、p型電界緩和層605、p型光吸収層606、p型バッファ層608、p型コンタクト層609を順に積層し、pn接合全体を一つのメサとしてエッチングにより形成されており、パッシベーション膜612が外部に形成されている。p型電極610及びn型電極611をそれぞれ形成して、その他研磨や反射防止膜(ARコート)形成工程、素子分離工程を経て、表面入射もしくは裏面入射型の半導体受光用のダイオードを作製する。
実際の文献としては、次のものが挙げられる。
I.Watanabe,et al.,JOURNAL OF LIGHTWAVE TECHNOLOGY,VOL.15,NO.6,JUNE 1997,p.1012,"Design and Performance of InAlGaAs/InAlAs Superlattice Avalanche Photodiodes" 特表2005−539368号公報
従来例の光通信用のAPDでは、プレーナ型構造が主に用いられている。これは主に光通信用部品に要求される高い信頼性基準によるものである。しかしながら、プレーナ型構造は、表面の加工により内部の2次元電界を制御して作製しなければならず、設計や作製条件の把握、作製トレランスの確保などが難しい。したがって、開発期間や仕様決定、歩留まりなど、様々の制約要因が発生することになる。
一方で、メサ型は、構造が単純なため、設計や作製条件の把握がプレーナ型と比較して容易である。したがって、メサ型の信頼性を向上させることができれば、APDの開発期間短縮や、設計及び仕様の変更等が迅速化され、コスト低減が可能である。
本発明によれば、半導体基板上に、第一の導電型の層と、アンドープ層と、第二の導電型の光吸収層と、第二の導電型の選択エッチング層と、第二の導電型のバッファ層と、第二の導電型のコンタクト層と、第二の導電型側電極とを、順に積層した層構造を有し、半導体基板上に、第二メサを形成させ、第二メサ上に第一メサを形成させた半導体受光素子であって、第一メサは、第二の導電型のバッファ層と、第二の導電型のコンタクト層と、第二の導電型側電極とを含み、第二メサは、第一の導電型の層と、アンドープ層と、第二の導電型の光吸収層と、第二の導電型の選択エッチング層とを含み、平面視において、第二メサの外周縁が第一メサの外周縁より外側に位置し、少なくとも第二メサの側面がパッシベーション膜で覆われていることを特徴とする半導体受光素子が提供される。
また、本発明の半導体受光素子は、アバランシェ・フォトダイオードとすることができる。
また、本発明の半導体受光素子は、pinフォトダイオードとすることができる。
本発明によれば、メサ型構造の半導体受光素子において、パッシベーション膜で被膜した部分の劣化を抑えることにより、長期信頼性を向上させることができる。
本発明の第1の実施形態の構成について説明する図である。 実施例1の半導体受光素子の構成を説明する図である。 本発明の第2の実施形態の構成について説明する図である。 実施例2の半導体受光素子の構成を説明する図である。 実施例3の半導体受光素子の構成を示す図である。 メサ型アバランシェ・フォトダイオード素子の従来例を示す。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1を用いて、本発明の第1の実施形態の構成について説明する。
第1の実施形態の半導体受光素子は、半導体基板101上に、第一の導電型の選択エッチング層102と、第一の導電型の電界緩和層103と、増倍層104(アンドープ層)と、第二の導電型の電界緩和層105と、第二の導電型の光吸収層106と、第二の導電型の選択エッチング層107と、第二の導電型のバッファ層108と、第二の導電型のコンタクト層109と、第二の導電型側電極110とを、順に積層した層構造を有する。
この半導体基板101上には、第二メサが形成され、第二メサ上には第一メサが形成されている。第一メサは、第二の導電型のバッファ層108と、第二の導電型のコンタクト層109と、第二の導電型側電極110とを含んでいる。また、第二メサは、第一の導電型の選択エッチング層102と、第一の導電型の電界緩和層103と、増倍層104と、第二の導電型の電界緩和層105と、第二の導電型の光吸収層106と、第二の導電型の選択エッチング層107とを含んでいる。
平面視において、第二メサの外周縁は、第一メサの外周縁より外側に位置し、第一メサと第二メサの側面は、パッシベーション膜112で覆われている。
第1の実施形態の半導体受光素子は、以下のように作製される。
まず、エピタキシャル結晶として、半導体基板101上に、半導体基板101から順に、第一の導電型の選択エッチング層102、第一の導電型の電界緩和層103、増倍層104、第二の導電型の電界緩和層105、第二の導電型の光吸収層106、第二の導電型の選択エッチング層107、第二の導電型のバッファ層108、第二の導電型のコンタクト層109、第二の導電型電極110を順に積層する。例えば、半導体基板101は、InP基板とすることができる。
つづいて、第一メサエッチングにて、第二の導電型の選択エッチング層107より上部の第二の導電型のバッファ層108、第二の導電型のコンタクト層109を選択エッチングにて除去し、円形に第一メサ(第二の導電型のバッファ層108、第二の導電型のコンタクト層109、第二の導電型側電極110)を形成する。
ここで、第二の導電型の選択エッチング層107は、InP又はInGa(1−x)As(1−y)で形成されていてもよい。このとき、第一メサは、リンを含まない構成とすることができる。
具体的には、第二の導電型のバッファ層108及び第二の導電型のコンタクト層109は、たとえば、InAlAs、InGaAs、InAlGaAs等のAs系材料から形成する。また、第二の導電型の選択エッチング層107は、InPやInGaAsP等のP系材料もしくはPを含む材料から形成する。これらの材料を用いることにより、ウェットエッチングで選択比を取ることができる。この際、ウェットエッチング液として、酢酸・燐酸・過水などを用い、第一メサエッチングを行う。
また、第二の導電型の選択エッチング層107は、InAlAs又はInAlGa(1−x)Asで形成されていてもよい。このとき、第一メサは、InPまたはInGa(1−x)As(1−y)で形成することができる。
具体的には、第二の導電型のバッファ層108及び第二の導電型のコンタクト層109は、たとえば、InPやInGaAsP等のP系材料から形成する。また、第二の導電型の選択エッチング層107は、InAlAs系材料もしくはInAlGaAsを含む材料から形成する。これらの材料を用いることにより、ウェットエッチングでもドライエッチングでも選択比を取ることができる。ウェットエッチング法の場合は塩酸・燐酸などを用いる。また、ドライエッチング法の場合はCH:H:Clなどを用いる。このようにして、第一メサエッチングを行い、選択的に第一メサを形成する。
なお、第二の導電型の選択エッチング層107は、InGa(1−x)As(1−y)で形成され、かつ、y≦0.5とすることもできる。また、InAlGa(1−x−y)Asで形成され、かつ、y≧0.25とすることもできる。これにより、第二の導電型のバッファ層108の外周(もしくは側壁)の直下部分での暗電流増大を効果的に防ぐことができる。
第一のメサエッチングの後、第一メサより直径の大きいメサ直径にてマスクを形成し、第二メサエッチングにて、エピ層全体をエッチングし、pn接合を含む第二メサを形成する。
この後、第一の導電型の選択エッチング層102に対して選択エッチングを行い、横方向(面内方向)に狭めた構造とすることもできる。この場合、組み合わせにもよるが、第二の導電型の選択エッチング層107も横方向(面内方向)に狭められた構造となる。
そして、メサ全体にパッシベーション膜112を形成し、第一メサの上部にパッシベーション膜112の窓明けを行い、第二の導電型側電極110を形成する。また、第一の導電型側の電極111は、別途メサ周辺部等に形成する。研磨や反射防止膜(ARコート)形成工程、素子分離工程を経て、第1の実施形態の半導体受光素子を作製する。
第一の実施形態の半導体受光素子において、信頼性向上の効果を得るためには、第二メサ内の電界が、第一メサ下部で高く、第二メサの周辺部で低くなるようにすることが必要である。そこで、第一の実施形態の半導体受光素子の構造及び不純物濃度は、以下のようにすることができる。
第一メサの直径をd(μm)、第二メサの直径をd(μm)とすると、10≦d≦100のとき、0<d−d<d×5とすることができる。
第二メサの第一のメサからの張り出し量(d−d)/2は、空乏層厚み(増倍層104、第二の導電型の電界緩和層105、第二の導電型の光吸収層106、第二の導電型の選択エッチング層107の合計厚み)より厚くなるようにする。これにより、電界変調の効果を高くすることができる。一般的な半導体受光素子の空乏層厚みは、1.0〜2.0μm程度である。そこで、(d−d)/2≧2.0μmの条件を満たすようにすることにより、電界変調の効果が高まる。
第二の導電型のバッファ層108の電界緩和量ΔE2bは、少なくとも増倍電界の90%以上を緩和する値とする。電界緩和量ΔE2bは、第二の導電型のバッファ層108の層厚d2bと不純物濃度N2bの積から決まるので、例えば、d2b=0.1μm、N2b=1×1018cm−3の組み合わせにすれば、十分な電界緩和量を与えることができる。
第一の導電型の選択エッチング層102の不純物濃度N1seは、抵抗が十分低くなるようにする。例えば、第一の導電型の選択エッチング層102の不純物濃度N1seは、N1se>2×1017cm−3とすることができる。
第二の導電型のバッファ層108の不純物濃度N2bは流れる電流の抵抗が十分低くなるようにする。例えば、第二の導電型のバッファ層108の不純物濃度N2bは、2×1017cm−3以上とすることができる。
また、第二の導電型側の空乏層終端位置は、第二の導電型の選択エッチング層107と第二の導電型のバッファ層108との界面近傍(±0.1μm程度)か、第二の導電型のバッファ層108の内部に位置させるようにすることができる。
つまり、第二の導電型の光吸収層106と第二の導電型の選択エッチング層107は、第二の導電型の光吸収層106の電界緩和量をΔEabとし、第二の導電型の選択エッチング層107の電界緩和量をΔE2seとしたとき、ΔEab+ΔE2se≦100kV/cmの関係を満たすようにすることができる。
電界緩和量は、不純物濃度N、層厚d、電荷素量e、真空の誘電率ε、比誘電率εとすると、
ΔE=N×d×e/(ε×ε
で表現できる。
この式から上記条件を満たす組み合わせは、第二の導電型の光吸収層106の層厚をdabとし、不純物濃度をNabとし、第二の導電型の選択エッチング層107の層厚をd2seとし、不純物濃度をN2seとしたとき、
(1)dab=0.5μm、Nab=1.0×1016cm−3、の場合:
2se=0.1μmのとき、N2se≦2×1016cm−3
2se=0.2μmのとき、N2se≦1×1016cm−3
(2)dab=1.0μm、Nab=5.0×1015cm−3、の場合:
2se=0.1μmのとき、N2se≦2×1016cm−3
2se=0.2μmのとき、N2se≦1×1016cm−3
(3)dab=1.5μm、Nab=4×1015cm−3、の場合:
2se=0.1μmのとき、N2se≦1.2×1016cm−3
2se=0.2μmのとき、N2se≦0.6×1016cm−3
の関係を満たすようにすることができる。
第二の導電型の選択エッチング層107の電界緩和量ΔE2seが同一の条件では、動作電圧を下げるために、第二の導電型の選択エッチング層107の厚みをd2seとしたとき、0.02μm≦d2seとすることができる。また、選択エッチングの機能を保持させるために、d2se≦0.2μmとすることもできる。
したがって、0.02μm≦d2se≦0.2μmとすれば、選択エッチングの機能を保持させつつ、動作電圧を下げることができ、電界変調の効果を得ることができる。
以下に、第1の実施形態の効果を詳細に述べる。
図1で示すように、本実施の形態の発明によれば、メサ型構造の半導体受光素子において、第二の導電型側電極110と、第二の導電型のコンタクト層109と、第二の導電型のバッファ層108とを含む第一メサを介して光を入射させ、平面視にて第一メサの外周縁の外側に位置する第二のメサに含まれる第二の導電型の光吸収層106で受光させることができる。または、基板101より光を入射させ、光吸収層106で受光することができる。この場合は第二の導電型電極110により反射した光も光吸収層106で受光できる。この素子に動作電圧となる適当な電圧を印加した場合に、第二の導電型の光吸収層106、及びその下部のアンドープ層(増倍層104)と第一の導電型の層(第一の導電型の選択エッチング層102、第一の導電型の電界緩和層103)領域に渡って、パッシベーション膜112界面を有する側壁部分の電界を低くすることができ、第一メサの直下部分と比較して、第二メサの側壁や第一のメサの側壁は、相対的に電界が下がり、電流が流れにくくなる。したがって、パッシベーション膜112界面に流れる電流も相対的に下がることとなり、パッシベーション膜112界面の劣化を抑えることができ、半導体受光素子の長期信頼性を確保することが可能となる。
図6で示した従来のメサ型半導体受光素子では、空乏層中の電界分布が一次元的な分布となるが、第1の実施形態の受光半導体素子では、空乏層の等電位面が変調を受ける。つまり、第二の導電型の光吸収層及び第一の電界緩和層、増倍層の領域に渡って、半導体素子/パッシベーション膜界面を有する側壁部分に比較して第二の導電型のバッファ層の外周(もしくは側壁)の直下部分の電界が高くなる。換言すると、第二の導電型層のうち、狭い第一メサの直下部分と比較して、広い第二メサかつ狭い第一メサの外側では相対的に電界が下がり、電流が流れにくくなるのである。したがって、増倍動作中の半導体素子/パッシベーション膜界面で発生する電流量を相対的に低減することができ、界面の劣化を抑えることができる。
また、光が入っていないときは、暗電流の発生は電界強度に影響を受けるが、光キャリアがない状態の暗電流の流れに関して、半導体素子/パッシベーション膜界面に対して内部の電界の方が高くなる。つまり、半導体素子/パッシベーション界面部分での電界は、受光面内で相対的に下がることとなる。したがって、ダークキャリアの発生率が層構造内部で高まり、相対的に暗電流の発生量を下げることが出来るため、光入射のない状態でも側壁での電流を低減した動作が可能であり、高い電圧での動作時にも暗電流の発生を抑えることができる。
第二の導電型のバッファ層の外周(もしくは側壁)の直下部分の内部電界は、等電位面の曲がりが最もきつくなり、局所的な電界上昇が発生する。そこで、第二の選択エッチング層の材料を第二の導電型の光吸収層に用いる材料に比較して十分バンドギャップ(Eg)が大きな材料にすることが有効である。例えば、第二の導電型の光吸収層にInGaAsを用いたとき、第二の導電型の選択エッチング層には、InAlGa(1−x−y)As(y≧0.25)を用いる。また、InGa(1−x)As(1−y)(y≦0.5))とする。これにより、第二の導電型のバッファ層の外周(もしくは側壁)の直下部分での暗電流増大を効果的に防ぐことができる。
第1の実施形態の半導体受光素子を用いることにより、メサ型素子構造の長期信頼性を向上させることが可能となり、高速・高感度・高信頼なメサ型半導体受光素子を低コストで作製することができる。これにより、例えば、ギガビットアクセス系のような、従来に比べて非常に高速なアクセスネットワークに対しても低コストな光受信機を提供できるようになり、光アクセスネットワークの普及を図ることが出来る。
実施例1の半導体受光素子の構成を表1及び図2に示す。
Figure 0005109981
実施例1の半導体受光素子は、以下のように作製される。
エピタキシャル結晶として、半導体基板上201から順に、n型選択エッチング層202、n型バッファ層203、増倍層204、p型電界緩和層205、p型光吸収層206、p型選択エッチング層207、p型バッファ層208、p型コンタクト層209、p型電極210を順に積層する。
まず、第一メサエッチングにて、p型選択エッチング層207より上部のp型バッファ層208、p型コンタクト層209を選択エッチングにて除去して円形の第一メサを形成する。ここで、第一メサの直径dが、d=10、20、30、50、100μmとなるようにそれぞれ作製する。
その後、第二メサエッチングにて、第一メサと同心円状でマスクを形成してエッチングし、pn接合を含む第二メサを形成する。このとき、第二メサの直径dが、d=d+2、5、10、20μmとなるようにそれぞれ作製する。メサの高さは、エピ層厚より高くする。この実施例の場合、2.6μm以上、エッチング深さの最深部とメサ最上部の高低差が3〜5μm程度を想定する。
メサ全体にパッシベーション膜212を形成する。パッシベーション膜212に電極用窓あけ後、p型電極210をメサ上部に形成し、n型電極211はメサ外周にてn型半導体層(若しくはn基板)とコンタクトさせ、メサ上部まで配線し、実装に備える。
このように形成した半導体素子は、p型光吸収層206及びp型電界緩和層205、増倍層204の領域に渡って半導体素子とパッシベーションとの膜界面を有する側壁部分に比較して選択エッチング層の側壁の直下部分の電界が高くなる。dを大きくした素子ほどこの効果は大きくなる。これにより、増倍動作中は半導体素子とパッシベーション膜との膜界面で発生する電流量が相対的に低減されて、信頼性向上効果を得る。
また、光キャリアがない状態の暗電流の流れに関して、半導体素子/パッシベーション膜界面起因のダークキャリアと比較して層構造内部で発生する暗電流が多くなり、光入射のない状態でも側壁電流が相対的に少ない動作が可能である。一方で、暗電流量は、d及びdに依存するため、dが大きいほど、また、同一のdではdが大きいほど暗電流が大きくなるため、これらの素子では感度が下がる傾向にある。したがって、素子の用途(アプリケーション)によりd、dを適当に決定することができる。
(第2の実施形態)
図3を用いて、本発明の第2の実施形態の構成について説明する。第2の実施形態の半導体受光素子は、半導体基板301上に、第一の導電型の選択エッチング層302と、第一の導電型のバッファ層303と、と、増倍層304(アンドープ層)と、第二の導電型の電界緩和層305と、第二の導電型の光吸収層306と、第二の導電型の選択エッチング層307と、第二の導電型のバッファ層308と、第二の導電型のコンタクト層309と、第二の導電型側電極310とを、順に積層した層構造を有する。
この半導体基板301上には、第二メサが形成され、第二メサ上に第一メサが形成されている。第一メサは、第二の導電型のバッファ層308と、第二の導電型のコンタクト層309と、第二の導電型側電極310とを含んでいる。また、第二メサは、第一の導電型の選択エッチング層302と、第一の導電型のバッファ層303と、増倍層304(アンドープ層)と、第二の導電型の電界緩和層305と、第二の導電型の光吸収層306と、第二の導電型の選択エッチング層307とを含んでいる。平面視において、第二メサの外周縁が第一メサの外周縁より外側に位置し、第一メサと第二メサの側面は、パッシベーション膜で覆われている。
第2の実施形態の半導体受光素子は、以下のように作製される。
まず、エピタキシャル結晶として、半導体基板301上に、半導体基板301から順に、第一の導電型の選択エッチング層302、第一のバッファ層303、増倍層304と、第二の導電型の電界緩和層305、第二の導電型の光吸収層306、第二の導電型の選択エッチング層307、第二の導電型のバッファ層308、第二の導電型のコンタクト層309を順に積層する。例えば、半導体基板301は、InP基板とすることができる。
つづいて、第一メサエッチングにて、第二の導電型の選択エッチング層307より上部の第二の導電型のバッファ層308、第二の導電型のコンタクト層309を選択エッチングにて除去し、円形に第一メサ(第二の導電型のバッファ層308、第二の導電型のコンタクト層309、第二の導電型側電極310)を形成する。
ここで、増倍層304、第二の導電型の電界緩和層305、第二の導電型の光吸収層306は、As系材料(例えば、InAlAs、InGaAs、InAlGaAsなど)で形成する。
このとき、第二の導電型の選択エッチング層307は、InP及びInGa(1−x)As(1−y)いずれかで形成することができる。具体的には、第二の導電型の選択エッチング層307には、P系材料もしくはPを含む材料(例えば、InP、InGaAsP)を用いる。このような材料を用いることにより、ウェットエッチングで選択比を取ることができるが、この場合、選択比は必ずしも大きくなくてもよい。この際、ウェットエッチング液として、酢酸・燐酸・過水などを用いて第一メサエッチングを行う。
その後、第一メサより直径の大きいメサ直径にてマスクを形成し、第二メサエッチングにて、エピ層全体をエッチングし、pn接合を含む第二メサ(第一の導電型の選択エッチング層302と、第一の導電型のバッファ層303と、増倍層304と、第二の導電型の電界緩和層305と、第二の導電型の光吸収層306と、第二の導電型の選択エッチング層307)を形成する。
ここで、第一メサの表面上に形成するマスクの厚みは、0.5μm以上とすることができる。マスクの厚みの上限は特に定めないが、1.0μm以下とするとより好ましい。
第二メサエッチングの後、第一の導電型の選択エッチング層302に対して選択エッチングを行い、横方向(面内方向)に狭めた構造としてもよい。この場合、組み合わせにもよるが、第二の導電型のエッチング層307も横方向(面内方向)に狭められた構造となる。
つづいて、第二メサエッチングの後、表面側より水素化処理を行い、水素パッシベーション313を形成する。水素化処理は、水素アニール、水素を含む原料によるプラズマ照射による。または、水素パッシベーションを与えるパッシベーション膜312を形成すれば、この水素化処理工程を省くことが可能である。水素化処理は、第一メサ上に厚膜のマスクを形成することにより、第一メサの水素化を防止できる。これにより、第一メサエッチングと第二メサエッチングの間に水素化処理を行っても同様の効果を得ることができる。
水素化処理による水素パッシベーション313を形成の際、及び水素パッシベーションを与えるパッシベーション膜312の形成の際に第一メサの上面にて水素パッシベーション効果が発生すると、第二の導電型側電極310とのコンタクト抵抗や第二の導電型のコンタクト層309の抵抗が上昇する恐れがある。そこで、水素処理による水素パッシベーション313の形成の際、または水素パッシベーションを与えるパッシベーション膜312形成工程の前に、第一メサ上部に水素パッシベーションを与えないパッシベーション膜314を形成する。これにより、第二の導電型のパッシベーション効果が最小になり、第二の導電型側電極310や第二の導電型のコンタクト層309における抵抗の上昇を避けることができる。
また、別の手法として、第二の導電型の選択エッチング層307は、InAlGa(1−x−y)Asで形成させ、かつ、y≧0.25とする。このように、第二の導電型の選択エッチング層307としてAlを多く含む層を用いることにより、第一メサエッチングの際に、水素パッシベーション効果のないマスクを使えるようになる。このとき、第二の導電型のバッファ層308、および第二の導電型のコンタクト層309には、Al組成が小さい(<25%)、または、Alを含まない層を用いる。そして、水素ガスを含むレシピのドライエッチング(例えば、CH:H:Cl系)のドライエッチングにより、第二の導電型の選択エッチング層307までエッチングを行う。
この方法では、第二の導電型の選択エッチング層307のAl組成を高めることにより、エッチングの選択比を高めることができる。
また、この方法を用いた場合には、装置構成(RIE、ICP−RIE等)やデポ条件(RF出力やガスのレシピ、エッチングレート、エッチング時間)や基板温度(25℃(室温)〜300℃)に依存して、エッチングガス起因の第二メサの上表面に対して水素パッシベーションを施すことが可能となる。
上記種々の方法により施されたパッシベーション膜を電極用窓あけした後、第一の導電側電極311はメサ周辺部等に形成し、その他研磨や反射防止膜(ARコート)形成工程、素子分離工程を経て、第2の実施形態の半導体受光素子を作製する。
第2の実施形態の半導体受光素子において、信頼性向上の効果を得るために、第二メサ内の電界が、第一メサ下部で高く、第一メサの周辺部で低くなるようにする。そこで、構造及び不純物濃度の関係を以下のようにすることができる。
第一のメサの直径をd(μm)、第二のメサの直径をd(μm)とすると、10≦d≦100のとき、0<d−d<d×5とすることができる。
第一の導電型のバッファ層303の電界緩和量ΔE1bは、少なくとも増倍電界の90%以上を緩和する値とする。電界緩和量ΔE1bは、第一の導電型のバッファ層303の層厚d1bと不純物濃度N1bの積から決まるので、例えば、d1b=0.1μm、N1b=1×1018cm−3の組み合わせにすれば、十分な電界緩和量を与えることができる。
第一の導電型の選択エッチング層302の不純物濃度N1seは、抵抗が十分低くなるようにする。例えば、第一の導電型の選択エッチング層302の不純物濃度N1seは、N1se>2×1017cm−3とすることができる。
また、第二の導電型の光吸収層306と第二の導電型の選択エッチング層307は、第二の導電型の光吸収層306の電界緩和量をΔEabとし、第二の導電型の選択エッチング層307の電界緩和量をΔE2seとしたとき、ΔEab+ΔE2se≦100kV/cmの関係を満たすようにすることができる。これを実現するためには、第二の導電型の光吸収層306の層厚dabと濃度Nabの積がある一定値より小さくなるようにする。
水素パッシベーションの効果は、処理方法にも依存するが、水素化処理を実施後、表面から内部にいくに従って指数関数的に効果が減少するように、若しくはある特定の深さにてピークを持ち、それより内部にいくに従って指数関数的に効果が減少するように現れる。第二メサの表面における水素濃度は、処理方法にも依存するが、1×1016cm−3以上5×1018cm−3以下とすることができる。また、第二の導電型の光吸収層306の表面における水素濃度を1×1016cm−3以上5×1018cm−3以下とするとより好ましい。この範囲において、水素パッシベーション効果を好適に得ることができる。この水素パッシベーションを適用した第二の導電型のドーピング領域では、水素パッシベーション効果の分だけ第二の導電型の不純物濃度が下がったように動作する。水素パッシベーションが表面で最大5×1017cm−3、深さ1μmで表面比1桁程度減衰するように傾斜的に影響を与えたとすると、この効果の分だけ不純物濃度を高くすることができる。したがって、第二メサ中の水素の分布濃度の最大値は、5×1017cm−3以上とすると好ましく、第二の導電型の光吸収層306の水素濃度の最大値が5×1017cm−3以上とするとより好ましい。
第二の導電型の光吸収層306の不純物濃度は、1×1016cm−3程度で作製することができるが、水素パッシベーションを施すと、光吸収層の第二メサの表面側では、以下の関係を満たすように、Nabを決定することができる。
(1)dab≦0.5μmでは、
第二の導電型の電界緩和層305側では、Nab≦7.0×1017cm−3
(2)0.5μm≦ dab≦1.0μmでは、
第二の導電型の電界緩和層305側では、Nab≦6×1016cm−3
(3)1.0μm≦ dab≦2.0μmでは、
表面側より1.0μm以上の領域が、Nab≦5.6×1017cm−3
以上のように、表面側から1.0μm以内の領域では、水素パッシベーション量と同等の濃度までNabを高めることができる。このとき、水素パッシベーション313の効果と同様に濃度傾斜構造をつけると、さらにNabを高くすることができる。
図3で示すように、このように形成した半導体受光素子では、第二の導電型の光吸収層306及び第二の導電型の電界緩和層305、増倍層304の領域に渡って半導体素子/水素パッシベーションを与えるパッシベーション膜312界面を有する側壁部分に比較して第二の導電型のバッファ層308の外周(もしくは側壁)の直下部分の電界が高くなる。電界分布の変調効果は水素化処理を行うことでより高まる。バイアスでみると、この効果は空乏層が第二の導電型の光吸収層306に伸びた状態(パンチスルー)より高いバイアスにおいて、この効果をはっきり見出すことができる。この効果により、光が入射している場合でもしていない場合でも増倍動作中は半導体/水素パッシベーションを与えるパッシベーション膜312界面で発生する電流量が第一メサ直下の電流と比較して相対的に低減され、半導体/パッシベーション界面の劣化を防ぎ、信頼性向上効果を得ることができる。
また、第2の導電型のバッファ層308の外周(もしくは側壁)の直下部分の内部電界は、等電位面が曲線を描くことから局所的な電界上昇が発生する。そこで、この部分での暗電流増大を防ぐため、第二の導電型の選択エッチング層307の材料を第二の導電型の光吸収層306に用いる材料(InGaAs)に比較して十分バンドギャップEgが大きな材料(InAlGa(1−x−y)As:(y>1)、InGa(1−x)As(1−y):y<1)にすることが有効である。
実施例2の半導体受光素子の構成を表2及び図4に示す。
実施例2の半導体受光素子は、水素パッシベーションを利用して電界制御を行い、内部電界を高めパッシベーション界面との電界を下げた構造を有する。
Figure 0005109981
実施例2の半導体受光素子は、以下のように作製される。
エピタキシャル結晶として、半導体基板401上から順に、n型選択エッチング層402、n型バッファ層403、増倍層404、p型電界緩和層405、p型光吸収層406、p型選択エッチング層407、p型バッファ層408、p型コンタクト層409を順に積層する。
つづいて、第一メサエッチングにて、p型選択エッチング層407より上部のp型バッファ層408、p型コンタクト層409、p型電極410を選択エッチングにて除去して円形の第一メサを形成する。ここで、第一メサの直径dが、d=10、20、30、50、100μmとなるようにそれぞれ作製する。
その後、第二メサエッチングにて、第一メサと同心円状の大きなメサ直径dのSiOなどの水素パッシベーションを与えないパッシベーション膜414をマスクとして形成してエッチングし、pn接合を含む第二メサを形成する。メサ高さは、エピ層厚より高いものとする。この実施例の場合、2.6μm以上、エッチング深さの最深部とメサ最上部の高低差が3〜5μm程度を想定する。
メサ表面から水素化処理して水素パッシベーション413を施した後、メサ全体に水素パッシベーションを与えるパッシベーション膜412を形成する。2層のパッシベーション膜に電極用窓あけ後、p型電極410をメサ上部に形成し、n型電極411はメサ外周にてn型半導体層(若しくはn基板)とコンタクトさせ、メサ上部まで配線し、実装に備える。
このように形成した半導体受光素子では、p型光吸収層406及びp型電界緩和層405、増倍層404の領域に渡って半導体素子/パッシベーション膜界面を有する側壁部分に比較して選択エッチング層の側壁の直下部分の電界が高くなる。dを大きくした素子ほどこの効果は大きくなる。これにより、増倍動作中は半導体素子/パッシベーション膜界面で発生する電流量が相対的に低減されて、信頼性向上効果を得る。
また、光キャリアがない状態の暗電流の流れに関して、半導体素子/パッシベーション膜界面起因のダークキャリアと比較して層構造内部で発生する暗電流が多くなり、光入射のない状態でも側壁電流が相対的に少ない動作が可能である。
一方で、暗電流量は、d及びdに依存する。dが大きいほど、また同一のdではdが大きいほど暗電流は大きくなり、また最大増倍率が下がる傾向にある。このため、素子の用途(アプリケーション)によりd、dを適当に決定することができる。
実施例3の半導体受光素子の構成を表3及び図5に示す。
実施例3の半導体受光素子は、水素パッシベーションを利用して電界制御を行い、内部電界を高めパッシベーション界面との電界を下げたPIN−PD構造を有する。
Figure 0005109981
実施例3の半導体受光素子は、以下のように作製される。
エピタキシャル結晶として、半導体基板501上から順に、n型選択エッチング層502、n型バッファ層503、n型走行層504、p型光吸収層506、p型選択エッチング層507、p型バッファ層508、p型コンタクト層509を順に積層する。
つづいて、第一メサエッチングにて、p型選択エッチング層507より上部のp型バッファ層508、p型コンタクト層509を選択エッチングにて除去して円形の第一メサを形成する。ここで、第一メサの直径dが、d=10、20、30、50、100μmとなるようにそれぞれ作製する。
その後、第二メサエッチングにて、第一メサと同心円状で大きなメサ直径d(d=d+2、5、10、20μm)のSiOなどの水素パッシベーションを与えないパッシベーション膜514をマスクとして形成してエッチングし、pn接合を含む第二メサを形成する。メサ高さは、エピ層厚より高いものとする。この実施例の場合、2.6μm以上、エッチング深さの最深部とメサ最上部の高低差が3〜5μm程度を想定する。
メサ表面から水素化処理をして水素パッシベーション513を施した後、メサ全体に水素化処理を与えるパッシベーション膜512を形成する。2層のパッシベーション膜に電極用窓あけ後、p型電極510をメサ上部に形成し、n型電極511はメサ外周にてn型半導体層(若しくはn型基板)とコンタクトさせ、メサ上部まで配線し、実装に備える。このように形成した半導体素子では、p型光吸収層506、n型走行層504の領域に渡って半導体/保護膜界面を有する側壁部分に比較して選択エッチング層の側壁の直下部分のほうが電界が高くなる。d2を大きくした素子ほどこの効果は大きくなる。これにより、増倍動作中は半導体素子/パッシベーション膜界面で発生する電流量が相対的に低減されて、信頼性向上効果を得る。また、光キャリアがない状態の暗電流の流れに関して、半導体素子/パッシベーション保護膜界面起因のダークキャリアと比較して層構造内部で発生する暗電流が多くなり、光入射のない状態でも側壁電流が相対的に少ない動作が可能である。一方で、暗電流量は、d1及びd2に依存する。d1が大きいほど、また、同一のdではdが大きいほど暗電流が大きくなるため、これらの素子では感度が下がる傾向にある。このため、半導体素子の用途(アプリケーション)により、d、dを適当に決定する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、実施例では、第二メサを形成した後、メサ表面から水素化処理をして水素パッシベーションを施す例を示したが、第二メサを形成する前に、水素化処理をしてもよい。第二メサを形成する前に水素化処理をした場合でも、本発明で意図する構造とほぼ同一であり、その効果も同様に得ることができる。
また、本実施形態の半導体受光素子は、アバランシェ・フォトダイオードとすることができる。従来のアバランシェ・フォトダイオードは長期信頼性を確保しつつ、作製を容易にすることができなかった。しかしながら、本発明によれば、長期信頼性を確保し、開発期間の短縮や、設計及び使用の変更等を迅速化し、コストを低減させることが可能なアバランシェ・フォトダイオードを提供することができる。
また、本実施形態の半導体受光素子は、pinフォトダイオードとすることができる。従来のpinフォトダイオードは長期信頼性を確保しつつ、作製を容易にすることができなかった。しかしながら、本発明によれば、長期信頼性を確保し、開発期間の短縮や、設計及び使用の変更等を迅速化し、コストを低減させることが可能なpinフォトダイオードを提供することができる
また、本発明は以下の構成を採用することもできる。
(1)半導体基板上に第一の導電型の層、アンドープ層、第二の導電型の光吸収層、第二の導電型の選択エッチング層、第二の導電型のバッファ層、の順に積層する構造で、PN接合全体がメサ状に形成されるメサ型半導体受光素子のうち、第二の導電型のバッファ層とその上部が第一メサ、選択エッチング層とその下部が第一メサより広い第二メサの二つの大きさのメサからなる半導体受光素子。
(2)(1)に記載の半導体受光素子のうち、InP基板上に形成された半導体受光素子。
(3)(2)に記載の半導体素子のうち、アバランシェ・フォトダイオードである半導体受光素子。
(4)(2)に記載の半導体受光素子のうち、第二の導電型のバッファ層濃度が2×10e17cm−3以上である半導体受光素子。
(5)(1)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層の厚みd2seが、0.02μm≦d2seである半導体受光素子。
(6)(1)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層の厚みd2seが、d2se≦0.2μmである半導体受光素子。
(7)(1)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層の厚みd2seが、0.02μm≦d2se≦0.2μmである半導体受光素子。
(8)(1)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層がInPもしくはInGa(1−x)As(1−y)で形成されている半導体受光素子。
(9)(8)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層のバンドギャップが、InGaAsに比較して十分多い(InGa(1−x)As(1−y)、y<0.5)素子。
(10)(8)に記載の半導体受光素子のうち、第二の導電型のバッファ層より上部がPを含まない半導体受光素子。
(11)(1)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層がInAlAsもしくはInGa(1−x)As(1−y)で形成されている半導体受光素子。
(12)(10)に記載の半導体受光素子のうち、第二の導電型の選択エッチング層のバンドギャップが、InGaAsに比較して十分多い(InGa(1−x)As(1−y),y<0.5または(InAlGa(1−x−y)As:(y>0.25)素子。
(13)(10)に記載の半導体受光素子のうち、第二の導電型のバッファ層より上部が、InPもしくはInGa(1−x)As(1−y)で形成される半導体受光素子。
(14)(1)に記載の半導体受光素子のうち、光吸収層の電界緩和量ΔEabと第二の選択エッチング層の電界緩和量ΔE2seの合計は、100kV/cm以下になる組み合わせである半導体受光素子。
(15)(1)に記載の半導体受光素子のうち、光吸収層の電界緩和量ΔEabと第二の選択エッチング層の電界緩和量ΔE2seの合計は、100kV/cm以下になる組み合わせ、光吸収層厚dab=0.5μm,濃度N2ab=1.0×10e16cm−3、の場合d2se=0.1μmでN2se≦2×1016cm−3を満たす半導体受光素子。
(16)(1)に記載の半導体受光素子のうち、光吸収層の電界緩和量ΔEabと第二の選択エッチング層の電界緩和量ΔE2seの合計は、100kV/cm以下になる組み合わせ、dab=1.0μm、濃度N2ab=5.0×1015cm−3、の場合にd2se=0.1μmでN2se≦2×1016cm−3を満たす半導体受光素子。
(17)(1)に記載の半導体受光素子のうち、光吸収層の電界緩和量ΔEabと第二の選択エッチング層の電界緩和量ΔE2seの合計は、100kV/cm以下になる組み合わせ、dab=1.5μm、濃度N2ab=4×1015cm−3、の場合d2se=0.1μmでN2se≦1.2×10e16cm−3を満たす半導体受光素子。
(18)(1)に記載の半導体素子について、第一メサより外周にある第二メサ部分の水素濃度が少なくとも1×1016cm−3程度以上含有する半導体受光素子。
(19)(1)に記載の半導体素子について、第一メサより外周にある第二メサ部分の水素濃度の分布が、その最大値において少なくとも5×1017cm−3程度以上含有する半導体受光素子。
(20)(1)に記載の半導体素子について、第二メサの水素化処理工程の際に0.5μm以上の厚みのマスクを第一メサ上に形成することを特徴とする半導体受光素子。

Claims (29)

  1. 半導体基板上に、第一の導電型の層と、第二の導電型の光吸収層と、第二の導電型の選択エッチング層と、第二の導電型のバッファ層と、第二の導電型のコンタクト層と、第二の導電型側電極と、を順に積層した層構造を有し、
    前記半導体基板上に、第二メサを形成させ、前記第二メサ上に第一メサを形成させた半導体受光素子であって、
    前記第一メサは、前記第二の導電型のバッファ層と、前記第二の導電型のコンタクト層と、前記第二の導電型側電極とを含み、
    前記第二メサは、平面視において前記第一メサの外周縁より外側に位置する外周縁を有し、前記第一の導電型の層と、記第二の導電型の光吸収層と、前記第二の導電型の選択エッチング層と、水素パッシベーション領域と、を含む第二メサ半導体積層構造を備え、
    少なくとも前記第二メサ半導体積層構造の側面がパッシベーション膜で覆われていることを特徴とする半導体受光素子。
  2. 請求項1に記載の半導体受光素子において、前記パッシベーション膜は、水素パッシベーションを与えるパッシベーション膜であることを特徴とする半導体受光素子。
  3. 請求項1または23に記載の半導体受光素子において、前記水素パッシベーション領域は、前記第二メサ半導体積層構造の表面から前記第二メサ半導体積層構造の内部に渡って形成されることを特徴とする半導体受光素子。
  4. 請求項1、23および24いずれかに記載の半導体受光素子において、前記水素パッシベーション領域は、前記第二メサ半導体積層構造の表面のうち、前記基板と平行で且つ前記第一メサで覆われていない表面から、前記第二メサ半導体積層構造の内部に渡って形成されていることを特徴とする半導体受光素子。
  5. 請求項1および23乃至25いずれかに記載の半導体受光素子において、前記水素パッシベーション領域は、前記第二メサ半導体積層構造の表面から、前記第二メサ半導体積層構造の表面から深さ約1μmの領域に渡って形成されることを特徴とする半導体受光素子。
  6. 請求項1および23乃至26いずれかに記載の半導体受光素子において、前記水素パッシベーション領域の水素濃度の値は、前記第二メサ半導体積層構造の表面から深さ方向に対して濃度勾配を有することを特徴とする半導体受光素子。
  7. 請求項1および23乃至27いずれかに記載の半導体受光素子において、前記水素パッシベーション領域の水素濃度は、前記第二メサ半導体積層構造の表面付近において1×1016cm−3以上5×1018cm−3以下であることを特徴とする半導体受光素子。
  8. 請求項1および23乃至28いずれかに記載の半導体受光素子において、前記水素パッシベーション領域の水素濃度の最大値は、5×1017cm−3以上であることを特徴とする半導体受光素子。
  9. 請求項1および23乃至29いずれかに記載の半導体受光素子において、前記水素パッシベーション領域は、少なくとも前記第二の導電型の光吸収層を含むことを特徴とする半導体受光素子。
  10. 請求項1および23乃至30いずれかに記載の半導体受光素子において、前記水素パッシベーション領域に含まれる前記第二の導電型の光吸収層の水素濃度は、1×1016cm−3以上5×1018cm−3以下であることを特徴とする半導体受光素子。
  11. 請求項1および23乃至31いずれかに記載の半導体受光素子において、前記水素パッシベーション領域に含まれる前記第二の導電型の光吸収層の水素濃度の最大値は、5×1017cm−3以上であることを特徴とする半導体受光素子。
  12. 請求項1および23乃至32いずれかに記載の半導体受光素子において、前記半導体基板は、InP基板であることを特徴とする半導体受光素子。
  13. 請求項1および23乃至33いずれかに記載の半導体受光素子は、pinフォトダイオードであることを特徴とする半導体受光素子。
  14. 請求項1および23乃至34いずれかに記載の半導体受光素子において、前記第二メサ半導体積層構造は、前記第一の導電型の層と前記第二の導電型の光吸収層との間に、アンドープ層を有することを特徴とする半導体受光素子。
  15. 請求項35に記載の半導体受光素子は、アバランシェ・フォトダイオードであることを特徴とする半導体受光素子。
  16. 請求項1および23乃至36いずれかに記載の半導体受光素子において、前記第二の導電型のバッファ層の不純物濃度は、2×1017cm−3以上であることを特徴とする半導体受光素子。
  17. 請求項1および23乃至37いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層の厚みをd2seとしたとき、0.02μm≦d2seであることを特徴とする半導体受光素子。
  18. 請求項1および23乃至37いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層の厚みをd2seとしたとき、d2se≦0.2μmであることを特徴とする半導体受光素子。
  19. 請求項1および23乃至37いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層の厚みをd2seとしたとき、0.02μm≦d2se≦0.2μmであることを特徴とする半導体受光素子。
  20. 請求項1および23乃至40いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層は、InP又はInGa(1−x)As(1−y)で形成されていることを特徴とする半導体受光素子。
  21. 請求項41に記載の半導体受光素子において、前記第一メサは、リンを含まないことを特徴とする半導体受光素子。
  22. 請求項1および23乃至40いずれかに記載された半導体受光素子において、前記第二の導電型の選択エッチング層は、InAlAs又はInAlGa(1−x)Asで形成されることを特徴とする半導体受光素子。
  23. 請求項43に記載の半導体受光素子において、前記第一メサは、InPまたはInGa(1−x)As(1−y)で形成されることを特徴とする半導体受光素子。
  24. 請求項1および23乃至42いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層は、InGa(1−x)As(1−y)で形成され、かつ、y≦0.5であることを特徴とする半導体受光素子
  25. 請求項1および23乃至42いずれかに記載の半導体受光素子において、前記第二の導電型の選択エッチング層は、InAlGa(1−x−y)Asで形成され、かつ、y≧0.25であることを特徴とする半導体受光素子。
  26. 請求項1および23乃至46いずれかに記載の半導体受光素子において、前記光吸収層と前記第二の導電型の選択エッチング層は、前記第二の導電型の光吸収層の電界緩和量をΔEabとし、前記第二の導電型の選択エッチング層の電界緩和量をΔE2seとしたとき、
    ΔEab+ΔE2se≦100kV/cm
    の関係を満たすことを特徴とする半導体受光素子。
  27. 請求項47に記載の半導体受光素子において、前記第二の導電型の光吸収層の層厚をdabとし、前記第二の導電型の光吸収層の不純物濃度をNabとしたとき、
    ab=0.5μm、
    ab=1.0×1016cm−3
    の関係を満たし、かつ、
    前記第二の導電型の選択エッチング層の層厚をd2seとし、前記第二の導電型の選択エッチング層の不純物濃度をN2seとしたとき、
    2se=0.1μm、
    2se≦2×1016cm−3
    の関係を満たすことを特徴とする半導体受光素子。
  28. 請求項47に記載の半導体受光素子において、
    前記第二の導電型の光吸収層の層厚をdabとし、前記第二の導電型の光吸収層の不純物濃度をNabとしたとき、
    ab=1.0μm、
    ab=5.0×1015cm−3
    の関係を満たし、かつ、
    前記第二の導電型の選択エッチング層の層厚をd2seとし、前記第二の導電型の選択エッチング層の不純物濃度をN2seとしたとき、
    2se=0.1μm、
    2se≦2×1016cm−3
    の関係を満たすことを特徴とする半導体受光素子。
  29. 請求項47に記載の半導体受光素子において、
    前記第二の導電型の光吸収層の層厚をdabとし、前記第二の導電型の光吸収層の不純物濃度をNabとしたとき、
    ab=1.5μm、
    ab=4×1015cm−3
    の関係を満たし、かつ、
    前記第二の導電型の選択エッチング層の層厚をd2seとし、前記第二の導電型の選択エッチング層の不純物濃度をN2seとしたとき、
    2se=0.1μm、
    2se≦1.2×1016cm−3
    の関係を満たすことを特徴とする半導体受光素子。
JP2008554999A 2007-01-22 2008-01-18 半導体受光素子 Expired - Fee Related JP5109981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008554999A JP5109981B2 (ja) 2007-01-22 2008-01-18 半導体受光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007011935 2007-01-22
JP2007011935 2007-01-22
PCT/JP2008/000045 WO2008090733A1 (ja) 2007-01-22 2008-01-18 半導体受光素子
JP2008554999A JP5109981B2 (ja) 2007-01-22 2008-01-18 半導体受光素子

Publications (2)

Publication Number Publication Date
JPWO2008090733A1 JPWO2008090733A1 (ja) 2010-05-20
JP5109981B2 true JP5109981B2 (ja) 2012-12-26

Family

ID=39644308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008554999A Expired - Fee Related JP5109981B2 (ja) 2007-01-22 2008-01-18 半導体受光素子

Country Status (3)

Country Link
US (1) US8039918B2 (ja)
JP (1) JP5109981B2 (ja)
WO (1) WO2008090733A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8983829B2 (en) * 2010-04-12 2015-03-17 Smule, Inc. Coordinating and mixing vocals captured from geographically distributed performers
JP5642593B2 (ja) * 2010-05-18 2014-12-17 日本オクラロ株式会社 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
US8330171B2 (en) * 2010-07-23 2012-12-11 Intel Corporation High speed, wide optical bandwidth, and high efficiency resonant cavity enhanced photo-detector
US9000783B2 (en) * 2010-08-02 2015-04-07 Wafertech, Llc Solid state sensor for metal ion detection and trapping in solution
JPWO2012132758A1 (ja) * 2011-03-28 2014-07-28 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
GB2504977B (en) 2012-08-16 2017-10-04 Airbus Defence & Space Gmbh Laser power converter
US9209216B2 (en) 2013-08-07 2015-12-08 Globalfoundries Inc Passivation of back-illuminated image sensor
RU2641620C1 (ru) * 2016-09-20 2018-01-18 Общество с ограниченной ответственностью "ДЕтектор Фотонный Аналоговый" Лавинный фотодетектор
CN109309141A (zh) * 2018-09-28 2019-02-05 苏州大学 InGaAs-InP基异质结光电晶体管
CN109216495B (zh) 2018-10-24 2023-12-29 芯思杰技术(深圳)股份有限公司 雪崩光电探测器、制作方法以及激光雷达系统
RU2732694C1 (ru) * 2019-03-12 2020-09-21 Общество С Ограниченной Ответственностью "Детектор Фотонный Аналоговый" (Ооо "Дефан") Лавинный фотодетектор (варианты) и способ его изготовления (варианты)
US11056604B1 (en) * 2020-02-18 2021-07-06 National Central University Photodiode of avalanche breakdown having mixed composite charge layer
TWI768831B (zh) 2021-04-16 2022-06-21 聯亞光電工業股份有限公司 非擴散型光電二極體
CN114220877A (zh) * 2021-11-27 2022-03-22 苏州大学 基于近红外光电探测器与oled的上转换器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314813A (ja) * 1993-03-04 1994-11-08 Sumitomo Electric Ind Ltd pin型受光素子、その製造方法及び光電子集積回路
JP2001177143A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体受光装置および製造方法
JP2001196623A (ja) * 2000-01-14 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、実装体の製造方法、および実装体
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065418A2 (en) * 2002-02-01 2003-08-07 Picometrix, Inc. Planar avalanche photodiode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314813A (ja) * 1993-03-04 1994-11-08 Sumitomo Electric Ind Ltd pin型受光素子、その製造方法及び光電子集積回路
JP2001177143A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体受光装置および製造方法
JP2001196623A (ja) * 2000-01-14 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、実装体の製造方法、および実装体
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード

Also Published As

Publication number Publication date
US8039918B2 (en) 2011-10-18
JPWO2008090733A1 (ja) 2010-05-20
US20100019275A1 (en) 2010-01-28
WO2008090733A1 (ja) 2008-07-31

Similar Documents

Publication Publication Date Title
JP5109981B2 (ja) 半導体受光素子
JP4440615B2 (ja) 苛酷な環境で使用するためのアバランシェ・フォトダイオード
JP4220688B2 (ja) アバランシェホトダイオード
JP4609430B2 (ja) アバランシェフォトダイオード
WO2006123410A1 (ja) アバランシェフォトダイオード
KR100617724B1 (ko) 애벌랜치 포토다이오드의 제작 방법
CN109075219B (zh) 光波导集成光接收元件及其制造方法
JP2006040919A (ja) アバランシェフォトダイオード
JP6542732B2 (ja) 受光素子の評価方法および評価用素子
US20110303949A1 (en) Semiconductor light-receiving element
US8710546B2 (en) Avalanche photodiodes having accurate and reproductible amplification layer
JP4861388B2 (ja) アバランシェホトダイオード
WO2005078809A1 (ja) 半導体受光素子
JP2000323746A (ja) アバランシェフォトダイオードとその製造方法
CN116601779A (zh) 雪崩光电二极管
JP4985298B2 (ja) アバランシェフォトダイオード
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
JP6705762B2 (ja) アバランシェフォトダイオード
WO2022099747A1 (zh) 一种850nm波段高响应度探测器
KR101066604B1 (ko) 아발란치 포토 다이오드의 제조 방법
JPH11330536A (ja) 半導体受光素子
KR101080882B1 (ko) 애벌란치 포토 다이오드 및 그의 제조방법
CN111312835A (zh) 单电子传输雪崩光电二极管结构及制作方法
JPH05102517A (ja) アバランシエフオトダイオードとその製造方法
KR102284627B1 (ko) 수광반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees