JP2001177143A - 半導体受光装置および製造方法 - Google Patents

半導体受光装置および製造方法

Info

Publication number
JP2001177143A
JP2001177143A JP35850999A JP35850999A JP2001177143A JP 2001177143 A JP2001177143 A JP 2001177143A JP 35850999 A JP35850999 A JP 35850999A JP 35850999 A JP35850999 A JP 35850999A JP 2001177143 A JP2001177143 A JP 2001177143A
Authority
JP
Japan
Prior art keywords
mesa
layer
junction
electric field
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35850999A
Other languages
English (en)
Other versions
JP4095746B2 (ja
Inventor
Kazuhiro Ito
和弘 伊藤
Shigehisa Tanaka
滋久 田中
Yasunobu Matsuoka
康信 松岡
Tsunao Ono
綱男 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP35850999A priority Critical patent/JP4095746B2/ja
Publication of JP2001177143A publication Critical patent/JP2001177143A/ja
Application granted granted Critical
Publication of JP4095746B2 publication Critical patent/JP4095746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】主たる課題は、化合物半導体を用いた半導体受
光装置のうち、従来製造が困難であった低暗電流で高信
頼性のメサ型構造の半導体受光装置の提供。 【解決手段】主たる構成は、結晶の少なくとも一部にp
n接合を含まない第一のメサと該第一のメサより面積が
大きく、且つ、pn接合を含む第二のメサから成り、少
なくとも上記第一のメサの側面と第一のメサの外周面の
少なくとも一部に少なくとも一種の半導体層が形成され
ている

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化合物半導体を用
いて、暗電流が低く、高信頼性、等を有する半導体受光
装置に関する。
【0002】
【従来の技術】光通信等で使用する半導体受光装置は安
価で高信頼性、低暗電流が不可欠である。半導体受光装
置はプレーナ型とメサ型に大別できる。メサ型は製造工
程は簡単であるが信頼性が低く、暗電流が高い欠点があ
った。この理由は、メサ側面に現れるpn接合が電界強
度の高い状態である上に、元来、接合の周辺部(エッジ)
には電界が集中しやすいこと、露出面に形成された準位
や欠陥によってミクロな電流パスができやすいことによ
る。
【0003】他方、プレーナ型は、接合の高電界強度領
域が結晶内部に形成され、表面に現れる部分は低電界強
度となる様に工夫されているため、高信頼性、低暗電流
の点で優れている。しかし、製造工程は複雑であり、装
置によっては適用できない欠点があった。
【0004】メサ型半導体受光装置における上記欠点を
軽減する方法として、例えば、特開平5−16662号
があり、その趣旨を図3で説明する。基板30にpn接合
を含む多層(層31〜37)の結晶にメサ形成した後、メサの
側面38および外周面39に高抵抗半導体の埋め込み層40を
成長する。メサ側面38に露出したpn接合(後述する様
に、本図では層33と34の境界)の周辺部は埋め込み層40
で覆われるため、埋め込み層40が無い場合に比べて表面
順位や表面欠陥が減少し、暗電流の減少や信頼性が向上
する。しかし、上記構造では接合周辺の電界強度が高い
ままのため、実用に供するに十分な低暗電流、高信頼性
を得ることができなかった。
【0005】特にアバランシェホトダイオード(APD)の
様に高電界強度の装置では、接合周辺部での降伏(エッ
ジ降伏)が起き、増倍率が低い、均一性が悪い等の欠点
も生じる。
【0006】成長層にAlを含む結晶系を用いる装置で
は、除去が極めて困難なAl酸化膜が形成され、埋め込み
層は多結晶となる。接合に近接する多結晶層は電流のリ
ークパスとして作用するため、埋め込み層を用いるとか
えって暗電流の増加や、信頼性が悪くなる欠点があっ
た。
【0007】
【発明が解決しようとする課題】本発明の目的は、従来
困難であった低暗電流で高信頼性のメサ型構造の半導体
受光装置およびその製造方法を提供することにある。
【0008】
【課題を解決するための手段】上記を達成するため、本
発明においてはpn接合を含まない高さに形成した第一
のメサと、上記第一のメサの下側に位置して面積が大き
く、pn接合を含む第二のメサから成る少なくとも二段
の構造とし、少なくとも第一のメサの側面と外周面の少
なくとも一部を適当な半導体で埋め込む(以下、左記半
導体層を埋め込み層と称する)構造とする。適当な印加
電圧において第一のメサ直下のpn接合の電界強度をE
c、第一メサの外周部直下のpn接合の電界強度をEoと
する時、埋め込み層の第一メサの外周面上の厚さとキャ
リア濃度は、EcよりEoが低くなる様に選ばれる。すなわ
ち、空乏層幅に含まれる層のキャリア濃度をN、厚さをL
とする時、メサ外周部の空乏層内の各層に付いてのL/N
の和が、メサ中央部の空乏層内の各層に付いてのL/Nの
和よりも大きくなる様にする。
【0009】上記原理を本発明の一構造例を示す図2で
説明する。結晶層はpn接合を含む多層である。この例
では基板10上に層11から層17の多層を形成したものであ
り、10はInP基板(n型、1E19cm−3)、11はInAlAsのバッ
ファ層(n型、1E18cm−3、0.5μm)、12はInAlAs/InGaA
s超格子の増倍層(n型、1E14cm−3、0.3μm)、13はInAl
Asの電界調整層(p型、5E17cm−3、0.04μm)、14はInGa
Asの障壁緩和層(p型、5E17cm−3、0.01μm)、15はInGa
Asの光吸収層(p型、1E15cm−3、0.9μm)、16はInGaAsの
キャップ層(p型、1E18cm−3、1μm)、17はInGaAsのコン
タクト層(p型、5E18cm−3、0.1μm)である。上記結晶表
面より、pn接合(層12と層13の界面)に至らない深さの
第一のメサ19を形成する。第一メサ19の形状は目的によ
って、円、楕円、矩形、ストライプ、分岐状など自由で
あるが、ここでは円形である。
【0010】図において、20、21は第一メサ19の側面お
よび外周面であり、外周面21は層15に形成されている。
22は埋め込み層であり、第一メサ19の側面20、外周面21
に形成される。埋め込み層22のキャリア濃度は層15と同
程度以下が望ましく、本例ではp型の1E14cm−3、厚さは
第一メサの外周面21において層15より高い位置を持つこ
とが望ましく、本例では層17に達する値を持つ。
【0011】第二メサは、第一メサの外側に適当な幅の
埋め込み層22を残し、pn接合に達する深さに形成す
る。図において、24と25は第二メサの側面と外周面であ
る。
【0012】第二メサの形状は目的によって、円、楕
円、矩形、ストライプ、分岐状等、自由であるが、第一
メサを包含する大きさを持つ。図の例は、第二メサは円
形であり、第一メサと同心円である。pn接合(図では
層12、13の境界)は第二メサの側面24に現れる。第二メ
サの外周面25はpn接合より深い位置にあれば良く、図
の例は基板10に達する。また、第二メサの側面24、埋め
込み層22の表面に適当な保護膜26を被着し、層17の表面
に電極28、第二メサの底面25に電極28、基板10の裏側に
は反射防止膜29を設けてあるが、保護膜と反射防止膜の
有無と種類等、電極の種類と位置等は必要によって自由
である。
【0013】電極27、28から逆方向電圧を印加するとpn
接合から空乏層が広がるが、空乏層幅は第一メサ内とそ
の直下の両領域(以下、メサ中央領域と称す)に比較し
て、埋め込み層22のある第一メサ外周の埋め込み層22と
その直下の両領域(以下、メサ外周領域と称す)の方が広
い。すなわち、メサ中央領域の空乏層幅は層12、13、1
4、15の合計の厚さ(図において記号L1)である。他方、
メサ外周領域では層12、13、14に加えて、第一メサ19の
形成における層15の残留部、埋め込み層22が空乏層(図
においてL2)となる。前記した様に結晶層のキャリア濃
度をN、厚さをLとする時、空乏層となる各層のL/Nの和
は、本例の場合、メサ中央領域は3.9E−19cm−4、メサ
外周領域は1.85E−18cm−4であり、後者が大きい。この
結果、両者の電界強度分布は、以下に説明する違いが生
じる。
【0014】図4は降伏電圧における電界強度分布を示
す。電界強度はpn接合で最大となり、pn接合から離
れるに従って低下するが、低下の度合い(傾き)はキャリ
ア濃度が高いほど大きい。印加電圧は電界強度と厚さの
積分(図において面積)で与えられる。メサ中央領域およ
びメサ外周領域への印加電圧は同じであるから、空乏層
幅が大きいメサ外周領域のpn接合の電界強度はメサ中
央領域のpn接合の電界強度より低くなる。降伏はpn
接合の電界強度の高いメサ中央領域で起き、メサ外周領
域では降伏しない、いわゆるガードリング作用を現す。
【0015】半導体受光装置の暗電流は電界強度に対し
て指数的に増加する。特にpn接合の周辺部を流れる暗
電流はミクロな集中が起きやすく、寿命劣化を招きやす
いが、本構造では接合の周辺の電界強度を低くできるた
め、暗電流を低くし、信頼性を高められる。アバランシ
ェホトでは、エッジ降伏を防止でき、大きく均一な増倍
特性が得られる利点がある。
【0016】本例の埋め込み層の厚さは第一メサの深さ
と同じであり、キャリア濃度は他より低い場合を例とし
ているが、先に延べた条件を満足できれば、厚さとキャ
リア濃度は自由である事は言うまでも無い。なお、メサ
は2段に限らず、より多段にしても良い。また、埋め込
み層は組成やキャリア濃度の異なる多層であっても良
い。さらに、メサが多段の場合、埋め込み層は他の段の
メサ側面と外周面に形成しても良い。
【0017】本発明の他の利点を以下に説明する。上記
例の様に、結晶がAlを含む場合、Alは容易に酸化され、
しかも、実用的に除去する事が不可能である。このた
め、Alを含む結晶層上に成長した埋め込み層は多結晶に
なる。電界強度が高いpn接合とその周辺にAlを含む層
がある場合、多結晶層を介する著しい暗電流の増加や寿
命劣化の原因となる。光通信用で使用する受光装置では
光吸収層はAlを含まないInGaAsが使われ、かつ、接合か
ら離れている場合が多い。本発明の方法では、第一メサ
の外周面をInGaAs層に形成すれば、同部分の埋め込み層
の結晶性は失われない。InGaAs層以外のAl含有層では埋
め込み層は多結晶化するがpn接合から離れているため
電界強度は低く、暗電流の増加や信頼性の低下は起きな
い。従って、本発明はAlを含む結晶で成る装置を製造す
ることができるため、極めて有効である。
【0018】
【発明の実施の形態】(実施例1)アバランシェホトダ
イオード(APD)を作成した。これを図1、2で説明す
る。
【0019】図1(a)は使用した多層結晶の断面図であ
り、10はInP基板(n型、1×E19cm−3)、11はInAlAsのバ
ッファ層(n型、1E18cm−3、0.5μm)、12はInAlAs/InG
aAs超格子の増倍層(n型、1E14cm−3、0.3μm)、13はIn
AlAsの電界調整層(p型、5E17cm−3、0.04μm)、14はIn
GaAsの障壁緩和層(p型、5E17cm−3、0.01μm)、15はIn
GaAsの光吸収層(p型、1E15cm−3、0.9μm)、16はInAlA
sのキャップ層(p型、1E18cm−3、1μm)、17はInGaAsの
コンタクト層(p型、5E18cm−3、0.1μm)である。層11
から17はMBE(分子線エピタキシ)法で成長した。層17の
表面に直径35μmのSiO2マスク18を形成した。
【0020】上記をBr系溶液にて光吸収層15の厚さが0.
5μmになるまでエッチング後、マスク18を除去、図(b)
の状態とした。ここで19は第一メサであり、20は側面、
21は外周面である。側面20は約80度の角度を持つ斜面を
成し、外周面21は層15のエッチング面が現れている。
【0021】次に、上記にInAlAs(p型、1×E14cm−3、
1.5μm)を埋め込み層としてMBE法で成長し、図(c)の様
にした。ここで、22は埋め込み層であり、メサ外周面2
1、側面20、上面を覆い、厚さはメサの外周面21で1.5μ
m成長した。次に、図(d)の様に、メサ上面部に成長した
埋め込み層の部分をメカニカルケミカル研磨法で除去し
てコンタクト層19を露出、マスク23を形成した。マスク
23はSiO2であり、直径は45μm、位置は図(a)のマスク18
と同心である。
【0022】上記をBr系溶液にて基板10に至るまでメサ
エッチングし、マスク23を除去して図(e)の様にした。
図中、24は形成された第二メサの側面であり、25は外周
面である。側面24にはpn接合(層12、13の境界)が現わ
れている。次に図2に示す様に、コンタクト層17から第
二メサの外周面25に掛けて保護膜(SiN/SiO2、厚さ0.1
μm/0.3μm)26を被着した。また、コンタクト層17およ
び第二メサの外周面(基板の露出面)25に被着した保護膜
26を部分的に除去し、電極(TiPtAu、厚さ1.5μm)27と28
を形成、基板裏面(メサを形成した反対側の面)には反射
防止膜(SiN、厚さ0.12μm)29を被着してチップとした。
次に、電極27、28を配線基板(図には省略)の各対応する
電極にAuSnはんだでボンディングした。
【0023】配線基板の電極を通し、チップに逆バイア
スを印加したところ、降伏電圧(Vb)は24V、0.9Vbにおけ
る暗電流は50nAであった。高温逆バイアス通電試験(200
℃、100μA一定)では、1000時間後の電圧変動は1V以
下、室温における降伏電圧、暗電流も試験前と変化が無
く、良好であった。また、光信号の増倍率は最大50であ
り、メサ中央領域で均一であった。
【0024】比較のため、従来の構造のAPDと比較し
た。図3において、30はInP基板、31はInAlAsのバッフ
ァ層、32は超格子の増倍層、33はInAlAsの電界調整層、
34はInGaAsの障壁緩和層、35はInGaAsの光吸収層、36は
InGaAsのキャップ層、37はInGaAsのコンタクト層であ
る。層30〜37の各厚さ、キャリア濃度等は前記の層10〜
17と全く同じであり、省略する。
【0025】作成方法は上記結晶の層37の表面に直径45
μmのSiO2マスク(前記、第二メサ形成時のマスクと同
じ)を形成し、Br系溶液にて基板30に至るまでエッチン
グ、次にマスクを除去した後、InAlAsの埋め込み層(n
型、1E14cm−3、1.5μm)39を成長した。メサ上面に成長
した埋め込み層を除去、また、前記マスクと同心円の直
径60μmのマスクを形成し、埋め込み層をエッチングし
て基板30を露出させた。電極(TiPtAu、厚さ1.5μm)41お
よび42をコンタクト層37と基板30の露出面に形成した。
また、基板30の裏面には反射防止膜(SiN、厚さ0.12μm)
43を被着した。電極41、42を配線基板(図には省略)の各
対応する電極とAuSnはんだでボンディング゛した。配線
基板の電極から逆バイアスを印加したところ、降伏電圧
(Vb)は22V、0.9Vbにおける暗電流は500nAであった。高
温逆バイアス通電試験(200℃、100μA一定)では、50時
間において電圧は5V低下し、劣化した。最大増倍率は20
であり、接合周辺で高く、中央で低くなる分布であっ
た。上記分布は、電界が接合周辺(エッジ)に集中し、エ
ッジ降伏(接合周辺での降伏)であることを示している。
降伏電圧が本発明の装置より低いのはエッジ降伏によ
る。
【0026】本発明が従来の方法に比べて暗電流、信頼
性が良好である理由は以下の通りである。本発明の装置
の降伏電圧における空乏層の幅は、図2に示す様に、メ
サ中央領域では0.95μm(L1:層13〜15の合計)であるのに
対し、メサ外周領域では2.0μm(L2:層13、14、15の半分
と層22の合計)である。図4は本発明の装置の降伏電圧2
4Vにおける電界強度の分布である。空乏層幅の違いによ
り、メサ中央領域とメサ周辺領域の電界強度分布は異な
る。印加電圧は電界強度と厚さの積であるため、メサ外
周領域では埋め込み層22による空乏層幅の増加によっ
て、全体的に電界強度が低下する。例えば、pn接合の
電界強度はメサ中央領域において673kV/cmであるが、
メサ外周領域は624kV/cmと低くなっており、pn接合
周囲でのエッジ降伏を防止するガードリング効果が現れ
ている。これに対し、図3の従来装置では、埋め込み層
40でメサを覆っているが、pn接合周辺部の電界強度を
低下させる効果は無く、pn接合周辺部の電界強度は中
央部と同値(本発明の装置のメサ中央領域とほぼ同じ)で
あり、エッジ降伏となる。
【0027】また、本実施例はAlを含む層11、12、13、
16、および、層31、32、33、36があるため、埋め込み層
22、40の上記の部分は多結晶となる。したがって、従来
の方法はpn接合を成す層32、33が多結晶で覆われてお
り、接合特性が悪くなって暗電流増大の原因ともなって
いる。他方、本発明の構造では、pn接合周辺には多結
晶は存在しない。層16では多結晶となるが、電界強度の
低い部位であり、暗電流が低く保持されている。
【0028】(実施例2)図6に断面で示すアバランシ
ェホトダイオード(APD)を作成した。本構造の作成手順
を図5で説明する。有機金属気相成長法で図(a)に示す
結晶を成長した。
【0029】ここで、50はInPの基板(半絶縁性)、51はI
nPのバッファ層(p型、1E18cm−3、3μm)、52はInPの増
倍層(n型、1E17cm−3、0.3μm)、53はInGaAsPの障壁緩
和層(n型、1E17cm−3、0.1μm)、54はInGaAsの光吸収
層(n型、1E15cm−3、1.2μm)、55はInPの層キャップ層
(n型、1E18cm−3、0.5μm)、56はInGaAsPのコンタクト
層(n型、1E18cm−3、0.5μm)である。層56の表面にSiO
2の第一マスク(直径35μm)57を形成した。次に、Br系溶
液で層52の厚さが0.2μmになるまでエッチングして第一
メサを形成後、マスク57を除去、図(b)の状態とした。
ここで58は第一メサ、59は同メサの側面、60は同メサの
外周面である。次に、図(c)の様に、上記にInAlAsの埋
め込み層61(n型、1E14cm−3、2.4μm)をMBE法で成長
し、第一メサ58の上面(層56の表面)、側面59、外周面60
を覆った。次に、メサの上面に成長したInAlAs層をメカ
ニカルケミカル研磨法でコンタクト層56が露出するまで
除去、平坦化し、図(d)の様に、SiO2の第二マスク62を
形成した。マスク62は直径45μm、第一マスク57と同心
の位置にある。上記をBr系溶液で層51が露出するまでエ
ッチングし、マスク62を除去して図(e)とした。ここ
で、63は形成された第二メサの側面であり、pn接合(I
nP層51と層52の境界)が露出している。第二メサの中央
にはInAlAs層61で埋め込まれた第一メサ58がある。64は
第二メサの外周面である。
【0030】次に図6に示す様に、コンタクト層56から
第二メサ側面63、第二メサ外周面64に掛けて保護膜(SiN
/SiO2、厚さ0.1μm/0.3μm)65を被着した。また、第
一メサ58の上面のコンタクト層56の表面および層51の露
出面の保護膜を部分的に除去し、電極(TiPtAu、厚さ1.5
μm)66と67を形成した。基板50の裏面に反射防止膜(Si
N、厚さ0.12μm)68を被着した。電極66と67を配線基板
(図には省略)の対応する電極とAuSnはんだでボンディン
グした。本APDの降伏電圧(Vb)は28V、0.9Vbにおける暗
電流は5nA、最大増倍率は50、メサ中央領域で均一であ
った。高温逆バイアス通電試験(200℃、100μA一定)で
は1000時間において電圧変動は観察されず、試験後の室
温の降伏電圧、暗電流とも試験前と変化が無かった。
【0031】比較のため、図6(a)と同じ結晶を用い
て、図7に示す従来方法のAPDを作成した。図7は作成
したAPDの断面図であり、70は基板、71はバッファ層、7
2は増倍層、73は障壁緩和層、74は光吸収層、75はキャ
ップ層、76はコンタクト層である。
【0032】各々の仕様は図6における層50〜56と同じ
であり省略する。本構造の作成の概略は、まず、上記の
結晶に図5(a)の第一マスク(直径35μmのSiO2)を用い
て、層71が露出する一段のメサを形成した。図におい
て、77はメサ側面、78はメサ外周面(層71の露出面)であ
る。pn接合は層71と72の境界面である。次に、InAlAs
層(n型、1E14cm−3)80でメサ全体を埋め込み、メサ上
面に被着した部分を除去、平坦化(層76を露出)した。次
に、図5(d)の第二マスク(直径45μmのSiO2)を用いて層
71が露出するまでエッチングした。79は上記エッチング
による層71の露出面である。81は埋め込み層80のエッチ
ングによる露出面である。
【0033】次に、コンタクト層76の表面〜層71の露出
面79に掛けて保護膜(SiN/SiO2、厚さ0.1μm/0.3μm)8
2を被着した。コンタクト層76およびバッファ層71の露
出面79に被着した保護膜82の一部を除去し、各々に電極
(TiPtAu、厚さ1.5μm)83と84を形成した。基板70の裏面
に反射防止膜(SiN、厚さ0.12μm)85を被着しチップとし
た。次に、チップの電極を配線基板(図には省略)の対応
する電極とをAuSnはんだでボンディングした。本APDの
降伏電圧(Vb)は25V、0.9Vbでの暗電流は100nAであっ
た。増倍率とその面内分布を測定したところ、最大増倍
率はpn接合周辺で10、中央部で増倍率は5と小さく
なる典型的なエッジ降伏による分布を示した。
【0034】降伏電圧が本発明の構造に比べて低いのは
エッジ降伏による。高温逆バイアス通電試験(200℃、10
0μA一定)では、50時間において電圧が5V低下し、劣化
した。
【0035】上記結果より、本発明によれば暗電流が低
く、信頼性、増倍率など、良好な特性が得られることが
わかる。この理由を以下に説明する。図8は本発明の装
置の電界強度分布(降伏電圧28Vにおける)であるが、メ
サ中央領域のpn接合の電界強度が670kV/cmであるの
に対し、メサ外周領域のpn接合の電界強度は387kV/c
mと低くなっている。これはメサ外周領域はキャリア濃
度の高い層53、52を除去または薄くし、低キャリア濃度
の埋め込み層61を形成した事によるガードリング効果で
ある。他方、従来構造の装置は、高抵抗層によってpn
接合を覆われているがpn接合の周辺部の電界強度を低
下させる効果が無く、高い電界強度が周辺部にかかって
しまい、エッジ降伏が生じて暗電流や信頼性、増倍率が
悪くなる。
【0036】(実施例3)図9(断面斜視図)に示す構造
の受光装置を作成した。図において、90は基板(p型、I
nP、1E19cm−3)、91はバッファ層(p型、InP、1E18cm−
3、1μm)、92はpコア層(p型、InGaAsP、1E17cm−3、1
μm)、93は光吸収層(n型、InGaAs、1E15cm−3、1.2μ
m)、94はnコア層(n型、InGaAsP、1E17cm−3、1μm)、
95はコンタクト層(n型、InGaAsP、5E18cm−3、0.5μm)
である。pn接合はpコア層92と光吸収層93の境界であ
る。図において、96は第一メサ、97は第一メサ96の側面
(傾斜角80度)、98は第一メサの外周面である。第一メサ
はコンタクト層95の表面にSiO2製のマスク(幅50μm)を
形成し、光吸収層93を厚さ0.2μm残してエッチングする
ことで形成した。99は埋め込み層(n型、InAlAs、5E14c
m−3、2.5μm)であり、第一メサの側面97、外周面98に
成長したものである。コンタクト層95、埋め込み層99の
表面にSiO2製マスク(幅60μm)を形成(前記第一メサ作成
時のマスクの中心軸と同位置)し、基板90が露出するま
でエッチング、第二メサを形成した。
【0037】図において、100は第二メサの上面、101は
第二メサの側面(傾斜角80度)、102は第二メサの底面(基
板90のエッチングによる露出面)である。103は保護膜(S
iN/SiO2、厚さ0.1μm/0.3μm)であり、第二メサの上
面100、側面101、外周面102にかけて被着してある。104
は電極(TiPtAu、厚さ1.5μm、幅25μm)であり、コンタ
クト層95の上面に被着した保護膜を部分的に除去して形
成したものである。105は電極(TiPtAu、厚さ1.5μm)で
あり、基板90の裏面に形成した。後、メサの長さ方向と
直角に、300μm間隔でヘキカイし、その断面に保護膜を
兼ねる反射防止膜としてSiN膜を被着(図では省略)、チ
ップを完成した。配線基板(図では省略)に電極105をAuS
nはんだで固定した後、電極104と配線基板をAu線で結線
した。
【0038】配線基板より、電極103、104から逆バイア
スを印加し特性を調べた。その結果、電圧10Vの暗電流は
1nA、高温通電試験(200℃、10V)では1000時間後も初期
特性を保持していた。
【0039】本発明に依らない単純なメサ型(コンタクト層95
から基板90までを一段のメサにし、埋め込み層を設けた
構造)では、電圧10Vの暗電流は10nAと大きく、高温通電
試験(200℃、10V)の1000時間後の暗電流は50nAに増加し
た。
【0040】図10は本発明の構造の10Vにおける電界強
度分布である。メサ中央領域ではほぼ光吸収層のみに電
界がかかる(空乏層が発生)分布であり、pn接合の電界
強度は99kV/cmである。これに対し、メサ外周領域で
は、埋め込み層にも空乏層が広がるため、pn接合の電
界強度は44kV/cmに低下している。
【0041】従来の構造の電界強度は、上記メサ中央を
通る電界強度と同じであり、pn接合の全周長(700μm)
で99kV/cmである。本発明の構造では、メサの断面(反
射防止膜の形成面)では電界強度は高いが本部分は全周
長さ700μm中の約100μmであり、大部分は低い44kV/cm
である。本発明の構造の暗電流が低く、信頼性が良いの
は接合外周の大部分が低電界強度になっていることによ
る。
【0042】
【発明の効果】本発明によれば、メサ側面に位置するp
n接合の電界強度を低くできるため、従来のメサ型装置
では不可能であった暗電流が低く、信頼性も高い半導体
装置を製造することができる。メサ型半導体装置は製造
工程が簡単であるため、本発明によって安価に提供でき
る効果があり、工業上重要である。
【図面の簡単な説明】
【図1】本発明の第一の実施例である半導体受光装置の
作製工程を示す図である。
【図2】本発明の第一の実施例である半導体受光装置の
構造図である。
【図3】従来の第一の実施例である半導体受光装置の構
造図である。
【図4】本発明の第一の実施例である半導体受光装置の
電界強度分布を示す図である。
【図5】本発明の第二の実施例である半導体受光装置の
作製工程を説明する図である。
【図6】本発明の第二の実施例である半導体受光装置の
構造図である。
【図7】従来の第二の実施例である半導体受光装置の構
造図である。
【図8】本発明の第二の実施例である半導体受光装置の
電界強度分布を示す図である。
【図9】本発明の第三の実施例である半導体受光装置の
構造図である。
【図10】本発明の第三の実施例である半導体受光装置
の電界強度分布を示す図である。
【符号の説明】
10・30・50・70・90…基板、22・61・80・99…埋め込み
層、19・58・96…第一メサ、20・59・97…第一メサ側
面、21・60・98…第一メサ外周面、24・63・101…第二
メサ側面、25・64・102…第二メサ外周面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 滋久 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松岡 康信 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小野 綱男 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Fターム(参考) 5F049 MA08 MB07 NA05 NA06 NA08 NB01 PA04 PA14 QA02 QA12 QA15 QA16 SE05 SS04 SZ12 SZ13

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 結晶の少なくとも一部にpn接合を含ま
    ない第一のメサと該第一のメサより面積が大きく、且
    つ、pn接合を含む第二のメサから成り、少なくとも上
    記第一のメサの側面と第一のメサの外周面の少なくとも
    一部に少なくとも一種の半導体層が形成されていること
    を特徴とする半導体受光装置。
  2. 【請求項2】 第一のメサの外周面の結晶層はAlを含ま
    ない組成で成っていることを特徴とする請求項1記載の
    半導体装置。
  3. 【請求項3】 結晶表面からpn接合に到達しない深さ
    に結晶をエッチングして第一メサを形成する工程があ
    り、少なくともメサの外周面の少なくとも一部および側
    面の少なくとも一部に半導体結晶を成長する工程、上記
    第一メサの少なくとも一部を包含し、上記メサ外周面上
    に成長した半導体層の表面の一部からpn接合に達する
    深さに結晶をエッチングする工程から成ることを特徴と
    する請求項1記載の半導体装置の製造方法。
  4. 【請求項4】 少なくとも第一のメサの側面と第一のメ
    サの外周面に形成された少なくとも一種の半導体層のキ
    ャリア濃度と厚さは、適当な印加電圧以上において、該
    第一のメサの直下にあるpn接合から延びる空乏層内の
    電界強度と距離の積よりも、メサの外周面の直下にある
    pn接合から延びる空乏層内の電界強度と距離の積が大
    きくなる様に選ばれていることを特徴とする請求項1記
    載の半導体受光装置。
  5. 【請求項5】 第一のメサと第二のメサが実質的に同心
    であることを特徴とする請求項1記載の半導体受光装
    置。
JP35850999A 1999-12-17 1999-12-17 半導体受光装置および製造方法 Expired - Fee Related JP4095746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35850999A JP4095746B2 (ja) 1999-12-17 1999-12-17 半導体受光装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35850999A JP4095746B2 (ja) 1999-12-17 1999-12-17 半導体受光装置および製造方法

Publications (2)

Publication Number Publication Date
JP2001177143A true JP2001177143A (ja) 2001-06-29
JP4095746B2 JP4095746B2 (ja) 2008-06-04

Family

ID=18459692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35850999A Expired - Fee Related JP4095746B2 (ja) 1999-12-17 1999-12-17 半導体受光装置および製造方法

Country Status (1)

Country Link
JP (1) JP4095746B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800914B2 (en) 2002-05-24 2004-10-05 Opnext Japan, Inc. Semiconductor photodetector device and manufacturing method thereof
JP2005347599A (ja) * 2004-06-04 2005-12-15 Fuji Photo Film Co Ltd カラー受光素子、及び撮像素子
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード
JP2007528584A (ja) * 2003-05-02 2007-10-11 ピコメトリクス、エルエルシー Pin光検出器
JP2007535810A (ja) * 2004-04-30 2007-12-06 ピコメトリクス、エルエルシー プレーナ型雪崩効果光ダイオード
JP2008166854A (ja) * 2008-03-28 2008-07-17 Opnext Japan Inc 受信器の製造方法
WO2008090733A1 (ja) * 2007-01-22 2008-07-31 Nec Corporation 半導体受光素子
WO2014046465A1 (ko) * 2012-09-21 2014-03-27 한국전자통신연구원 포토믹서 및 그의 제조방법
JP2021141111A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP2021141112A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体受光素子

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800914B2 (en) 2002-05-24 2004-10-05 Opnext Japan, Inc. Semiconductor photodetector device and manufacturing method thereof
JP2007528584A (ja) * 2003-05-02 2007-10-11 ピコメトリクス、エルエルシー Pin光検出器
JP2007535810A (ja) * 2004-04-30 2007-12-06 ピコメトリクス、エルエルシー プレーナ型雪崩効果光ダイオード
JP2005347599A (ja) * 2004-06-04 2005-12-15 Fuji Photo Film Co Ltd カラー受光素子、及び撮像素子
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード
US8698268B2 (en) 2005-05-18 2014-04-15 Mitsubishi Electric Corporation Avalanche photodiode and method for manufacturing the avalanche photodiode
JP5109981B2 (ja) * 2007-01-22 2012-12-26 日本電気株式会社 半導体受光素子
US8039918B2 (en) 2007-01-22 2011-10-18 Nec Corporation Semiconductor photo detector
WO2008090733A1 (ja) * 2007-01-22 2008-07-31 Nec Corporation 半導体受光素子
JP2008166854A (ja) * 2008-03-28 2008-07-17 Opnext Japan Inc 受信器の製造方法
WO2014046465A1 (ko) * 2012-09-21 2014-03-27 한국전자통신연구원 포토믹서 및 그의 제조방법
US9618823B2 (en) 2012-09-21 2017-04-11 Electronics And Telecommunications Research Institute Photo mixer and method for manufacturing same
JP2021141111A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP2021141112A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体受光素子
JP7294572B2 (ja) 2020-03-02 2023-06-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP7302775B2 (ja) 2020-03-02 2023-07-04 住友電工デバイス・イノベーション株式会社 半導体受光素子

Also Published As

Publication number Publication date
JP4095746B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
JP4220688B2 (ja) アバランシェホトダイオード
US4651187A (en) Avalanche photodiode
US4442444A (en) Avalanche photodiodes
US4857982A (en) Avalanche photodiode with floating guard ring
US5880489A (en) Semiconductor photodetector
US10312390B2 (en) Light receiving device and method of producing light receiving device
US6399967B1 (en) Device for selectively detecting light by wavelengths
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
US6800914B2 (en) Semiconductor photodetector device and manufacturing method thereof
US4876209A (en) Method of making avalanche photodiode
JP2001177143A (ja) 半導体受光装置および製造方法
US4700209A (en) Avalanche photodiode and a method of making same
JP4861388B2 (ja) アバランシェホトダイオード
US4383266A (en) Avalanche photo diode
JPH0258878A (ja) 半導体受光素子アレイ
JPS6244709B2 (ja)
US20050161695A1 (en) Systems and methods having a metal-semiconductor-metal (MSM) photodetector with buried oxide layer
US20230327041A1 (en) Mesa avalanche photodiode with sidewall passivation
JPH0582829A (ja) 半導体受光素子
JPH01503664A (ja) 被覆層構造物
JP2002344002A (ja) 受光素子及び受光素子実装体
JPH0542837B2 (ja)
KR20180019269A (ko) 반도체 장치
WO2021100082A1 (ja) 受光素子およびその製造方法
JPH02226777A (ja) 半導体受光素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4095746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees