JP2007535810A

JP2007535810A - プレーナ型雪崩効果光ダイオード

Info

Publication number: JP2007535810A
Application number: JP2007510676A
Authority: JP
Inventors: コー、チェン、シー．; レビン、バリー
Original assignee: ピコメトリクス、エルエルシー
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2007-12-06
Also published as: CN100541721C; WO2005114712A1; HK1113520A1; EP1741127A4; CN101036216A; EP1741127A1; CA2564218A1

Abstract

拡散またはエッチング工程のいずれかで製造された素子の頂部の小さな局所化された接点層と、下部接点領域を定める半導体層とを含むプレーナ型雪崩効果光ダイオードである。半導体増幅層が２つの接点領域の間に配置され、また半導体吸収層が増幅層と上部接点層との間に配置されている。光ダイオードは、低キャパシタと低電界を半導体増幅層と吸収層の周辺部近くに有する。

Description

本発明は、光ダイオードに関する。更に詳細には、本発明は、雪崩効果光ダイオードに関する。

光子と電子との間の既知の相互作用のお陰で、光検出器の分野ではこの数年の間、進歩がなされてきており、特に半導体材料を用いる光検出器において顕著である。半導体を使用した光検出器の一型式は、雪崩効果光ダイオードとして知られており、例えば、吸収と増幅のような異なる目的の多数の半導体材料を含む。

雪崩効果光ダイオード構造は、大量の電子とホールの対を増幅層内に生成する励起電荷キャリアを通して大きな利得を与える。吸収層内でのトンネル効果を防止するために、雪崩効果光ダイオード自身の中で電界が調整されていて、増幅層内の電界が吸収層内のそれより著しく高くなるようになされている。

メサ雪崩効果光ダイオードとして知られている特有の型式の雪崩効果光ダイオードは、高電界のｐ−ｎ接合を露出し、多数の露出された表面とインタフェース状態は、絶縁材の層を用いて不動態化することを困難とする。従って、従来型InP/InGaAs雪崩効果光ダイオードは、ｐ−ｎ接合を埋め込む拡散構造を用いている。しかしながら、これらのInP雪崩効果光ダイオードは、ｐ型半導体層の深さ並びにドーピング密度の両方に関して非常に精密な拡散制御、また同様に、この中に拡散が行われるｎドープ領域の精密な制御を必要とする。この非常に精密なドープ制御が絶対不可欠であるのは、拡散がｐ−ｎ接合の場所、増幅領域内での電界の強度、雪崩領域の長さ、同様に増幅を行うために十分大きい必要がある高電界InP雪崩領域内およびトンネル現象を回避するために十分小さくなければならない低電界InGaAs吸収領域内、両方の電界の値を決定する電荷制御層内の総電荷を制御するからである。加えて、この型式の構造では拡散ｐ−ｎ接合の周辺部での雪崩破壊を防止するために、精密に配置された拡散または埋め込み保護リングが使用されている。この保護リングと非常に精密に制御された拡散の組合せのため、キャパシタンスを増加させ、帯域幅を狭め、生産性を減少させ、従って、これらのＡＰＤのコストを増加させる。

超高性能検出器では、InPに代わってInAlAsが雪崩層として使用されるが、これは、より高いバンドギャップがトンネル現象を減らし、より薄い雪崩層を高速高性能受信機に使用することを可能とするためである。しかしながら、拡散構造をInAlAs内で実現するのは、更に困難であり、これは、標準のInPを用いたＡＰＤの場合のホールよりも、電子を増幅するためには。より大きな電子雪崩係数（ホールに対して）が望ましいためである。更に、ｎドーパントは、十分早く拡散しないため、標準のｐドープ拡散構造を単に逆にするだけでは不十分である。

本発明は、第１および第２の接点層、拡散領域を具備した半導体層、半導体増幅層および半導体吸収層を含むプレーナ型雪崩効果光ダイオードを提供する。拡散領域は、半導体層よりも小さな領域を有し、第１の接点層に隣接して配置されており、半導体増幅層は、第１および第２の接点層の間に配置されている。

本発明の別の特徴として、プレーナ型雪崩効果光ダイオードは、第１および第２の接点層、半導体吸収層および半導体増幅層を含む。第１の接点層は、半導体吸収層よりも小さな領域を有する。半導体吸収層は、第１の接点層と半導体増幅層の間に配置されており、半導体吸収層と半導体増幅層は、第１および第２の接点層の間に配置されている。

本発明の種々の実施例は、吸収並びに増幅層の端部付近で低キャパシタンスおよび低電界を具備した光ダイオードを提供する。

その他の機能および特徴は、以下の説明および特許請求の範囲から明らかとなる。

次に図１を参照すると、本発明の原理を組み入れた光ダイオード構造、特にプレーナ型雪崩効果光ダイオード（ＡＰＤ）が図示されており、１０で示されている。その一次構成部品として、ＡＰＤ１０は、ｎ型接点層１２と第１のｎ型半導体層２８を含み、これは、第２のｎ型接点層を定めている。雪崩効果光ダイオード１０は、ｐ−ｎ接合およびｐ−接点を生成する、拡散ｐ型ドーピングを通して、性能を向上させるように最適化されている。特に、ｎ型接点層１２は、第２のｎ型半導体層１６に配置されており、これは、ｐ−ｎ接合を形成し、第２のｎ型半導体層１６に対してｐ接点を生成するｐ型拡散領域１４を含む。これに代わって、半導体層１６は、ｐ型であってもよく、その場合、ｐ−ｐ＋接合が拡散により形成される。半導体層１６は、ドーピングされていなくても良く、またはバイアス電圧の下で空乏層の形成を容易にするために低ドープされていてもよい。

雪崩効果光ダイオード１０は、更に非ドープまたはｎ型またはｐ型半導体吸収層２０を含む。この吸収層は、半導体層１６から第１のグレーディング層１８ａにより分離し、光ダイオードの速度を増加させるようにもできる。吸収層２０は、半導体層１６と半導体増幅層２４との間に配置されている。実施例によっては半導体吸収層２０が増幅層２４からｐ型半導体電荷制御層２２と第２のグレーディング層１８ｂとで分離されているものもある。ｎ型接点層２６は、電子を集め、これは、第１のｎ型半導体層２８に配置されるように示されている。

第１のｎ型半導体層２８は、第３の半導体またはIII−Ｖ族半導体を含むグループから選択される。従って、第１のｎ型半導体層２８は、III族からの２つの元素とＶ族からの１つの元素の組合せ、またはその逆にＶ族から２つの元素とIII族から１つの元素の組合せのいずれかである。周期律表の代表的な族の表を以下に示す。

一実施例においては第１のｎ型半導体層２８は、InAlAsである。しかしながら、第１のｎ型半導体層２８は、雪崩効果光ダイオード１０の最適な動作を行うバンド・ギャップを与える任意のバイナリまたはターシャリ半導体でよいことは、理解される。

半導体増幅層２４は、またターシャリ半導体またはIII-Ｖ族半導体を含むグループから選ばれる。好適な実施例において、半導体増幅層２４は、InAlAsである。好適に、半導体吸収層２０もまたターシャリ半導体またはIII-Ｖ族半導体を含むグループから選ばれる。好適な実施例において、半導体吸収層２０は、InGaAsである。しかしながら、半導体吸収層２０および半導体増幅層２４は、共に雪崩効果光ダイオード１０の最適な動作を行うバンド・ギャップを与える任意のバイナリまたはターシャリ半導体でよいことは理解される。

第２の半導体層１６もまた、ターシャリ半導体またはIII-Ｖ族半導体を含むグループから選ばれる。先と同様、第２の半導体層１６は、III族からの２元素と、Ｖ族からの１元素の組合せか、またはその逆にＶ族からの２元素とIII族の１元素を組み合わせたもののいずれかである。好適な実施例において、第２の半導体層１６は、InAlAsである。しかしながら、第２の半導体層１８は、雪崩効果光ダイオード１０の最適な動作を行うバンド・ギャップを与える任意のバイナリまたはターシャリ半導体でよいことは理解される。

先に述べたように、第２の半導体層１６は、ある程度、ｐ型拡散領域１４を前者とｎ型接点層１２との間の接合部付近に定める。局所化されたｐ型拡散領域１４の小さな領域は、メサ外部の大きな領域よりも、むしろ先に述べた拡散接合部分にプレーナ型雪崩効果光ダイオード１０のキャパシタンスを決定し、これにより構造全体の速度が増加する。

プレーナ型雪崩効果光ダイオード１０の特徴は、全ての重要な層の厚さおよびドーピング濃度が最初の結晶成長の中で調整されることであり、従って、これらは、再生可能なように成長させることも、またウェハ全体に渡って均一に可能とすることで制御されている。従って、製造途中の工程管理に関する難しさは、製造指図書では無くて、特に拡散ステップに関するものである。

図２に代替実施例としてミニ・メサ構造３２を含むプレーナ型雪崩効果光ダイオード１１０が示されている。光ダイオード１１０に関して、先に説明したｐ型拡散領域１４は、ミニ・メサ構造３２内部にエピタキシャル成長されたｐ型半導体層で置き換えられている。このｐ型半導体層３２は、InAlAsまたはその他の型式の最適性能のための好適なバンド・ギャップを与えるIII−Ｖ半導体である。

図１の構造１０と同様に、プレーナ型雪崩効果光ダイオード１１０は、ｐ型接点層１２、例えば、InAlAsで作られた接点および不動態層１６および別の接点領域を与える第１のｎ型半導体層２８を含む。ｐ型接点層１２は、ｐ型半導体層３２に配置されている。不動態化領域３４は、ｐ型半導体層３２とプレーナ型雪崩効果光ダイオードの残りの構造を取り囲むように配置されている。好適な不動態材料にはＢＣＢ（ベンゾシクロブテン）、酸化珪素、窒化珪素またはポリイミドを含む。

光ダイオード１１０を製造するために、最初、全構造がｐ型半導体層３２を含めて成長され、次に不動態層の上部に配置されているエッチング停止層を用いて、高バンド・ギャップ不動態層１６までエッチングされる。先の工程は、局所化されたｐ型接点領域３２を定め、これは、関連するキャパシタンス領域を制御し、結果として低キャパシタンスかつ高速雪崩効果光ダイオードが得られる。更に、プレーナ型雪崩効果光ダイオード１１０の全体は、エピタキシャル成長され、ｐ型拡散は、不要である。

不動態化領域３４を形成する別の手法は、湿式酸化を用いることである。ｐ型半導体層３２は、不動態層１６または第１のグレーディング層１８ａを通して酸化することが可能である。同様に、ｎ型半導体増幅層２４、ｐ型半導体電荷制御層２２および第２のグレーディング層１８ｂを含む外部メサの側部は、例えば、図１２の光ダイオード５１０に示されるように酸化することが可能である。最終的に第１のｎ型半導体層２８を酸化して、非酸化層と酸化層との間に漸進的なインタフェースを作ることが可能である。これは、第１のｎ型半導体層２８とｎ型半導体増幅層２４との間のインタフェース部分の電界を減少させ、不動態の強化につながる。

不動態化手法は、陽子または酸素埋め込みと組み合わせて、追加的にｐ型半導体電荷制御層２２を制御して外部メサの周辺部の電界を減少させ、更に不動態化を改善することができる。

更に、構造全体を例えば、ＢＣＢ（ベンゾシクロブテン）のような好適な不動態化技術により不動態化することができる。これに代わって、その他の、例えば、酸化珪素、窒化珪素またはポリイミドのような表面不動態化材料を用いて、プレーナ型雪崩効果光ダイオード２１０の外側を不動態化することが可能である。

プレーナ型雪崩効果光ダイオード１１０、同様に光ダイオード１０は、高速であるが、これは、ｐ−ｎ接合の領域が小さいのでキャパシタンスが小さいためであり、キャパシタンスは大きいが重要ではない絶縁メサで決定されるものではないからである。これらの構造は、通常のInP/InGaAs ＡＰＤとは幾何学的に逆であることに注意されるが、これは、InAlAsでは、InPの場合のホールではなく、電子が雪崩を起こすからである。この構造により、InGaAs吸収領域内の空乏電界領域を従来型InP ＡＰＤの場合とは異なり、素子の頂上部（すなわち、ウェハの表面近く）に置くことを可能とする。すなわち、これらの構造１０，１１０は、高電界増幅領域を低電界吸収領域の下に埋め込むことを可能とする。この特徴は、上表面での電界が低電界ＰＩＮ検出器内のそれのように見えるため、従って、保護リングは、不要であることを意味し、もちろん必要で有れば、それらを追加電界制御として使用することが可能である。

図１および図２は、ｐ＋電荷制御層２２を示し、これは、炭素または硼素をｐドーパントとして使用して成長させることが可能であり、絶縁メサ全体を貫通して延びている。この絶縁メサ内ｐ−ｎ接合が大きな領域であるにも関わらず、上記突き抜けのキャパシタンスは、ほとんど増加しない。これは、素子キャパシタンスは、（電荷突き抜けおよび空乏化の後）主として小さな拡散領域（光ダイオード１０）またはエッチングされたＰ＋領域（光ダイオード１１０）の領域で決定され絶縁メサで決定されるのではなく、従って低キャパシタンス、高速ＡＰＤが得られる。

図３は、図２に示される構造のキャパシタンス対バイアス電圧を示す。低キャパシタンスは、突き抜け電圧に達した後に生じることが図３から分かる。特に、キャパシタンスは、低バイアスでは、大きな絶縁メサの領域と増幅層の厚さとに対応する値から始まる。しかしながら、突き抜け後（すなわち、電荷制御および吸収層が空乏となった時点）の高バイアスでは、キャパシタンスは、小さなｐ−接点１２の領域とｐ−およびｎ−接点の間の全空乏領域に対応する厚さとに対応する値まで低下する。加えて、図４は、突き抜け後のキャパシタンスの値がｐ接点の領域と共に増加するが、大きな絶縁メサの領域とは独立していることを示している。直径５０ミクロン未満では横軸に沿ったメサ直径がミニ・メサ（絶縁メサを５０ミクロンに固定した）に対応するが、５０ミクロンより大きな直径に対しては、絶縁メサが増加してもミニ・メサは、４０ミクロンに固定されている。

更に、電界は、InAlAs雪崩領域の中心で最大であり、雪崩領域の端で低く、保護リングは、もちろん電界の詳細制御に使用することも可能ではあるが、不要である。これは、図５に図式的に示されており、ここで雪崩領域２４の計算された電界は、ｐ−接点直下のＡＰＤの中心でのみ大きい。従って、雪崩利得、これは、電界の指数関数に依存するが、ＡＰＤの中心でのみ大きい。これは、図６に示すように実験的に確認されており、この図は、測定された光電流利得を素子の中心からの距離の関数で図示している。

同様に、図７に示すように、低バンドギャップ吸収層２０の電界は、絶縁メサの端部では無視できる程度であり、これは、電界がメサ周辺部で大きな従来型メサＡＰＤと明らかな比較を示している。更に、電流もまたこれらの表面では減少するので、表面の荷電または、これらの境界でのインタフェース状態も低減される。従って、この素子設計は、効果的にこの低バンドギャップ層を不動態化する。この電界低減および不動態化の結果、素子の寿命および利得特性が改善される。一実施例では寿命を、例えば、約１５０℃で２０００時間延ばすことが可能であり（すなわち、素子は、初期値に比較してほぼ一定の暗電流を例えば、約１５０℃で２０００時間以上の間、維持し）、これは、例えば、７０℃のような通常動作温度での２０年以上の寿命に相当する。

最後に、図８は、ｐ−接点から下へ素子の中心のｎ−接点までの距離の関数として電界を示している。このグラフは、電荷制御層が吸収層内の電界を非常に低い値まで下げることに効果があり、一方、同時にキャリア増幅を行うために雪崩層内に高電界を生成していることを示している。

従って、電界を局所化する局所化ｐ−接点を実現するために、いくつかの手法が可能であり、例えば、エッチング型ミニ・メサｐ−接点（図２）または拡散型ｐ−接点（図１）を使用する。拡散型ｐ−接点では、InAlAs接点層１６、この中にｐ−拡散が生じているが、その表面で電界を下げるために低ドープ（ｎ−またはｐ−のいずれか）で成長される。吸収および増幅層は、それらを空乏化するために必要な電圧を下げるために、低ドープで成長させることができる。

更に、この接点は、拡散されたものであるが、通常の厳密なドーピング制御が重要である拡散型ｐ−接点とは異なっており、これは、標準の拡散型ＡＰＤでは、この拡散工程がｐ−ｎ接合の位置、増幅領域内の電界の強さ、雪崩領域の長さおよび電荷制御層内の総電荷を制御するためであり、この総電荷は、高電界雪崩領域、また同様に低電界InGaAs吸収領域両方の電界の値を決定する。対照的にＡＰＤ１０では、このｐ−拡散は、ただ単にｐ−接点のみであり、厳密な工程制御は、不要である。

先に説明したように、図２は、局所化ｐ−接点領域をｐ−拡散ではなく、「ミニ・メサ」をエッチングすることで実現している。すなわち、構造全体が最初、ｐ＋接点を含めて成長され、次にエッチングで低ドープ高バンドギャップInAlAs不動態層まで切り下げられる（エッチング停止層が使用される）。これは、小さな局所化ｐ−接点領域を定め、これは、関連するキャパシタンス領域を制御し、従って、結果として低キャパシタンスおよび高速ＡＰＤが得られる。この構造の特徴は、最初に完全に成長され、ｐ拡散を必要としないことである。この構造は、低キャパシタンス（図３）、高速応答、高利得帯域幅、素子の中心部に局所化された光応答を有し（保護リングを必要とせず）、受信機内で使用される際には非常に高い感度を有する。

特定の実現例でのミニ・メサＡＰＤのパラメータは、InGaAsの５０オングストロームのｐ−ドープ・キャップ層、続いてInAlAsの２０００オングストロームのｐ−ドープ層およびInGaAsの１００オングストロームのエッチング停止層であり、全て５ｘ１０¹⁹ｃｍ^-3がドープされている。これに、非ドープInAlAsの５００オングストロームの不動態層、１８０オングストロームの非ドープ・デジタル保護層、８０００オングストロームの非ドープInGaAsの吸収層、別の１８０オングストロームの非ドープ・デジタル保護層、４．５ｘ１０¹²ｃｍ^-2の膜電荷を具備したｐ−ドープ電荷層、１３００オングストロームの非ドープInAlAs増幅層および１０¹⁹ｃｍ^-3がｎ−ドープされた７０００オングストロームの接点層が続く。好適なミニ・メサ直径は、３３ミクロンであり、好適な外部接点メサは、６０ミクロンである。そのようなＡＰＤのキャパシタンスが図３に示されている。これらのパラメータ値は、１つの可能性のみであって、その他のドーピングおよび厚さ値並びにその他の材料、例えば、InPをＡＰＤに採用することが可能である。例えば、InAlAs接点層内にフッ素を拡散することで増加される抵抗値を最小化または除去するために、接点層をInPを用いたｎ−型接点とすることも可能である。

先に説明したように、光ダイオード１０，１１０は、絶縁メサ周辺部でのメサ電界を標準ＡＰＤに比較して実質的に低減するので、保護リングは、不要である。しかしながら、必要な場合は、付加的電界制御を保護リングまたはｐ接点部で二重拡散形状ｐ−拡散前面を用いて実施できる。これは、また、例えば、ｎ−ドーパント（例えば、珪素）またはディープ・ドナー（例えば、酸素）をメサ周辺部に埋め込むことにより、メサ周辺部で半絶縁領域を生成するためにイオンを埋め込むことにより（例えば、水素、ヘリウム）、または周辺部で水素不動態化を行うことにより実現できる。これらの方法は、メサ周辺部でのｐ＋電荷制御層の強度を低下させ、従って更に電界を減少させる。これらの変更は、図９および１０に図式的に示されている。

図９の中で２１０で示されているプレーナ型雪崩効果光ダイオードは、例えば、追加拡散領域のような電界制御構造３０、埋め込み領域を含み、これは、ドーピングまたは絶縁領域または水素不動態化を生成する。電界制御構造３０は、図式的にプレーナ型雪崩効果光ダイオード１１０への一対の嵌入物として示されている。図１０は、ミニ・メサ構造３２と嵌入物３０とを具備したプレーナ型雪崩効果光ダイオード３１０を示している。光ダイオード３１０は、先に説明した任意のその他の方法で不動態化できる。

先に説明したように、本発明の種々の実施方法は、多くの特徴、例えば、プレーナ型雪崩効果領域の構造を提供する。更に、図１および２にそれぞれ図示されたプレーナ型雪崩効果光ダイオード１０、１１０の構造、または図９および図１０に示された２１０、３１０は、典型的なInP/InGaAs雪崩効果光ダイオードとは幾何学的に反転されているが、これは、従来型雪崩効果光ダイオードで見られるように、InP増幅領域内でホールが雪崩現象を起こすのとは反対に、ｎ−型半導体増幅層２４内では電子が雪崩現象を起こすためである。この構造的な反転により、InGaAs吸収領域内の低電界領域を標準のInP雪崩効果光ダイオード内の高電界雪崩領域とは違って、素子の頂部とすることが可能である。

従って、先に説明した発明の種々の実施例では、高電界雪崩領域が底部に存在する（すなわち、いくつかの半導体層の下に埋め込まれている）。そのような構造を製造することは、精密に拡散を制御すること、エッチングまたは埋め込みステップの困難さを排除するが、これは、全ての層の厚さおよびドーピング、特に増幅および電荷制御層を含むが、最初の結晶成長で製造されるためである。従って、全てのこれらのパラメータは、非常に優れた管理下にあって、再成長可能であり、また全ウェハに渡って均質である。この構造の高電界で非常に重要な部分は、真のプレーナ構造で埋め込まれており、従って、良好に不動態化されており、拡散またはこれに代わるミニ・メサ・エッチング工程は（これらは、小領域接点を製造するために使用される）、何らの難しい工程制御を必要としない。

これらのＡＰＤは、均質性が高いため、また更に要求される工程が簡単なため、これらの素子の中で成長される全ての重要なパラメータは、非常に均質であり、またＰＩＮ検出器と同様、非常に高い生産性を有する。従って、高性能ＡＰＤの巨大で均質な配列を製造することが可能で、これらは、標準ＡＰＤ技術では容易に実現できないものである。

本発明に基づくＡＰＤ設計は、強化ＰＩＮ検出器と組み合わせて、図１１に示されるＡＰＤ４１０を作ることができる。拡散プロフィール１４の形状を吸収領域２０の中に進行するよう制御することにより、高速ＰＩＮ検出器と同様、キャリア転送を高速化する疑似電界を生成することができる。ｐ−拡散領域１４は、接点１２の頂部に最も強くドーピングされており、拡散が吸収領域の中に進むにつれて、徐々にドープが減らされる。従って、ｐ−ドープされたホール濃度は、吸収層の中に延び、吸収層内に進むにつれて減少し、疑似電界を生成し電子転送を強化すると同様、ホール収集時間を減少させる。これは吸収層を厚くすることを可能とし、従って、感度が改善される。上記の特徴を具備した本発明のＰＩＮ検出器の詳細は、米国特許出願第６０／４６７，３９９号、２００３年５月２日出願およびＰＣＴ国際出願、名称ＰＩＮ光検出器、代理人参照番号第１０５５５−０６８号に示されており、その全内容は、ここに参照することで組み入れられている。

上記の光検出器は、導波管光検出器として、または単一光子検出器として実現できる。光検出器は、集光を改善する集積レンズを有する。

先に述べた実現例およびその他の実施例は、添付の特許請求の範囲内である。例えば、全てのｎおよびｐドープされた半導体は、交換可能である。すなわち、ｎおよびｐドーピングを逆にして上部ミニ・メサをｎ型半導体とし、下部接点をｐ型とすることが可能である。

本発明に基づくプレーナ型雪崩効果光ダイオードの断面図である。本発明に基づく別のプレーナ型雪崩効果光ダイオードの断面図である。プレーナ型雪崩効果光ダイオードのキャパシタンスの実験データである。突き抜け現象以上のプレーナ型雪崩効果光ダイオードのキャパシタンスをｐ接点サイズと絶縁メササイズの関数として示す実験データである。増幅層内の電界プロフィールの計算結果の図式的データであり、電界が中心部で最大となることを示している。素子の直径距離の関数として光電流利得を示す実験データである。吸収層内の電界プロフィールの計算結果の図式的データであり、電界が中心部で最大であり、メサ端部では無視できる値まで低下することを示している。素子の中心部を通る電界プロフィールの計算結果の図式データであり、電界が増幅層内で高く吸収層で低いことを示している。本発明に基づく別の電界制御構造を具備した図１のプレーナ型雪崩効果光ダイオードの断面図である。本発明に基づく別の電界制御構造を具備した図２のプレーナ型雪崩効果光ダイオードの断面図である。吸収領域内に延びる拡散領域を具備した本発明の別の代替実施例に基づくプレーナ型雪崩効果光ダイオードの断面図である。追加の酸化電界制御構造を具備した本発明の更に別の代替実施例に基づくプレーナ型雪崩効果光ダイオードの断面図である。

Claims

プレーナ型雪崩効果光ダイオードであって、
第１の接点層と、
第１の半導体層よりも小さな領域を有し、第１の接点層に隣接した拡散領域を具備する第１の半導体層と、
第２の接点層を定める第２の半導体層と、
第１および第２の接点層の間に配置された半導体増幅層と、
半導体増幅層と第１の半導体層との間に配置された半導体吸収層とを含み、低キャパシタンスと吸収並びに増幅層の周辺部近くで低電界を有する前記光ダイオード。
請求項１記載の光ダイオードであって、第１の半導体層は、ｎ−型であり、拡散領域は、ｐ−型である前記光ダイオード。
請求項２記載の光ダイオードであって、第１の接点層は、ｐ−型であり、第２の接点層は、ｎ−型である前記光ダイオード。
請求項１記載の光ダイオードであって、第１の半導体層は、ｐ−型であり、拡散領域は、ｎ−型である前記光ダイオード。
請求項４記載の光ダイオードであって、第１の接点層は、ｎ−型であり、第２の接点層は、ｐ−型である前記光ダイオード。
請求項１記載の光ダイオードであって、第１の半導体層および拡散領域は、双方がｐ−ｐ＋接合を形成するｐ−型である前記光ダイオード。
請求項１記載の光ダイオードであって、更に、半導体吸収層に隣接して配置された少なくとも１つのグレーディング層を含む前記光ダイオード。
請求項１記載の光ダイオードであって、更に、半導体増幅層に隣接して配置されたｐ−型半導体電荷制御層を含む前記光ダイオード。
請求項１記載の光ダイオードであって、第１の半導体層は、InAlAsである前記光ダイオード。
請求項１記載の光ダイオードであって、第２の半導体は、InAlAsである前記光ダイオード。
請求項１記載の光ダイオードであって、半導体増幅層は、InAlAsである前記光ダイオード。
請求項１記載の光ダイオードであって、半導体吸収層は、InAlAsである前記光ダイオード。
請求項１記載の光ダイオードであって、光ダイオードは、半導体吸収層の中に徐々に減じる方式で延びるｐ−ドープホール濃度を具備した拡散プロフィールを有し、疑似電界を生成し、電子転送を強化し、ホール集積時間を低減するようになされた前記光ダイオード。
請求項１記載の光ダイオードであって、光ダイオードは、光ダイオードの配列の中に構成されている前記光ダイオード。
請求項１記載の光ダイオードであって、光ダイオードは、導波管光ダイオードである前記光ダイオード。
請求項１記載の光ダイオードであって、光ダイオードは、単一光子検出器である前記光ダイオード。
請求項１記載の光ダイオードであって、さらに、集光を改善するために集積レンズを含む前記光ダイオード。
請求項１記載の光ダイオードであって、第１の接点層または第２の接点層は、InPの１つのｎ−型である前記光ダイオード。
請求項１記載の光ダイオードであって、光ダイオードは、２０００時間を超える間、初期値に対して実質的に一定の暗電流を有する前記光ダイオード。
請求項１記載の光ダイオードであって、２０年を超える寿命を有する前記光ダイオード。
光ダイオード製造方法であって、
第１の接点領域を定める第１の半導体層を提供し、
半導体増幅層を蒸着し、
半導体吸収層を蒸着し、
第２の半導体層を蒸着し、
第２の接点層を蒸着し、
第２の半導体層よりも小さな領域を有し、第２の接点層に隣接した拡散領域を拡散することを含む前記方法。
請求項２１記載の方法であって、更に、少なくとも１つのグレーディング層を半導体吸収層に隣接して蒸着することを含む前記方法。
請求項２１記載の方法であって、更に、半導体電荷制御層を半導体増幅層に隣接して蒸着することを含む前記方法。
請求項２１記載の方法であって、更に、少なくとも１つのｎ−型接点層を蒸着するステップを含む前記方法。
請求項２１記載の方法であって、第１の半導体層は、InAlAsである前記方法。
請求項２１記載の方法であって、第２の半導体層は、InAlAsである前記方法。
請求項２１記載の方法であって、半導体増幅層は、InAlAsである前記方法。
請求項２１記載の方法であって、半導体吸収層は、InGaAsである前記方法。
請求項２１記載の方法であって、第２の半導体層は、ｎ−型であり、拡散領域は、ｐ−型である前記方法。
請求項２９記載の方法であって、第１の接点層は、ｎ−型であり、第２の接点層は、ｐ−型である前記方法。
請求項２１記載の方法であって、第２の半導体層は、ｐ−型であり、拡散領域は、ｎ−型である前記方法。
請求項３１記載の方法であって、第１の接点層は、ｐ−型であり、第２の接点層は、ｎ−型である前記方法。
請求項２１記載の方法であって、第２の半導体層および拡散領域は、ｐ−ｐ＋接合を形成するｐ−型である前記方法。
プレーナ型雪崩効果光ダイオードであって、
第１の接点層と、
第１の接点層が半導体吸収層よりも小さな領域を有する半導体吸収層と、
半導体吸収層が第１の接点層と半導体増幅層の間に配置される半導体増幅層と、
半導体吸収層と半導体増幅層が第１および第２の接点層の間に配置されている第２の接点層を定める半導体層とを含み、
低キャパシタンスと吸収および増幅層の周辺部近くで低電界を有する前記光ダイオード。
請求項３４記載の光ダイオードであって、更に、半導体吸収層に隣接して配置された少なくとも１つのグレーディング層を含む前記光ダイオード。
請求項３４記載の光ダイオードであって、更に、半導体増幅層に隣接して配置された半導体電荷制御層を含む前記光ダイオード。
請求項３４記載の光ダイオードであって、第２の接点層は、InAlAsである前記光ダイオード。
請求項３４記載の光ダイオードであって、半導体増幅層は、InAlAsである前記光ダイオード。
請求項３４記載の光ダイオードであって、半導体吸収層は、InAlAsである前記光ダイオード。
請求項３４記載の光ダイオードであって、第１の接点層は、InAlAs半導体層である前記光ダイオード。
請求項３４記載の光ダイオードであって、第１の接点領域は、ｐ−型である前記光ダイオード。
請求項３４記載の光ダイオードであって、第２の接点層は、ｎ−型である前記光ダイオード。
請求項３４記載の光ダイオードであって、第１の接点領域は、ｎ−型である前記光ダイオード。
請求項３４記載の光ダイオードであって、第２の接点層は、ｐ−型である前記光ダイオード。
請求項３４記載の光ダイオードであって、更に、第１の接点層と半導体吸収層との間に配置された半導体層を含む不動態化領域を含む前記光ダイオード。
請求項４５記載の光ダイオードであって、不動態化領域は、第１のグレーディング層の部分と半導体吸収および増幅層の部分とを含む前記光ダイオード。
請求項３４記載の光ダイオードであって、光ダイオードは、半導体吸収層の中に徐々に減じる方式で延びるｐ−ドープホール濃度を具備した拡散プロフィールを有し、疑似電界を生成し、電子転送を強化し、ホール集積時間を低減するようになされた前記光ダイオード。
請求項３４記載の光ダイオードであって、光ダイオードは、光ダイオードの配列として構成されている前記光ダイオード。
請求項３４記載の光ダイオードであって、光ダイオードは、導波管光ダイオードである前記光ダイオード。
請求項３４記載の光ダイオードであって、光ダイオードは、単一光子検出器である前記光ダイオード。
請求項３４記載の光ダイオードであって、更に、集光を改善する集積レンズを含む前記光ダイオード。
請求項３４記載の光ダイオードであって、第１の接点層または第２の接点層は、InPの１つのｎ型である前記光ダイオード。
請求項３４記載の光ダイオードであって、光ダイオードは、２０００時間を超える間、初期値に対して実質的に一定の暗電流を有する前記光ダイオード。
請求項３４記載の光ダイオードであって、２０年を超える寿命を有する前記光ダイオード。