JP2016004936A - 受光素子およびエピタキシャルウエハ - Google Patents

受光素子およびエピタキシャルウエハ Download PDF

Info

Publication number
JP2016004936A
JP2016004936A JP2014125258A JP2014125258A JP2016004936A JP 2016004936 A JP2016004936 A JP 2016004936A JP 2014125258 A JP2014125258 A JP 2014125258A JP 2014125258 A JP2014125258 A JP 2014125258A JP 2016004936 A JP2016004936 A JP 2016004936A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
light receiving
semiconductor
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014125258A
Other languages
English (en)
Inventor
幸司 西塚
Koji Nishizuka
幸司 西塚
慧 藤井
Kei Fujii
慧 藤井
孝史 京野
Takashi Kyono
孝史 京野
馨 柴田
Kaoru Shibata
馨 柴田
秋田 勝史
Katsushi Akita
勝史 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014125258A priority Critical patent/JP2016004936A/ja
Publication of JP2016004936A publication Critical patent/JP2016004936A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】高感度の受光素子、および該受光素子の材料としてのエピタキシャルウエハを提供する。
【解決手段】第1の導電型を有する第1半導体層(バッファ層2)と第1半導体層(バッファ層2)上に積層するように配置されIII−V族化合物半導体からなる受光層3と、受光層3上に積層するように配置されIII−V族化合物半導体からなる第2半導体層5と、受光層3と第2半導体層5とに挟まれるように配置され、III−V族化合物半導体からなる第3半導体層4とを備える。第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式がN1≦8.9×1015/W1を満足する。
【選択図】図2

Description

本発明は、受光素子およびエピタキシャルウエハに対し、特に、III−V族化合物半導体からなる受光層を備える受光素子と、該受光素子の材料としてのエピタキシャルウエハに関する。
III−V族化合物半導体はバンドギャップエネルギーが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、III−V族化合物半導体を受光層に用いた受光素子についての研究が進められている。
エピタキシャル層を入射面とするフォトダイオードでは、受光素子は、一般に基板上に設けられた受光層と窓層とを備えている。このとき、窓層を構成する材料(III−V族化合物半導体)のバンドギャップエネルギーは、受光層を構成する材料(III−V族化合物半導体)のバンドギャップエネルギーよりも広くなるように構成される。
特開2011−60855号公報には、窓層を構成する材料(III−V族化合物半導体)は、受光層を構成する材料(III−V族化合物半導体)よりもバンドギャップエネルギーがより広い材料で構成されるのが好ましいことが記載されている。この場合、格子整合の観点から、また、窓層による電気抵抗増大の効果を抑制する観点から、窓層よりもバンドギャップエネルギーの狭い材料で構成される拡散濃度分布調整層が受光層と窓層との間に形成されるのが好ましいことが記載されている。これにより、拡散濃度分布調整層において、pn接合を形成するために窓層側から選択拡散される不純物元素が受光層へ到達することを抑制することができる。
特開2011−60855号公報
しかしながら、上記のような従来の受光素子では、感度がより高感度な受光素子が求められている。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、高感度の受光素子、および該受光素子の材料としてのエピタキシャルウエハを提供することにある。
本発明の一態様に係る受光素子は、第1の導電型を有する第1半導体層と、第1半導体層上に積層するように配置されIII−V族化合物半導体からなる受光層と、受光層上に積層するように配置されIII−V族化合物半導体からなる第2半導体層と、受光層と第2半導体層とに挟まれるように配置され、III−V族化合物半導体からなる第3半導体層とを備える。また、第3半導体層内のキャリア濃度N1と、第3半導体層内の膜厚W1とがN1≦8.9×1015/W1、N1≦3.5×1015/W1、N1≦1.2×1015/W1のいずれかの関係を満足する領域を含む。
本発明によれば、高感度の受光素子、および該受光素子の材料としてのエピタキシャルウエハを得ることができる。
本実施の形態に係る受光素子において、第3半導体層内におけるキャリア濃度と、空乏層の到達距離との関係を、受光素子の動作電圧毎に示したグラフである。 本実施の形態に係る受光素子を説明するための図である。 本実施の形態に係るエピタキシャルウエハを説明するための図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
[本発明の実施形態の説明]
はじめに、本発明の実施の形態の概要を列挙する。
(1)本実施の形態に係る受光素子100は、第1の導電型を有する第1半導体層(バッファ層2)と第1半導体層(バッファ層2)上に積層するように配置されIII−V族化合物半導体からなる受光層3と、受光層3上に積層するように配置されIII−V族化合物半導体からなる第2半導体層5(窓層5)と、受光層3と第2半導体層5とに挟まれるように配置され、III−V族化合物半導体からなる第3半導体層4とを備える。また、第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式がN1≦8.9×1015/W1を満足する領域を含む。(2)または、関係式 N1≦3.5×1015/W1、あるいは(3)関係式 N1≦1.2×1015/W1のいずれかの関係を満足する領域を含む。第2半導体層5の一部は、p型不純物(例えばZn)を拡散して形成してもよいし、あるいは、p型不純物を流通させて成膜しp型領域6を形成してもよい。
ここで膜厚W1とは、受光素子100を構成する第1半導体層2、受光層3、第3半導体層4、第2半導体層5の各層の積層方向A(図2参照)における、受光層3から第2半導体層5までの距離、つまり第3半導体層4の膜厚をいう。また、キャリア濃度N1は、C−V測定法により測定可能である。キャリア濃度N1のキャリア濃度は、2×1015cm−3以下である。
このように、本実施の形態に係る受光素子100は、第1の導電型(たとえばn型)を有するバッファ層2と、第2半導体層5および第3半導体層4とで受光層3を挟みこむように形成されている。第2半導体層5は、第2導電型(たとえばp型)を付与する不純物が成長中に意図的にドープされている領域、あるいは、拡散にて不純物をドープし第2導電型を有している領域であってもよい。なお、受光層3は、不純物を意図的にドープしていないノンドープ領域であってもよいし、不純物をドープしたキャリア濃度が十分に低い低濃度不純物領域であってもよい。
ここで、発明者は、上述した受光素子100の第3半導体層4に関して、キャリア濃度と空乏層の到達距離(広がり)との関係について鋭意研究した結果、上述した本実施形態に係る受光素子の構成を完成した。すなわち、発明者は上記第3半導体層4において、受光素子100の所定の動作電圧でのキャリア濃度と空乏層の到達距離との関係をシミュレーションにより評価した。その結果を図1に示す。
図1において、縦軸は第3半導体層4中のキャリア濃度N1(単位:cm−3)を示し、横軸は所定の動作電圧における空乏層の到達距離(単位:μm)を示す。また、図1に示す曲線Aは、動作電圧5.0Vにおいて、第3半導体層4のキャリア濃度N1と空乏層の到達距離Lとの関係を示す関係式N1=8.9×1015/Lを表わしたグラフである。そして、当該関係式を示す曲線Aより下側(つまり、関係式N1≦8.9×1015/Lを満たす領域)に位置するように、上記空乏層の到達距離Lとキャリア濃度N1との関係を選択し、当該到達距離Lを第3半導体層4の膜厚W1として採用すれば、上述した動作電圧(5.0V)あるいは当該動作電圧以下(5.0V以下)の条件において、第3半導体層4のうち上記キャリア濃度N1を満足する領域の積層方向における全域を確実に空乏化することができる。つまり、第3半導体層4の膜厚W1とキャリア濃度N1とについて、関係式N1≦8.9×1015/W1を満たすようにすれば、第3半導体層4のたとえば全域を容易に空乏化できる。なお、ここで積層方向とは、受光層3、第3半導体層4、および第2半導体層5が積層する方向を意味する。
また、図1中の曲線Bは、動作電圧1.5Vにおいて、第3半導体層4のキャリア濃度N1と空乏層の到達距離Lとの関係を示す関係式N1=3.5×1015/Lを表わしたグラフである。そして、上述した曲線Aの場合と同様に、当該関係式を示す曲線Bより下側(つまり、関係式N1≦3.5×1015/Lを満たす領域)に位置するように、上記空乏層の到達距離Lとキャリア濃度N1との関係を選択し、当該到達距離Lを第3半導体層4の膜厚W1として採用すれば、上述した動作電圧(1.5V)あるいは当該動作電圧以下(1.5V以下)の条件において、第3半導体層4のうち上記キャリア濃度N1を満足する領域の全域を確実に空乏化することができる。つまり、第3半導体層4の膜厚W1とキャリア濃度N1とについて、関係式N1≦3.5×1015/W1を満たすようにすれば、第3半導体層4のたとえば全域を容易に空乏化できる。
また、図1中の曲線Cは、動作電圧0.0Vにおいて、第3半導体層4のキャリア濃度N1と空乏層の到達距離Lとの関係を示す関係式N1=1.2×1015/Lを表わしたグラフである。そして、上述した曲線Aの場合と同様に、当該関係式を示す曲線Cより下側(つまり、関係式N1≦1.2×1015/Lを満たす領域)に位置するように、上記空乏層の到達距離Lとキャリア濃度N1との関係を選択し、当該到達距離Lを第3半導体層4の膜厚W1として採用すれば、上述した動作電圧(0.0V)あるいは当該動作電圧以下(0.0V以下)の条件において、第3半導体層4のうち上記キャリア濃度N1を満足する領域の全域を確実に空乏層化することができる。つまり、第3半導体層4の膜厚W1とキャリア濃度N1とについて、関係式N1≦1.2×1015/W1を満たすようにすれば、第3半導体層4のたとえば全域を容易に空乏化できる。
なお、図1からもわかるように、第3半導体層4の全体を空乏化するためには空乏層の到達距離を膜厚W1以上にする必要がある。したがって、上述した各動作電圧での関係式を満足させるために、第3半導体層4のキャリア濃度N1をより低く設ける必要がある。また、第3半導体層4のキャリア濃度N1を低く設けることにより、低い動作電圧で第3半導体層4の全体を空乏化させることができる。
異なる観点から言えば、受光素子100は、動作電圧(逆方向電圧)を高めることなく、第3半導体層4中に空乏層を十分に広げることができる。一般に、受光素子の動作電圧を高めると、暗電流が増加して受光素子のS/N比が悪化する。これに対し、本実施の形態に係る受光素子100では、受光層3に所定の光が入射することにより生じた電子−正孔対は、空乏層内の電界により加速されてそれぞれ第2導電型領域6(たとえばp型領域6)または第1半導体層2(バッファ層2)に高い確率で到達して光電流として取り出されることができる。この結果、本実施の形態に係る受光素子100は高い感度を有することができる。なお、p型領域6はp型材料(例えばZn)を第2半導体層5中に拡散することにより形成してもよいし、成長中にp型材料を供給して第2半導体層5を形成してもよい。
(4)本実施の形態に係る受光素子100は、第3半導体層4の膜厚W1が0.1μm以上3μm以下であるのが好ましい。第3半導体層4の膜厚W1が0.1μm未満であれば、p型領域6が受光層3に到達し、暗電流の値が高くなり、W1が3.0μm以上であれば第3半導体層4内を完全に空乏化させるには高い電圧が必要となる。このように、第3半導体層4の膜厚が0.1μm以上であれば、受光素子100の製造方法において、第2導電型領域6(たとえばp型領域6)が受光層3に達するように形成されることを、第3半導体層4により防止することができる。また、第3半導体層4の膜厚W1が3μm以下であれば、低い動作電圧で第3半導体層4内に空乏層を拡げることができるため、受光感度が低下することを抑制することができる。
(5)本実施の形態に係る受光素子100は、第3半導体層4内のキャリア濃度N1が2×1015cm−3以下であるのが好ましい。このようにすれば、受光素子100に所定の動作電圧を印加したときに、上記積層方向において第3半導体層4を完全に空乏化することができる。そのため、受光感度を高めることができる。
(6)本実施の形態に係る受光素子100において、受光層3はタイプII型の多重量子井戸構造を有していてもよい。このようにすれば、受光素子100が受光可能な波長域は、受光層3を構成する材料の組成、組み合わせ、および膜厚によって幅広い値に決めることができる。そのため、これらのパラメータを制御することにより、単一の材料で受光層を形成した場合よりも大きなバンドギャップの材料を用いながら、近赤外域および中赤外域のうち所定の波長域の光を受光可能とすることができる。
(7)本実施の形態に係る受光素子100では、タイプII型の多重量子井戸構造が、InGaAs/GaAsSb、GaInNAs/GaAsSb、およびInAs/GaSbの群から選択される1つで構成されていてもよい。
このようにすれば、受光層3を構成するInGaAs、GaAsSb、GaInNAs、InAs、およびGaSb等のバンドギャップエネルギーよりも低いエネルギーの光、つまり近赤外光や中赤外光を受光可能な受光素子100とすることができる。
(8) 本実施の形態に係る受光素子100では、第2半導体層5および第3半導体層4の一部には、第1の導電型と異なる第2の導電型を付与する不純物が部分的に拡散してなる第2導電型領域6が形成されていてもよい。
このようにすれば、p型電極12と第2半導体層5および第3半導体層4とをオーミック接触可能とするpin構造の受光素子を得る事ができる。
(9)本実施の形態に係るエピタキシャルウエハ10は、第1の導電型を有する第1半導体層2と、第1半導体層2上に形成されているIII−V族化合物半導体からなる受光層3と、受光層3上に積層するように配置され、III−V族化合物半導体からなる第2半導体層5と、受光層3と第2半導体層5とに挟まれるように配置されている第3半導体層4とを備え、第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式が動作電圧5.0Vにおいて、N1≦8.9×1015/W1を満足する領域を含む。または、(10)動作電圧1.5Vにおいて、関係式 N1≦3.5×1015/W1、あるいは(11)動作電圧0.0Vにおいて関係式N1≦1.2×1015/W1のいずれかの関係を満足するように設けられた領域を含んでいる。
上記関係式を満たす場合、第3半導体層4内は完全に空乏化し受光素子として動作することができる。第3半導体層4には、第1の導電型とは異なる第2導電領域を含む領域を成長中にp型不純物を流通させて形成してもよく、あるいは、選択拡散することによりp型領域6形成してもよい。第2導電型領域はp型導電性を有している。p型の導電型を付与する不純物は、たとえば亜鉛(Zn)である。
このようなエピタキシャルウエハ10に対して、所定のキャリア濃度N1を有する第3半導体層4を形成することにより、本実施の形態に係る受光素子100を得ることができる。このようにして得られる受光素子100は、所定の動作電圧を印加したときに上記積層方向において第3半導体層4を完全に空乏化することができるため、高い感度を有することができる。
(12)本実施の形態に係るエピタキシャルウエハ10は、第3半導体層4の膜厚W1が0.1μm以上3.0μm以下であるのが好ましい。第3半導体層4の膜厚W1が0.1μm未満では第2導電型領域(p型領域6)が受光層3へ到達してしまい空乏層が拡がらず暗電流値が高くなる。また、第3半導体層4の膜厚W1が3.0μm以上では第3半導体層4内を完全に空乏化させるには高い電圧が必要である。このように、第3半導体層4の膜厚W1が0.1μm以上であれば、エピタキシャルウエハ10を用いて受光素子100を製造する際に、第3半導体層4により第2導電型領域6(たとえばp型領域6)が受光層3に達するように形成されることを防止することができる。また、第3半導体層4の膜厚W1が3.0μm以下であれば、低い動作電圧で第3半導体層4内に空乏層を拡げることができるため、受光感度が低下することを抑制することができる。
(13)本実施の形態に係るエピタキシャルウエハ10は、第3半導体層4内のキャリア濃度N1が2×1015cm−3以下であるのが好ましい。このようにすれば、当該エピタキシャルウエハ10を用いて得られた受光素子100に所定の動作電圧を印加したときに、上記積層方向において第3半導体層4を完全に空乏化することができる。そのため、受光感度を高めることができる。
(14)本実施の形態に係るエピタキシャルウエハ10は、受光層3はタイプII型の多重量子井戸構造を有していてもよい。このようにすれば、単一の材料で受光層を形成した場合よりも大きなバンドギャップの材料を用いながら、近赤外域および中赤外域のうち所定の波長域の光を受光可能とすることができる。
(15)本実施の形態に係るエピタキシャルウエハ10において、タイプII型の多重量子井戸構造が、InGaAs/GaAsSb、GaInNAs/GaAsSb、およびInAs/GaSbの群から選択される1つで構成されていてもよい。このようなエピタキシャルウエハ10を用いて得られる受光素子100は、受光層3を構成するInGaAs、GaAsSb、GaInNAs、InAs、およびGaSb等のバンドギャップエネルギーよりも低いエネルギーの光、つまり近赤外光や中赤外光を受光可能とすることができる。
[本発明の実施形態の詳細]
次に、本発明の実施の形態の詳細について説明する。
図2を参照して、本実施の形態に係る受光素子100について説明する。本実施の形態に係る受光素子100は、基板1と、バッファ層2と、受光層3と、第3半導体層4と、第2半導体層5とを備えるエピタキシャルウエハ10に、p型領域6、n型電極11、p型電極12および絶縁膜13が形成された、PINフォトダイオードである。
基板1は、任意のIII−V族化合物半導体材料で構成されていればよいが、たとえばリン化インジウム(InP)で構成されている。基板1は、第1の主面1aを有し、第1の主面1aを介してバッファ層2と接続されている。第1の主面1aの面方位は、たとえば(100)面である。基板1はn型導電性を有している。n型不純物としては、たとえばすず(Sn)や硫黄(S)である。基板1のキャリア濃度は、1×1017cm−3以上1×1019cm−3以下である。
バッファ層2は、任意のIII−V族化合物半導体材料で構成されていればよいが、たとえばインジウムガリウムヒ素(InGaAs)で構成されている。バッファ層2は、基板1の第1の主面1aと接する面と反対側に位置する第2の主面2aを有し、第2の主面2aを介して受光層3と接続されている。バッファ層2はn型導電性を有している。バッファ層2のキャリア濃度は、たとえば8×1016cm−3以上1×1018cm−3以下である。バッファ層2の厚みは、たとえば100μm以上200μm以下である。
受光層3は、タイプII型の多重量子井戸構造を有している。具体的には、受光層3は、たとえばInGaAs層とガリウムヒ素アンチモン(GaAsSb)層、窒化ガリウムインジウムヒ素(GaInNAs)層とGaAsSb層、インジウムヒ素(InAs)層とガリウムアンチモン(GaSb)層とで構成される一つの量子井戸が250ペア程度積層されて構成されている。InGaAs層、GaInNAs層、InAs層の厚みは、1nm以上10nm以下であり、GaAsSb層、GaSb層の厚みは1nm以上10nm以下である。受光層3は、バッファ層2の第2の主面2aと接する面と反対側に位置する第3の主面3aを有し、第3の主面3aを介して第3半導体層4と接続されている。InGaAs層、GaInNAs層、InAs層、GaSb層およびGaAsSb層は、ともに意図的にドープされていないノンドープ層であってもよいし、意図的に不純物をドープした低キャリア濃度層であってもよい。
第3半導体層4は、任意のIII−V族化合物半導体材料で構成されていればよいが、たとえばInGaAsで構成されている。第3半導体層4は、受光層3の第3の主面3aと接する面と反対側に位置する第4の主面4aを有し、第4の主面4aを介して第2半導体層5と接続されている。第3半導体層4は、不純物を意図的にドープしてもよいし、ノンドープであってもよい。第3半導体層4の厚み(積層方向Aにおける受光層3と第2半導体層5との間の距離)は、たとえば0.1μm以上3.0μm以下である。
第2半導体層5は、任意のIII−V族化合物半導体材料で構成されていればよいが、たとえばInPで構成されている。第2半導体層5は、第3半導体層4の第4の主面4aと接する面と反対側に位置する第5の主面5aを有している。積層方向Aにおける第2半導体層5の厚みは、たとえば0.75μm以上0.85μm以下である。
p型領域6は、p型の導電型を付与する不純物が第5の主面5aから第2半導体層5および第3半導体層4に選択拡散することにより形成されており、p型導電性を有している。また、第2半導体層は、成長中にp型不純物を流通させて形成してもよい。p型の導電型を付与する不純物は、たとえば亜鉛(Zn)である。
p型領域6は、第2半導体層5および第3半導体層4上において部分的に形成されている。具体的には、積層方向Aにおいては、第5の主面5aから第3半導体層4に延びるように形成されており、このときの積層方向Aにおける受光層3とp型領域6との距離は0.1μm未満である。つまり、p型領域6は受光層3内に形成されておらず、p型領域6の積層方向Aにおける下端(Zn拡散フロント)は第3半導体層4の内部に存在し、受光層3内には存在しない。言い換えると、Znは受光層3内に高濃度に導入されていない。一方、第5の主面5aに沿った方向においては、プレナー型受光素子として画素が配置される複数の領域にp型領域6が形成されている。
第3半導体層4のキャリア濃度N1と、第3半導体層4の膜厚W1とは、N1≦8.9×1015/W1、N1≦3.5×1015/W1、あるいはN1≦1.2×1015/W1を満足する領域を含んでいる。たとえば、動作電圧Vが1.5Vであるときには、上記膜厚W1が1μmであって上記キャリア濃度N1を3.5×1015cm−3以下とすれば第3半導体層4の全体を空乏化させることができる。
n型電極11は、基板1の裏面10b上に設けられている。n型電極11は、基板1とオーミック接触可能な材料を含んで構成されており、たとえばAu/Ge/Niで構成されている。III−V族化合物半導体基板1の厚みは、エピタキシャルウエハ10の成長後に、研磨あるいはエッチングによってたとえば40μm以上100μm以下に薄くしてもよい。
p型電極12は、第2半導体層5の第5の主面5a上(エピタキシャルウエハ10の表面10a上)に設けられている。p型電極12は、p型導電性を有するp型領域6とオーミック接合可能な材料で構成されていればよく、たとえばAu/Znで構成されている。
第5の主面5a上において、p型電極12が形成されていない領域には絶縁膜13が形成されている。絶縁膜13を構成する材料は、たとえばSiO、SiNである。
次に、本実施の形態に係る受光素子100の動作について説明する。まず、受光素子100のn型電極11およびp型電極12との間に所定の逆方向バイアス電圧を印加することにより、図1に示した曲線A〜曲線Cのいずれかより下側の領域の条件を満足するように第3半導体層4のキャリア濃度および空乏層の到達距離に対応する第3半導体層4の膜厚W1が設定されているため、積層方向Aにおいて第3半導体層4全体と受光層3を空乏化させることができる。測定対象とする光(たとえば近赤外光や中赤外光)は、基板1の裏面10b側から入射されると、基板1やバンドギャップが広いIII−V族化合物半導体材料で構成されているバッファ層2を透過して受光層3に達してそこで吸収され、電子‐正孔対を生成する。空乏層に生じている電界によって、電子はn型領域(バッファ層2、基板1を介してn型電極11)へ、正孔はp型領域(p型領域6を介してp型電極12)へ移動されて電流として読み出される。
次に、図3を参照して、本実施の形態に係るエピタキシャルウエハ10について説明する。本実施の形態に係るエピタキシャルウエハ10は、本実施の形態に係る受光素子100の製造に用いられるエピタキシャルウエハである。エピタキシャルウエハ10は、上述のように、基板1と、バッファ層2と、受光層3と、第3半導体層4と、第2半導体層5とを備える。第2半導体層5にはp型不純物を含んでいてもよい。
エピタキシャルウエハ10において、第3半導体層4は、受光層3と第2半導体層5との間の膜厚W1に相当する厚みを有している。具体的には、第3半導体層4内のキャリア濃度N1と膜厚W1とが、関係式N1≦8.9×1015/W1、N1≦3.5×1015/W1、あるいはN1≦1.2×1015/W1を満足するように設けられている。この関係式を満足するように設けられた第3半導体層4を備えるエピタキシャルウエハ10を用いて製造された受光素子100は、当該第3半導体層4において上述した関係式N1≦8.9×1015/W1、N1≦3.5×1015/W1、あるいはN1≦1.2×1015/W1を満足する領域を含んでおり、それぞれ動作電圧5.0V以下、1.5V以下、0.0Vで第3半導体層4内を完全に空乏化することができ、受光素子として動作させることができる。第3半導体層4は、不純物を意図的にドープしてもよいし、ノンドープであってもよい。
これら3つの関係式は、以下のようにして導出される。具体的には、まず、真空の誘電率ε、第3半導体層4の比誘電率ε、動作電圧V、電荷素量q、およびバッファ層2とp型領域6との間の拡散電位Vr、および空乏層の到達距離Lを用いた関係式(A):N1=2εε(V+V)/(qL)から、図1に示した曲線A〜曲線Cが導出される。すなわち、上記関係式に、動作電圧V=5V、真空の誘電率ε=8.854×10−14F/m、第3半導体層4の比誘電率ε=13.9、拡散電位Vr=0.76V、電荷素量q=1.6×10−19Cを代入すると、N1=8.9×1015/L(図1の曲線A)が導出される。さらに、図1の曲線Aで示される上記関係式から、同じキャリア濃度N1に対して上記関係式を満足する空乏層の到達距離Lより第3半導体層4の膜厚W1を小さく設定すれば、確実に第3半導体層4の全体を空乏化できる。すなわち、第3半導体層4について、動作電圧が5.0Vの場合には関係式N1≦8.9×1015/W1を満足するようにキャリア濃度N1および膜厚W1を設定すればよい。
また、上記関係式(A)に、動作電圧V=1.5V、真空の誘電率ε=8.854×10−14F/m、第3半導体層4の比誘電率ε=13.9、拡散電位Vr=0.76V、電荷素量q=1.6×10−19Cを代入して上述と同様に計算すると、動作電圧V=1.5Vであるときに満足するべき関係式N1≦3.5×1015/W1が導出される。また、上記関係式に、動作電圧V=0V、真空の誘電率ε=8.854×10−14F/m、第3半導体層4の比誘電率ε=13.9、拡散電位Vr=0.76V、電荷素量q=1.6×10−19Cを代入して上述と同様に計算すると、動作電圧V=0Vであるときに満足するべき関係式N1≦1.2×1015/W1が導出される。なお、上述のように動作電圧Vとして5.0V、1.5Vを設定したのは、実際の受光素子100で想定される動作電圧に近い値であるためである。また、動作電圧Vとして0Vを設定したのは、このようにすればバイアス無しで受光素子100を動作させることができるためである。
次に、本実施の形態に係る受光素子100の製造方法について説明する。本実施の形態に係る受光素子100の製造方法は、エピタキシャルウエハ10を用いて受光素子100を製造する方法である。
まず、エピタキシャルウエハ10を準備する(工程(S10))。具体的には、はじめに、n型導電性を有し、InPからなる基板1を準備する。次に、MOVPE法を用いて、バッファ層2をエピタキシャル成長させる。具体的には、基板1の第1の主面1a上に、n型不純物がドープされたInGaAsからなるバッファ層2をエピタキシャル成長させる。次に、受光層3をエピタキシャル成長させる。具体的には、バッファ層2の第2の主面2a上に、意図的に不純物をドープせずに(ドーパントガスを流通させずに)InGaAs層およびGaAsSb層、GaInNAs層およびGaAsSb層、あるいはInAs層およびGaSb層を交互に成長させる。次に、第3半導体層4を成長させる。具体的には、受光層3の第3の主面3a上に、意図的に不純物をドープせずに(ドーパントガスを流通させずに)InGaAsからなる第3半導体層4を成長させる。次に、第2半導体層5を成長させる。具体的には、第3半導体層4の第4の主面4a上に、意図的に不純物をドープさせた(ドーパントガスを流通させた)例えば、InPからなる第2半導体層5を成長させる。
次に、p型領域6を形成する(工程(S20))。具体的には、まず、第2半導体層5の第5の主面5a上にたとえば窒化珪素(SiN)膜からなる拡散マスクパターンを形成する。該拡散マスクパターンは、p型領域6が形成される領域に開口部を有している。次に、該拡散マスクパターンの開口部から、第2半導体層5にZnを選択拡散させる。拡散濃度および拡散深さを制御することにより、p型領域6は受光層3に達しないように形成される。p型領域は、第2半導体層5の成長中に、p型のドーパントガスを流通させp型領域を形成してもよい。
次に、裏面10b上にn型電極11を、第5の主面5a上にp型電極12および絶縁膜13を形成する(工程(S30))。n型電極11は基板1と、p型電極12はp型領域6と、それぞれオーミック接触するように設けられる。各電極の形成は、任意の成膜方法により行うことができる。以上のようにして、本実施の形態に係る受光素子100を得ることができる。
次に、本実施の形態に係る受光素子100の作用効果について説明する。本実施の形態に係る受光素子100は、第3半導体層4のキャリア濃度N1と第3半導体層4の膜厚W1とが、N1≦8.9×1015/W1、N1≦3.5×1015/W1、あるいはN1≦1.2×1015/W1を満足する領域が含まれるように設けられている。
そのため、受光素子100に所定の動作電圧(たとえば十分に低い逆方向電圧)を印加したときに、受光層3、第3半導体層4、および第2半導体層5が積層する方向(以下、単に積層方向という)において、第3半導体層4の全体を空乏化することができる。
また、本実施の形態に係る受光素子100は、上述のように、タイプII型の多重量子井戸構造を有する受光層3を備えるため、受光層3を構成するInGaAs、GaInNAs,InAs、GaSbおよびGaAsSbのバンドギャップエネルギーよりも低いエネルギーの光、つまり近赤外光や中赤外光を受光可能である。
また、本実施の形態に係る受光素子100は、第3半導体層4の厚みが0.1μm以上であるので、受光素子100を製造方法において、p型領域6が受光層3に達するように形成されることを、第3半導体層4により防止することができる。
また、本実施の形態に係る受光素子100は、エピタキシャルウエハ10を用いることにより、容易に得ることができる。
[実施例]
<試料>
まず、本実施の形態に係る受光素子100として、第3半導体層4の膜厚W1が1.0μm程度である10種類の受光素子100を準備した。具体的には、第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式がN1≦1.2×1015/W1を満足する2種類の受光素子100として、動作電圧Vが0.0Vのときに、第3半導体層4内のキャリア濃度N1が2×1014cm−3、1×1015cm−3である、2種類の受光素子100を準備した。さらに、第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式がN1≦3.5×1015/W1を満足する4種類の受光素子100として、動作電圧が1.5Vのときに第3半導体層4内のキャリア濃度N1が2×1014cm−3、1×1015cm−3、2×1015cm−3、3×1015cm−3である4種類の受光素子100を準備した。第3半導体層4におけるキャリア濃度N1と第3半導体層4の膜厚W1との関係式がN1≦8.9×1015/W1を満足する4種類の受光素子100として、動作電圧が5Vのときに第3半導体層4内のキャリア濃度N1が2×1014cm−3、1×1015cm−3、2×1015cm−3、3×1015cm−3である4種類の受光素子100を準備した。
なお、各受光素子100のキャリア濃度N1は、C−V測定法により測定した。
<評価>
<結果>
動作電圧によらず、第3半導体層4内のキャリア濃度N1が低いほど光電流値が大きく、感度が向上することが確認された。たとえばキャリア濃度N1がN1≦8.5×1015/W1を満足する場合、動作電圧5.0V以上で感度を向上させる事ができ、キャリア濃度N1がN1≦3.5×1015/W1を満足する場合、動作電圧1.5V以上で感度を向上させることができる。また、キャリア濃度N1がN1≦1.2×1015/W1を満足する場合には動作電圧に依らず感度を向上させることができた。具体的には、例えば、2×1016cm−3であって動作電圧を1.5Vとしたときの光電流値は30×10−12A/W程度であったが、たとえばキャリア濃度N1が2×1015cm−3であって動作電圧を1.5Vとしたときの光電流値は200×10−12A/Wであった。さらに、たとえばキャリア濃度N1が2×1014cm−3であって動作電圧を1.5Vとしたときの光電流値は700×10−12A/Wであった。これは、第3半導体層4内におけるキャリア濃度N1を低くすることで、同一の動作電圧において第3半導体層4内において空乏層を十分に拡げることができ、受光層3内において受光により生じた電子をより確実にp型電極12まで到達させることができるためと考えられる。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
本発明は、ノンドープ、あるいは不純物が意図的に添加されてなる第3半導体層を備える受光素子に特に有利に適用される。
1 基板
1a 第1の主面
2 第1半導体層
2 バッファ層
2a 第2の主面
3 受光層
3a 第3の主面
4 第3半導体層
4a 第4の主面
5 第2半導体層
5a 第5の主面
6 第2導電型領域(p型拡散領域)
10 エピタキシャルウエハ
10b 裏面
11 n型電極
12 p型電極
13 絶縁膜
100 受光素子

Claims (15)

  1. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2半導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦8.9×1015/W1を満足する領域を含む、受光素子。
  2. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2半導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦3.5×1015/W1を満足する領域を含む、受光素子。
  3. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2半導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦1.2×1015/W1を満足する領域を含む、受光素子。
  4. 前記第3半導体層の膜厚W1が0.1μm以上3μm以下である、請求項1〜請求項3のいずれか1項に記載の受光素子。
  5. 前記第3半導体層のキャリア濃度N1が2×1015cm−3以下である、請求項1〜請求項4のいずれか1項に記載の受光素子。
  6. 前記受光層はタイプII型の多重量子井戸構造を有している、請求項1〜請求項5のいずれか1項に記載の受光素子。
  7. 前記タイプII型の多重量子井戸構造が、InGaAs/GaAsSb、GaInNAs/GaAsSb、およびInAs/GaSbの群から選択される1つで構成されている、請求項6に記載の受光素子。
  8. 前記第2半導体層および前記第3半導体層の一部には、前記第1の導電型と異なる第2の導電型を付与する不純物が部分的に拡散してなる第2導電型領域が形成されている領域を含む請求項1〜請求項7のいずれか1項に記載の受光素子。
  9. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2半導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦8.9×1015/W1を満足する、エピタキシャルウエハ。
  10. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦3.5×1015/W1を満足する、エピタキシャルウエハ。
  11. 第1の導電型を有する第1半導体層と、
    前記第1半導体層上に積層するように配置され、III−V族化合物半導体からなる受光層と、
    前記受光層上に積層するように配置され、III−V族化合物半導体からなる第2半導体層と、
    前記受光層と前記第2半導体層とに挟まれるように配置され、前記受光層とは異なるIII−V族化合物半導体からなる第3半導体層とを備え、
    前記第3半導体層におけるキャリア濃度N1と前記第3半導体層の膜厚W1との関係式がN1≦1.2×1015/W1を満足する、エピタキシャルウエハ。
  12. 前記第3半導体層の膜厚W1が0.1μm以上3μm以下である、請求項9〜請求項11のいずれか1項に記載のいずれかのエピタキシャルウエハ。
  13. 第3半導体層のキャリア濃度N1が2×1015cm−3以下である、請求項9〜請求項12のいずれか1項に記載のエピタキシャルウエハ。
  14. 前記受光層はタイプII型の多重量子井戸構造を有している、請求項9〜請求項13のいずれか1項に記載のエピタキシャルウエハ。
  15. 前記タイプII型の多重量子井戸構造が、InGaAs/GaAsSb、GaInNAs/GaAsSb、およびInAs/GaSbの群から選択される1つで構成されている、請求項14に記載のエピタキシャルウエハ。
JP2014125258A 2014-06-18 2014-06-18 受光素子およびエピタキシャルウエハ Pending JP2016004936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014125258A JP2016004936A (ja) 2014-06-18 2014-06-18 受光素子およびエピタキシャルウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014125258A JP2016004936A (ja) 2014-06-18 2014-06-18 受光素子およびエピタキシャルウエハ

Publications (1)

Publication Number Publication Date
JP2016004936A true JP2016004936A (ja) 2016-01-12

Family

ID=55223998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014125258A Pending JP2016004936A (ja) 2014-06-18 2014-06-18 受光素子およびエピタキシャルウエハ

Country Status (1)

Country Link
JP (1) JP2016004936A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631079A (ja) * 1986-06-20 1988-01-06 Hitachi Ltd 半導体受光素子およびその製造方法
US6222200B1 (en) * 1999-04-19 2001-04-24 Nortel Networks Limited Photodetector with spectrally extended responsivity
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2012244124A (ja) * 2011-05-24 2012-12-10 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS631079A (ja) * 1986-06-20 1988-01-06 Hitachi Ltd 半導体受光素子およびその製造方法
US6222200B1 (en) * 1999-04-19 2001-04-24 Nortel Networks Limited Photodetector with spectrally extended responsivity
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2012244124A (ja) * 2011-05-24 2012-12-10 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置

Similar Documents

Publication Publication Date Title
US10714531B2 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US8274096B2 (en) Semiconductor device and method
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
JP5433948B2 (ja) 半導体受光素子
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
US8659053B2 (en) Semiconductor light detecting element
JPWO2006046276A1 (ja) アバランシェフォトダイオード
US8729602B2 (en) Avalanche photodiode
US9748427B1 (en) MWIR photodetector with compound barrier with P-N junction
US8754445B2 (en) Semiconductor device
US7560751B2 (en) Semiconductor photo-detecting element
JP2012216727A (ja) 受光素子、その製造方法および検出装置
WO2015079763A1 (ja) 受光素子
JP4702474B2 (ja) Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法
JP4985298B2 (ja) アバランシェフォトダイオード
JP2016004936A (ja) 受光素子およびエピタキシャルウエハ
JP5391945B2 (ja) 受光素子及びエピタキシャルウェハ
JP2018182261A (ja) 半導体受光デバイス
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ
JP5983716B2 (ja) Iii−v族化合物半導体受光素子
US20180254300A1 (en) Photodiode matrix with isolated cathodes
JP5659864B2 (ja) Iii−v族化合物半導体受光素子
KR20200066435A (ko) 항복전압이 개선된 수직형 pin 다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204