JP5391945B2 - 受光素子及びエピタキシャルウェハ - Google Patents

受光素子及びエピタキシャルウェハ Download PDF

Info

Publication number
JP5391945B2
JP5391945B2 JP2009206310A JP2009206310A JP5391945B2 JP 5391945 B2 JP5391945 B2 JP 5391945B2 JP 2009206310 A JP2009206310 A JP 2009206310A JP 2009206310 A JP2009206310 A JP 2009206310A JP 5391945 B2 JP5391945 B2 JP 5391945B2
Authority
JP
Japan
Prior art keywords
layer
concentration distribution
light receiving
diffusion concentration
distribution adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009206310A
Other languages
English (en)
Other versions
JP2011060855A (ja
Inventor
勝史 秋田
貴司 石塚
慧 藤井
陽一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009206310A priority Critical patent/JP5391945B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US13/394,650 priority patent/US8866199B2/en
Priority to KR1020117010094A priority patent/KR101308761B1/ko
Priority to CN2013102584046A priority patent/CN103426966A/zh
Priority to EP10813575.7A priority patent/EP2477234B1/en
Priority to CN201080005491.9A priority patent/CN102292833B/zh
Priority to PCT/JP2010/062228 priority patent/WO2011027624A1/ja
Priority to TW099124772A priority patent/TWI552371B/zh
Publication of JP2011060855A publication Critical patent/JP2011060855A/ja
Priority to US14/072,636 priority patent/US9159853B2/en
Application granted granted Critical
Publication of JP5391945B2 publication Critical patent/JP5391945B2/ja
Priority to US14/490,128 priority patent/US20150001466A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、受光素子及びエピタキシャルウェハに関する。
近時、InP基板を用いたIII−V系化合物半導体については、バンドギャップエネルギーが近赤外領域に対応することから、多数の研究開発が行われている。非特許文献1には、InGaAs−GaAsSbのタイプIIの量子井戸構造の受光層がInP基板上に形成され、p型またはn型のエピタキシャル層によるpn接合が形成されたカットオフ波長2.39ミクロンのフォトダイオードについて報告されている。非特許文献1には、更に、カットオフ波長を更に長波長化するには歪補償構造が必要であるとして、InGaAs−GaAsSbの歪補償量子井戸構造を用いたカットオフ波長2ミクロン〜5ミクロンのフォトダイオードの提案がなされている。
R.Sidhu, "Long-wavelength Photodiode onInP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells", IEEE PhotonicsTechnology Letters, Vol.17, No.12(2005), pp.2715-2717。
しかし、非特許文献1の場合、InGaAsに電極及びパッシベーション膜を形成することとなり、比較的大きな暗電流の発生が予想される。特に、InGaAsの結晶表面にパッシベーション膜を形成する技術については開発の途上にあり、暗電流を低減させるところまでには至っていない。そこで、本発明は、上記の事項を鑑みてなされたものであり、III−V族半導体から成り暗電流の低減された受光素子及びエピタキシャルウェハを提供することを目的としている。
本発明に係る受光素子は、III−V族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第1と第2の領域からなり、前記第2の領域は、所定の不純物元素を含み前記第1の領域に接しており、前記第2の領域の導電型はp型であり、前記窓層と前記拡散濃度分布調整層との接合面から前記第1の領域において前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のn型のキャリア濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にある、ことを特徴とする。
キャリア濃度が5×1015cm−3未満や1×1019cm−3を超えると、受光素子が画素として二つ隣接する場合に、この隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面(拡散濃度分布調整層と窓層の界面)では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明に係る受光素子は、拡散濃度分布調整層と窓層との接合面のn型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。
本発明に係る受光素子では、前記所定領域内のn型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のn型のキャリア濃度の最大値よりも大きいことが好ましい。このように、拡散濃度分布調整層と窓層との接合面近傍のみキャリア濃度を高くする方が特に暗電流を低減できる。
本発明に係る受光素子は、III−V族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第1と第2の領域からなり、前記第2の領域は、所定の不純物元素を含み前記第1の領域に接しており、前記第2の領域の導電型はp型であり、前記窓層と前記拡散濃度分布調整層との接合面から前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にある、ことを特徴とする。
キャリア濃度が5×1015cm−3未満や1×1019cm−3を超えると、受光素子が画素として二つ隣接する場合に、この隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明に係る受光素子は、拡散濃度分布調整層と窓層との接合面のn型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。そして、ドナー不純物の添加により、上記のようなキャリア濃度を実現できる。
本発明に係る受光素子では、前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きいことが好ましい。このように、拡散濃度分布調整層と窓層との接合面近傍のみドナーの濃度を高くする方が特に暗電流を低減できる。更に、前記所定領域の厚みは0.02μm以上0.2μm以下であるのが好ましい。所定領域の厚みが0.02μmを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。所定領域の厚みが0.2μmを上回ると過剰なn型キャリアによって、暗電流が増大する。
本発明に係る受光素子では、前記ドナーはSiであることが好ましい。Siを用いることによって、n型のキャリア濃度やドナー濃度の制御を容易に行うことができる。
本発明に係る受光素子では、前記不純物元素はZnであることが好ましい。Znが不純物元素としてドープされることによりp型領域が形成されているので、エピタキシャルウェハにおいてアレイ状に配列される複数の受光素子が形成される。
本発明に係る受光素子では、前記拡散濃度分布調整層はInGaAsからなることが好ましい。InP中よりもInGaAs中の方がZnの拡散速度が遅いため、Znの拡散深さの制御性が向上する。
本発明に係る受光素子では、前記窓層はInPからなることが好ましい。InPの結晶表面にパッシベーション膜を形成する技術は、InGaAsの表面にパッシベーション膜を形成する技術よりも蓄積があり、表面での暗電流リークを容易に抑制可能となる。InPからなる窓層は、エピタキシャル層を入射面側とする構造とした場合、受光層より入射側での近赤外光の吸収などを防止しながら、暗電流の抑制に有効に作用する。
本発明に係る受光素子では、前記受光層はタイプIIの多重量子井戸構造であることが好ましい。従って、近赤外域の長波長側(波長>2μm)に受光感度を持つ受光素子を作製できる。
本発明に係る受光素子では、前記多重量子井戸構造は、InGa1−xAs(0.38≦x≦0.68)とGaAs1−ySb(0.36≦y≦0.62)とのペア、又は、Ga1−tInAs1−u(0.4≦t≦0.8,0<u≦0.2)とGaAs1−vSb(0.36≦v≦0.62)とのペアから成ることが好ましい。これによって、近赤外域に受光感度を持つフォトダイオード等を、良好な結晶性を保持した上で、能率良く、大量に製造することができる。
本発明に係るエピタキシャルウェハは、III−V族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のn型のキャリア濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にある、ことを特徴とする。
キャリア濃度が5×1015cm−3未満や1×1019cm−3を超えると、受光素子が画素としてエピタキシャルウェハ内に二つ隣接する場合に、この隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明に係るエピタキシャルウェハは、拡散濃度分布調整層と窓層との接合面のn型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。
本発明に係るエピタキシャルウェハでは、前記窓層の前記所定領域内のn型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のn型のキャリア濃度の最大値よりも大きいことが好ましい。このように、拡散濃度分布調整層と窓層との接合面近傍のみキャリア濃度を高くする方が特に暗電流を低減できる。
本発明に係るエピタキシャルウェハは、III−V族半導体からなる基板と、
前記基板上に設けられた受光層と、前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にある、ことを特徴とする。
キャリア濃度が5×1015cm−3未満や1×1019cm−3を超えると、受光素子が画素としてエピタキシャルウェハ内に二つ隣接する場合に、この隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なpnp接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明に係るエピタキシャルウェハは、拡散濃度分布調整層と窓層との接合面のn型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。そして、ドナー不純物の添加により、上記のようなキャリア濃度を実現できる。
本発明に係るエピタキシャルウェハでは、前記窓層の前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きいことが好ましい。このように、拡散濃度分布調整層と窓層との接合面近傍のみドナーの濃度を高くする方が特に暗電流を低減できる。
本発明に係るエピタキシャルウェハでは、前記ドナーはSiであることが好ましい。Siを用いることによって、n型のキャリア濃度やドナー濃度の制御を容易に行うことができる。更に、前記所定領域の厚みは0.02μm以上0.2μm以下であるのが好ましい。所定領域の厚みが0.02μmを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。所定領域の厚みが0.2μmを上回ると過剰なn型キャリアによって、暗電流が増大する。
本発明によれば、III−V族半導体から成り、暗電流の低減された受光素子及びエピタキシャルウェハを提供することができる。
実施形態に係る受光素子の構成を説明するための図である。 実施形態に係る受光素子の効果を説明するための図である。 実施形態に係るエピタキシャルウェハの構成を説明するための図である。 実施形態に係る受光素子の実施例と比較例を示す図である。 実施形態に係る受光素子の実施例と比較例を示す図である。
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図1は、実施形態に係る受光素子1は、基板3、半導体層5、受光層7、拡散濃度分布調整層9、窓層11、絶縁膜13、p型電極15及びn型電極17を備える。半導体層5は、n型のInPからなる図示しないバッファ層を挟んで基板3上に設けられ、このバッファ層と半導体層5の裏面とが接している。
受光層7は半導体層5の表面に設けられ、拡散濃度分布調整層9は受光層7上に設けられている。拡散濃度分布調整層9の裏面は受光層7に接している。受光層7は、半導体層5と拡散濃度分布調整層9との間(換言すれば、受光層7は、基板3と拡散濃度分布調整層9との間)に設けられている。受光層7は、複数の量子井戸層と複数のバリア層とが交互に積層された多重量子井戸構造を有する。
拡散濃度分布調整層9は、受光層7と窓層11との間に設けられている。拡散濃度分布調整層9上に窓層11が設けられ、拡散濃度分布調整層9の表面と窓層11の裏面とが接している。窓層11の表面には絶縁膜13が設けられ、絶縁膜13は開口を有する。窓層11の表面にはp型電極15が設けられ、窓層11の表面に接している。
拡散濃度分布調整層9及び窓層11から成る半導体領域は、第1の領域19及び第2の領域21からなる。第2の領域21は、第1の領域19に接する面を有する。第2の領域21は不純物拡散領域25となっており、不純物拡散領域25には、所定の不純物元素(本実施形態においてはZn)を含む(ドープされている)。
p型電極15は、絶縁膜13の開口内に配置されている。p型電極15と窓層11との接続はオーミック接続である。n型電極17は、基板3の裏面に設けられ、この裏面に接している。n型電極17と基板3との接続はオーミック接続である。
基板3は、III−V族半導体であるInPからなる。基板3は、Sドープされておりn型の導電型を有する。基板3上のバッファ層(不図示)は、n型のInPからなり、10nm程度の厚みを有する。半導体層5は、n型のInGaAsからなり、150nm程度の厚みを有する。受光層7は、受光層7に含まれる複数のInGaAs層と複数のGaAsSb層とが交互に積層されたタイプIIの多重量子井戸構造を有する。受光層7には、InGaAs層及びGaAsSb層が例えば50組(ペア)含まれている。InGaAs層の厚みは5nm程度であり、GaAsSb層の厚みも5nm程度である。受光層7のInGaAs層及びGaAsSb層の具体的な組成は、InGa1−xAs(0.38≦x≦0.68)、及び、GaAs1−ySb(0.36≦y≦0.62)である。なお、受光層7は、Ga1−tInAs1−u(0.4≦t≦0.8,0<u≦0.2)とGaAs1−vSb(0.36≦v≦0.62)とを50組含む構成であってもよい。
拡散濃度分布調整層9は、III−V族半導体であるInGaAsから成り、1.0μm程度の厚みを有する。拡散濃度分布調整層9はドープされていない。
窓層11は、III−V族半導体であるInPからなり、0.8μm程度の厚みを有する。窓層11は、拡散濃度分布調整層9よりも大きいバンドギャップエネルギーを有する。窓層11にはn型ドーパントであるSiがドープされている。なお、拡散濃度分布調整層9のうち第2の領域21に含まれる部分と、窓層11のうち第2の領域21に含まれる部分とは何れもp型になっており、窓層11のうち第1の領域19はn型になっている。このように、第1の領域19は、第2の領域21とは異なった導電型を有している。窓層11と拡散濃度分布調整層9との接合面(窓層11の裏面又は拡散濃度分布調整層9の表面であり、窓層11と拡散濃度分布調整層9の界面)から少なくとも窓層11内に延びる所定の領域26内のn型のキャリア濃度又はドナー(Si)濃度は、5×1015cm−3以上1×1019cm−3以下の範囲内にある。図1に記載の領域26は、窓層11内にのみ拡がっているものであるが、領域26は、窓層11内だけでなく拡散濃度分布調整層9内にも拡がっている場合もある。この領域26の厚みL(窓層11と拡散濃度分布調整層9との接合面から窓層11の内側または拡散濃度分布調整層9の内側に向かう方向の領域26の幅)は0.02〜0.2μm程度である。領域26の厚みLが0.02μmを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。領域26の厚みLが0.2μmを上回ると過剰なn型キャリアによって、暗電流が増大する。
次に、受光素子1の製造方法について説明する。Ga、In、As、P、Sbの原料として、それぞれTEGa、TMIn、TBAs、TBP、TMSbを用いる。n型のドーピングにはTeESiを用いる。まず、図3に示すエピタキシャルウェハ27をMOVPE法により作製する。Sドープした基板3bを用意する。このSドープされた基板3b上に、n型ドープされたInPからなるバッファ層(不図示)を10nm成長し、このバッファ層上にn型ドープされたInGaAsからなる半導体層5bを0.15ミクロン成長し、この半導体層5b上にInGaAs−GaAsSbのタイプIIの多重量子井戸構造で構成される受光層7bを成長する。この多重量子井戸構造は、基板側からアンドープInGaAs層5nm、アンドープGaAsSb層5nmが交互に積層されており、この二層構造が50ペア繰り返された構造である。以上の受光層の形成までのすべての層の結晶成長温度を摂氏500度とする。以上の受光層の形成までのすべての層の結晶成長において、GaAsSbに対してはTEGa、TBAs及びTMSbを、InGaAsに対してはTEGa、TMIn及びTBAsを、InPに対してはTMIn及びTBPを、それぞれ原料ガスとして用いる。
次に、摂氏500度のもとで、受光層7bの上にInGaAsからなる拡散濃度分布調整層9bを成長し、更に、この拡散濃度分布調整層9bの上にInPからなる窓層11を成長する。拡散濃度分布調整層9bと窓層11bとの接合面から拡散濃度分布調整層9b内に0.05ミクロンの厚みを有する部分と、拡散濃度分布調整層9bと窓層11bとの接合面から窓層11b内に0.05ミクロンの厚みを有する部分との形成時には、何れもTeESiの供給量を、後述する実施例1〜実施例4の何れかのn型のキャリア濃度となるように調整する。
以上によってエピタキシャルウェハ27を作製した後、このエピタキシャルウェハ27を用いて受光素子1の作製を行う。窓層11bの表面から受光層7bの裏面側に延びるp型領域(受光素子1の不純物拡散領域25に対応)を、SiN膜の選択拡散マスクパターンの開口部からp型不純物のZnを選択拡散させることによって形成する。このp型領域に属する窓層11bの表面にはAuZnからなるp型電極15を、更に、基板3bの裏面にはAuGeNiからなるn型電極17を、それぞれオーミック接触するように設ける。基板3bの裏面側には、更にSiON膜の反射防止膜を設け、エピタキシャルウェハ27の表面側(窓層11b側)を入射面とする場合にエピタキシャルウェハ27の裏面側(基板3b側)における反射を防止し、クロストーク等を低減させる。以上のようにして受光素子1がエピタキシャルウェハ27を用いて作製される。エピタキシャルウェハ27の裏面側(基板3側)を入射面とする場合には、n型電極17はリング状または枠状とし、この中央部分にSiON膜の反射防止膜を設け、測定対象とする光の進入効率を高める。
なお、受光素子1の基板3はエピタキシャルウェハ27の基板3bの一部であり、受光素子1の半導体層5はエピタキシャルウェハ27の半導体層5bの一部であり、受光素子1の受光層7はエピタキシャルウェハ27の受光層7bの一部であり、受光素子1の拡散濃度分布調整層9はエピタキシャルウェハ27の拡散濃度分布調整層9bの一部であり、受光素子1の窓層11はエピタキシャルウェハ27の窓層11bの一部である。
次に、実施形態に係る受光素子1の実施例1〜4、及び、実施例1〜4に対する比較例1〜3、のそれぞれのn型のキャリア濃度及びドナー濃度を図4及び図5にそれぞれ示す。また、比較例1〜3に係る受光素子1aを図2(A)に示す。受光素子1aは、基板3a、半導体層5a、受光層7a、拡散濃度分布調整層9a、窓層11a、p型電極15a、n型電極17a及び不純物拡散領域25aを備え、これらは、それぞれ、受光素子1の基板3、半導体層5、受光層7、拡散濃度分布調整層9、窓層11、p型電極15、n型電極17及び不純物拡散領域25aに対応している。また、受光素子1の領域26に対応する領域26a(不図示)を有する。
図4には、窓層11又は窓層11a内のn型のキャリア濃度の最大値、領域26又は領域26a(窓層11と拡散濃度分布調整層9との接合面から窓層11内及び拡散濃度分布調整層9内にそれぞれ0.1μm延びている領域、又は、窓層11aと拡散濃度分布調整層9aとの接合面から窓層11a内及び拡散濃度分布調整層9a内にそれぞれ0.1μm延びている領域)内のn型のキャリア濃度の最大値、拡散濃度分布調整層9又は拡散濃度分布調整層9a内のn型のキャリア濃度の最大値、及び、−5Vでの暗電流(受光径15μmφ換算)、のそれぞれの実測値が、実施例1〜実施例4及び比較例1〜比較例3のそれぞれについて示されている。なお、図4に示すn型のキャリア濃度は、拡散濃度分布調整層9及び窓層11において不純物拡散領域25を除いた領域内の値であって、更に、拡散濃度分布調整層9a及び窓層11aにおいて不純物拡散領域25aを除いた領域内の値である。
更に、実施例1〜4、及び、比較例1〜3、のそれぞれのドナー濃度を図5に示す。図5には、窓層11又は窓層11a内のドナー濃度の最大値、領域26又は領域26a(窓層11と拡散濃度分布調整層9との接合面から窓層11内及び拡散濃度分布調整層9内において共に0.1μm延びている領域、又は、窓層11aと拡散濃度分布調整層9aとの接合面から窓層11a内及び拡散濃度分布調整層9a内において共に0.1μm延びている領域)内のドナー濃度の最大値、拡散濃度分布調整層9又は拡散濃度分布調整層9a内のドナー濃度の最大値、及び、−5Vでの暗電流(受光径15μmφ換算)、のそれぞれの実測値が、実施例1〜実施例4及び比較例1〜比較例3のそれぞれについて示されている。
以上説明した構成の受光素子1(実施形態1〜実施形態4)において、拡散濃度分布調整層9と窓層11との接合面におけるn型のキャリア濃度(領域26内のn型のキャリア濃度)の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内であって、当該接合面の近傍(領域26の近傍)のn型のキャリア濃度よりも比較的高くなっており、更に、拡散濃度分布調整層9と窓層11との接合面におけるドナー濃度(領域26内のドナー濃度)の最大値も、5×1015cm−3以上1×1019cm−3以下の範囲内であって、当該接合面の近傍(領域26の近傍)のドナー濃度よりも比較的高くなっている。
これに対し、比較例1に係る受光素子1aの場合、拡散濃度分布調整層9aと窓層11aとの接合面において(領域26a内において)、n型のキャリア濃度の最大値は、当該接合面の近傍(領域26aの近傍)のn型のキャリア濃度と同等かそれ以下であり、更に、拡散濃度分布調整層9aと窓層11aとの接合面におけるドナー濃度(領域26a内のドナー濃度)も、当該接合面の近傍(領域26aの近傍)のドナー濃度と同等かそれ以下となっている。このため、拡散濃度分布調整層9aと窓層11aとの接合面(領域26a内)において、空乏化やホール性の欠陥31(p型化)が生じる等によって、暗電流が増大する虞がある。
比較例2〜3に係る受光素子1aの場合、拡散濃度分布調整層9aと窓層11aとの接合面において(領域26a内において)、n型のキャリア濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲外であって、更に、拡散濃度分布調整層9aと窓層11aとの接合面におけるドナー濃度(領域26a内のドナー濃度)も、5×1015cm−3以上1×1019cm−3以下の範囲外である。このため、拡散濃度分布調整層9aと窓層11aとの接合面(領域26a内)において、空乏化やホール性の欠陥31(p型化)が生じる等によって、暗電流が増大する虞がある。
従って、受光素子1a同士が隣接する場合には、隣接する受光素子1aの一方から他方に暗電流がリークする虞があるが、受光素子1の場合、拡散濃度分布調整層9と窓層11との接合面(領域26内)において、n型のキャリア濃度及びドナー濃度(Si)が比較的高い(5×1015cm−3以上)ので、受光素子1aの場合のようなp型化が抑制され、よって、暗電流が低減される。よって、図2(B)に示すように、本発明に係る受光素子1の場合、隣接する二つの受光素子1の間の界面にpnp接合が形成されるので、隣接する一方の受光素子1側(横方向)においてリーク電流の発生が低減される。
1,1a…受光素子、11,11a,11b…窓層、13…絶縁膜、15a,15…p型電極、17,17a…n型電極、19…第1の領域、21…第2の領域、25,25a…不純物拡散領域、26…領域、27…エピタキシャルウェハ、3,3a,3b…基板、5,5a,5b…半導体層、7,7a,7b…受光層、9,9a,9b…拡散濃度分布調整層。

Claims (12)

  1. III−V族半導体からなる基板と、
    前記基板上に設けられた受光層と、
    前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、
    前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、
    を備え、
    前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第1と第2の領域からなり、
    前記第2の領域は、所定の不純物元素を含み前記第1の領域に接しており、
    前記第2の領域の導電型はp型であり、
    前記窓層と前記拡散濃度分布調整層との接合面から前記第1の領域において少なくとも前記窓層内に延びる所定領域内のn型のキャリア濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にあり、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のn型のキャリア濃度の最大値よりも大きく、
    前記受光層は、タイプIIの多重量子井戸構造である、ことを特徴とする受光素子。
  2. III−V族半導体からなる基板と、
    前記基板上に設けられた受光層と、
    前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、
    前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、
    を備え、
    前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第1と第2の領域からなり、
    前記第2の領域は、所定の不純物元素を含み前記第1の領域に接しており、
    前記第2の領域の導電型はp型であり、
    前記窓層と前記拡散濃度分布調整層との接合面から少なくとも前記窓層内に延びる所定領域内のドナーの濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にあり、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きく、
    前記受光層は、タイプIIの多重量子井戸構造である、ことを特徴とする受光素子。
  3. 前記ドナーはSiである、ことを特徴とする請求項2に記載の受光素子。
  4. 前記所定領域の厚みは0.02μm以上0.2μm以下である、ことを特徴とする請求項1〜請求項3のうち何れか一項に記載の受光素子。
  5. 前記不純物元素はZnである、ことを特徴とする請求項1〜請求項4のうち何れか一項に記載の受光素子。
  6. 前記拡散濃度分布調整層はInGaAsからなる、ことを特徴とする請求項1〜請求項5のうち何れか一項に記載の受光素子。
  7. 前記窓層はInPからなる、ことを特徴とする請求項1〜請求項6のうち何れか一項に記載の受光素子。
  8. 前記多重量子井戸構造は、InGa1−xAs(0.38≦x≦0.68)とGaAs1−ySb(0.36≦y≦0.62)とのペア、又は、Ga1−tInAs1−u(0.4≦t≦0.8,0<u≦0.2)とGaAs1−vSb(0.36≦v≦0.62)とのペアから成る、ことを特徴とする請求項1〜請求項7のうち何れか一項に記載の受光素子。
  9. III−V族半導体からなる基板と、
    前記基板上に設けられた受光層と、
    前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、
    前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、
    を備え、
    前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    前記窓層と前記拡散濃度分布調整層との接合面から少なくとも前記窓層内に延びる所定領域内のn型のキャリア濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にあり、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のn型のキャリア濃度の最大値よりも大きく、
    前記受光層は、タイプIIの多重量子井戸構造である、ことを特徴とするエピタキシャルウェハ。
  10. III−V族半導体からなる基板と、
    前記基板上に設けられた受光層と、
    前記受光層に接して設けられ、III−V族半導体からなる拡散濃度分布調整層と、
    前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、III−V族半導体からなる窓層と、
    を備え、
    前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    前記窓層と前記拡散濃度分布調整層との接合面から少なくとも前記窓層内に延びる所定領域内のドナーの濃度の最大値は、5×1015cm−3以上1×1019cm−3以下の範囲内にあり、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きく、
    前記受光層は、タイプIIの多重量子井戸構造である、ことを特徴とするエピタキシャルウェハ。
  11. 前記ドナーはSiである、ことを特徴とする請求項10に記載のエピタキシャルウェハ。
  12. 前記所定領域の厚みは0.02μm以上0.2μm以下である、ことを特徴とする請求項9〜請求項11のうち何れか一項に記載のエピタキシャルウェハ。
JP2009206310A 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ Active JP5391945B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2009206310A JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ
KR1020117010094A KR101308761B1 (ko) 2009-09-07 2010-07-21 Ⅲ-ⅴ족 화합물 반도체 수광 소자, ⅲ-ⅴ족 화합물 반도체 수광 소자를 제작하는 방법, 수광 소자 및 에피택셜 웨이퍼
CN2013102584046A CN103426966A (zh) 2009-09-07 2010-07-21 受光元件
EP10813575.7A EP2477234B1 (en) 2009-09-07 2010-07-21 Group iii-v compound semiconductor light receiving element, method for manufacturing group iii-v compound semiconductor light receiving element, light receiving element, and epitaxial wafer
CN201080005491.9A CN102292833B (zh) 2009-09-07 2010-07-21 Iii-v族化合物半导体受光元件
PCT/JP2010/062228 WO2011027624A1 (ja) 2009-09-07 2010-07-21 Iii-v族化合物半導体受光素子、iii-v族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ
US13/394,650 US8866199B2 (en) 2009-09-07 2010-07-21 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
TW099124772A TWI552371B (zh) 2009-09-07 2010-07-27 A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
US14/072,636 US9159853B2 (en) 2009-09-07 2013-11-05 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
US14/490,128 US20150001466A1 (en) 2009-09-07 2014-09-18 Group iii-v compound semiconductor photo detector, method of fabricating group iii-v compound semiconductor photo detector, photo detector, and epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009206310A JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013214796A Division JP5776745B2 (ja) 2013-10-15 2013-10-15 受光素子及びエピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2011060855A JP2011060855A (ja) 2011-03-24
JP5391945B2 true JP5391945B2 (ja) 2014-01-15

Family

ID=43948185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206310A Active JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP5391945B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032796A (ja) * 2013-08-06 2015-02-16 住友電気工業株式会社 受光素子、その製造方法、および光センサ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708409B2 (ja) * 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
JPH0547692A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JP3183931B2 (ja) * 1992-01-24 2001-07-09 日本電気株式会社 半導体受光素子
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP5008874B2 (ja) * 2005-02-23 2012-08-22 住友電気工業株式会社 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP5260909B2 (ja) * 2007-07-23 2013-08-14 住友電気工業株式会社 受光デバイス

Also Published As

Publication number Publication date
JP2011060855A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US9178089B1 (en) Strain-balanced extended-wavelength barrier detector
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
CN105720130B (zh) 基于量子阱带间跃迁的光电探测器
US10872987B2 (en) Enhanced quantum efficiency barrier infrared detectors
US9941431B2 (en) Photodiode having a superlattice structure
JP5691154B2 (ja) 受光素子アレイ及びエピタキシャルウェハ
JP2013251341A (ja) 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
US8324659B2 (en) InGaAsSbN photodiode arrays
WO2011155230A1 (ja) 受光素子アレイ
JP2010135360A (ja) アバランシェフォトダイオード
JP2012146806A (ja) 格子不整合赤外化合物半導体受光素子
JP7458696B2 (ja) 半導体積層体および受光素子
JP7024918B1 (ja) アバランシェフォトダイオード
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP5391945B2 (ja) 受光素子及びエピタキシャルウェハ
CN107393982B (zh) 提高铟砷/镓锑超晶格红外探测器材料截止波长的方法及铟砷/镓锑ⅱ类超晶格及其应用
JP4941525B2 (ja) 半導体素子の製造方法
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ
US20150162471A1 (en) Phototransistor device
US20180308999A1 (en) Semiconductor light receiving device
JP2011082348A (ja) 半導体素子および半導体ウエハ
JP5794288B2 (ja) 受光素子アレイ及びエピタキシャルウェハ
JP2016004936A (ja) 受光素子およびエピタキシャルウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5391945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250