JPH0547692A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547692A JPH0547692A JP3208300A JP20830091A JPH0547692A JP H0547692 A JPH0547692 A JP H0547692A JP 3208300 A JP3208300 A JP 3208300A JP 20830091 A JP20830091 A JP 20830091A JP H0547692 A JPH0547692 A JP H0547692A
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- dopant
- diffusion
- layer
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、イ
オン注入よるガードリングの形成を行なわないで、拡散
によって形成されるｐｎ接合界面エッジでの電気力線の
集中を防止してブレークダウンを起こり難くすることが
でき、素子特性を向上させることができる半導体装置の
製造方法を提供することを目的とする。 【構成】 ＩｎＰ結晶層１上に膜厚の厚い部分と薄い部
分を有するＩｎＧａＡｓ結晶層６を形成する工程と、次
いで、ドーパント雰囲気中で熱処理することにより、該
ＩｎＧａＡｓ結晶層６を介して該ＩｎＰ結晶層１内にド
ーパントを拡散させて拡散層２を形成する工程とを含む
ように構成する。
オン注入よるガードリングの形成を行なわないで、拡散
によって形成されるｐｎ接合界面エッジでの電気力線の
集中を防止してブレークダウンを起こり難くすることが
でき、素子特性を向上させることができる半導体装置の
製造方法を提供することを目的とする。 【構成】 ＩｎＰ結晶層１上に膜厚の厚い部分と薄い部
分を有するＩｎＧａＡｓ結晶層６を形成する工程と、次
いで、ドーパント雰囲気中で熱処理することにより、該
ＩｎＧａＡｓ結晶層６を介して該ＩｎＰ結晶層１内にド
ーパントを拡散させて拡散層２を形成する工程とを含む
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩｎＰ結晶層内に拡散
層を形成する半導体装置の製造方法に係り、特に、拡散
によって形成されるｐｎ接合界面エッジでのブレークダ
ウンを起こり難くすることができる半導体装置の製造方
法に関する。近年、ＩｎＰ結晶層内にｐｎ接合を有する
ようにＩｎＰ結晶層とは異なる導電型の拡散層を形成す
る半導体装置の製造方法においては、ｐｎ接合界面エッ
ジでブレークダウンが起き易いという問題があった。こ
のため、拡散によって形成されるｐｎ接合界面エッジで
のブレークダウンを起こり難くすることができる半導体
装置の製造方法が要求されている。
層を形成する半導体装置の製造方法に係り、特に、拡散
によって形成されるｐｎ接合界面エッジでのブレークダ
ウンを起こり難くすることができる半導体装置の製造方
法に関する。近年、ＩｎＰ結晶層内にｐｎ接合を有する
ようにＩｎＰ結晶層とは異なる導電型の拡散層を形成す
る半導体装置の製造方法においては、ｐｎ接合界面エッ
ジでブレークダウンが起き易いという問題があった。こ
のため、拡散によって形成されるｐｎ接合界面エッジで
のブレークダウンを起こり難くすることができる半導体
装置の製造方法が要求されている。
【０００２】
【従来の技術】従来の半導体装置の製造方法において
は、ｐｎ接合を選択的に形成する場合、拡散法が主に用
いられている。このような選択的な拡散はＳｉＮ等のマ
スクを形成することにより行われている。例えば、この
種の従来の半導体装置の製造方法においては、図５に示
すように、ＩｎＰ結晶層31上にドーパントを遮断する開
口部32を有するＳｉＮ等のマスク層33を形成した後、こ
のマスク層33の開口部32に露出されたＩｎＰ結晶層31内
に矢印の如く不純物をドーパントしてＩｎＰ結晶層31内
にＩｎＰ結晶層31とは異なる導電型の拡散層34を形成す
ることにより、ＩｎＰ結晶層31と拡散層34間にｐｎ接合
35を得ることができる。
は、ｐｎ接合を選択的に形成する場合、拡散法が主に用
いられている。このような選択的な拡散はＳｉＮ等のマ
スクを形成することにより行われている。例えば、この
種の従来の半導体装置の製造方法においては、図５に示
すように、ＩｎＰ結晶層31上にドーパントを遮断する開
口部32を有するＳｉＮ等のマスク層33を形成した後、こ
のマスク層33の開口部32に露出されたＩｎＰ結晶層31内
に矢印の如く不純物をドーパントしてＩｎＰ結晶層31内
にＩｎＰ結晶層31とは異なる導電型の拡散層34を形成す
ることにより、ＩｎＰ結晶層31と拡散層34間にｐｎ接合
35を得ることができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、マスク層33では拡
散はほとんど生じず開口部32内のＩｎＰ結晶層31中に等
方的に略等しい速度で拡散して拡散層34が形成されるた
め、マスク層33近傍でｐｎ接合35界面の曲率が小さくな
り、この状態で電界を印加すると、曲率の小さな部分に
電気力線が集中し、その結果、図６のＡに示す如くマス
ク層33近傍のｐｎ接合35界面エッジでブレークダウンが
起き易く、素子特性が劣化し易いという問題があった。
た従来の半導体装置の製造方法では、マスク層33では拡
散はほとんど生じず開口部32内のＩｎＰ結晶層31中に等
方的に略等しい速度で拡散して拡散層34が形成されるた
め、マスク層33近傍でｐｎ接合35界面の曲率が小さくな
り、この状態で電界を印加すると、曲率の小さな部分に
電気力線が集中し、その結果、図６のＡに示す如くマス
ク層33近傍のｐｎ接合35界面エッジでブレークダウンが
起き易く、素子特性が劣化し易いという問題があった。
【０００４】特に、強電界を印加するアバランシェフォ
トダイオードでは、拡散によって形成されるｐｎ接合界
面エッジでのブレークダウンを防ぐためにイオン注入に
よるガードリングの形成を行っている。しかしながら、
イオン注入とイオン活性化のための高温熱処理を行って
いるため、イオン注入と高温熱処理の際に結晶にダメー
ジを与え易く、素子特性が劣化し易かった。
トダイオードでは、拡散によって形成されるｐｎ接合界
面エッジでのブレークダウンを防ぐためにイオン注入に
よるガードリングの形成を行っている。しかしながら、
イオン注入とイオン活性化のための高温熱処理を行って
いるため、イオン注入と高温熱処理の際に結晶にダメー
ジを与え易く、素子特性が劣化し易かった。
【０００５】また、その他の半導体装置においても、こ
のようなｐｎ接合界面の曲率の小さなエッジにおける電
気力線の集中を低減することが、信頼性向上のために必
要であった。そこで本発明は、イオン注入によるガード
リングの形成を行なわないで、拡散によって形成される
ｐｎ接合界面エッジでの電気力線の集中を防止してブレ
ークダウンを起こり難くすることができ、素子特性を向
上させることができる半導体装置の製造方法を提供する
ことを目的とする。
のようなｐｎ接合界面の曲率の小さなエッジにおける電
気力線の集中を低減することが、信頼性向上のために必
要であった。そこで本発明は、イオン注入によるガード
リングの形成を行なわないで、拡散によって形成される
ｐｎ接合界面エッジでの電気力線の集中を防止してブレ
ークダウンを起こり難くすることができ、素子特性を向
上させることができる半導体装置の製造方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、ＩｎＰ結晶層上に膜
厚の厚い部分と薄い部分を有するＩｎＧａＡｓ結晶層を
形成する工程と、次いで、ドーパント雰囲気中で熱処理
することにより、該ＩｎＧａＡｓ結晶層を介して該Ｉｎ
Ｐ結晶層内にドーパントを拡散させて拡散層を形成する
工程とを含むものである。
の製造方法は上記目的達成のため、ＩｎＰ結晶層上に膜
厚の厚い部分と薄い部分を有するＩｎＧａＡｓ結晶層を
形成する工程と、次いで、ドーパント雰囲気中で熱処理
することにより、該ＩｎＧａＡｓ結晶層を介して該Ｉｎ
Ｐ結晶層内にドーパントを拡散させて拡散層を形成する
工程とを含むものである。
【０００７】本発明においては、前記ＩｎＧａＡｓ結晶
層をドーパントを拡散する領域において中心部が薄く周
辺部が厚くなるように形成するようにしてもよい。
層をドーパントを拡散する領域において中心部が薄く周
辺部が厚くなるように形成するようにしてもよい。
【０００８】
【作用】図１は本発明の原理説明図である。図１におい
て、Ａに示す矢印はドーパントの流れを示しており、こ
のドーパントガスが結晶中に取り込まれてＩｎＰ結晶層
１とは異なる導電型の拡散層２が形成される。３はＩｎ
Ｐ結晶層１と拡散層２間に形成されたｐｎ接合であり、
４は開口部５を有するドーパントを遮断するためのＳｉ
Ｎ等からなるマスク層である。６は下地ＩｎＰ結晶層１
へのドーパントの拡散量を適宜調節するために、ここで
はドーパントを拡散する領域において中心部が薄く周辺
部が厚くなるように形成されたＩｎＧａＡｓ結晶層であ
る。なお、ＩｎＰ結晶層１の導電型がｎ型の場合はドー
パントとしてはＺｎ、Ｃｄ等のｐ型不純物を用いること
ができ、またＩｎＰ結晶層１の導電型がｐ型の場合はド
ーパントとしてはＳｉ、Ｓ、Ｓｎ等のｎ型不純物を用い
ることができる。
て、Ａに示す矢印はドーパントの流れを示しており、こ
のドーパントガスが結晶中に取り込まれてＩｎＰ結晶層
１とは異なる導電型の拡散層２が形成される。３はＩｎ
Ｐ結晶層１と拡散層２間に形成されたｐｎ接合であり、
４は開口部５を有するドーパントを遮断するためのＳｉ
Ｎ等からなるマスク層である。６は下地ＩｎＰ結晶層１
へのドーパントの拡散量を適宜調節するために、ここで
はドーパントを拡散する領域において中心部が薄く周辺
部が厚くなるように形成されたＩｎＧａＡｓ結晶層であ
る。なお、ＩｎＰ結晶層１の導電型がｎ型の場合はドー
パントとしてはＺｎ、Ｃｄ等のｐ型不純物を用いること
ができ、またＩｎＰ結晶層１の導電型がｐ型の場合はド
ーパントとしてはＳｉ、Ｓ、Ｓｎ等のｎ型不純物を用い
ることができる。
【０００９】本発明では、図１に示すように、ＩｎＰ結
晶層１上に下地ＩｎＰ結晶層１へのドーパントの拡散量
を適宜調節するＩｎＧａＡｓ結晶層６をドーパントを拡
散する領域において中心部が薄く周辺部が厚くなるよう
に形成し、ＩｎＧａＡｓ結晶層６上にドーパントを遮断
する開口部５を有するマスク層４を形成した後、開口部
５内のＩｎＧａＡｓ結晶層６上からドーパントの拡散を
行っている。ＩｎＧａＡｓ結晶層６中のドーパントの拡
散速度は、ＩｎＰ結晶層１中の拡散速度に比べて４〜５
倍遅い。このため、図１に示すように、ＩｎＧａＡｓ結
晶層６に膜厚分布をつけ、ここではドーパントを拡散す
る領域において周辺部を厚く中心部を薄くすることによ
って、中心部よりも周辺部の拡散量を減らすことがで
き、周辺部の拡散を浅くすることができる。このため、
拡散深さを、中心部から周辺部に向かって徐々に薄くす
ることができ、その結果、従来の開口部内から直接Ｉｎ
Ｐ結晶層中に拡散させる場合よりもｐｎ接合３界面の曲
率半径を大きくすることができる。従って、拡散によっ
て形成されるｐｎ接合界面エッジでの電気力線の集中を
緩和してブレークダウンを起こり難くすることができ
る。
晶層１上に下地ＩｎＰ結晶層１へのドーパントの拡散量
を適宜調節するＩｎＧａＡｓ結晶層６をドーパントを拡
散する領域において中心部が薄く周辺部が厚くなるよう
に形成し、ＩｎＧａＡｓ結晶層６上にドーパントを遮断
する開口部５を有するマスク層４を形成した後、開口部
５内のＩｎＧａＡｓ結晶層６上からドーパントの拡散を
行っている。ＩｎＧａＡｓ結晶層６中のドーパントの拡
散速度は、ＩｎＰ結晶層１中の拡散速度に比べて４〜５
倍遅い。このため、図１に示すように、ＩｎＧａＡｓ結
晶層６に膜厚分布をつけ、ここではドーパントを拡散す
る領域において周辺部を厚く中心部を薄くすることによ
って、中心部よりも周辺部の拡散量を減らすことがで
き、周辺部の拡散を浅くすることができる。このため、
拡散深さを、中心部から周辺部に向かって徐々に薄くす
ることができ、その結果、従来の開口部内から直接Ｉｎ
Ｐ結晶層中に拡散させる場合よりもｐｎ接合３界面の曲
率半径を大きくすることができる。従って、拡散によっ
て形成されるｐｎ接合界面エッジでの電気力線の集中を
緩和してブレークダウンを起こり難くすることができ
る。
【００１０】
【実施例】以下、本発明を図面に基づいて説明する。図
２は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図２において、図１と同一符号は同
一または相当部分を示す。次に、その半導体装置の製造
方法について説明する。ここでは主にｎ−ＩｎＰ結晶層
１内にｐ−ＩｎＰ拡散層２を形成する工程について具体
的に説明する。
２は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図２において、図１と同一符号は同
一または相当部分を示す。次に、その半導体装置の製造
方法について説明する。ここでは主にｎ−ＩｎＰ結晶層
１内にｐ−ＩｎＰ拡散層２を形成する工程について具体
的に説明する。
【００１１】まず、図２（ａ）に示すように、ＣＶＤ法
等によりＩｎＰ結晶層１上にＳｉ3 Ｎ4 を膜厚0.1μm程
度で堆積した後、ＲＩＥ等によりＳｉ3 Ｎ4 膜をエッチ
ングしてＩｎＰ結晶層１が露出された開口部５を有する
マスク層４を形成する。次いで、ＭＯＶＰＥ法等により
開口部５内のＩｎＰ結晶層１上にＩｎＧａＡｓを選択成
長させてＩｎＧａＡｓ結晶層６を形成する。この時、ド
ーパントを拡散する領域において中心部が薄く周辺部が
厚くなるようにＩｎＧａＡｓ結晶層６が形成される。
等によりＩｎＰ結晶層１上にＳｉ3 Ｎ4 を膜厚0.1μm程
度で堆積した後、ＲＩＥ等によりＳｉ3 Ｎ4 膜をエッチ
ングしてＩｎＰ結晶層１が露出された開口部５を有する
マスク層４を形成する。次いで、ＭＯＶＰＥ法等により
開口部５内のＩｎＰ結晶層１上にＩｎＧａＡｓを選択成
長させてＩｎＧａＡｓ結晶層６を形成する。この時、ド
ーパントを拡散する領域において中心部が薄く周辺部が
厚くなるようにＩｎＧａＡｓ結晶層６が形成される。
【００１２】そして、Ｃｄ（Ｐ型）のドーパント雰囲気
中で熱処理することにより、ＩｎＧａＡｓ結晶層６を介
してＩｎＰ結晶層１内にＣｄ（Ｐ型）ドーパントを拡散
させて拡散層２を形成することにより、図２（ｂ）に示
すようなｐｎ接合３を得ることができる。このように、
本実施例では、ＩｎＰ結晶層１上にドーパントを拡散す
る領域において中心部が薄く周辺部が厚くなるようにＩ
ｎＧａＡｓ結晶層６を形成し、このＩｎＧａＡｓ結晶層
６を介してＩｎＰ結晶層１内にドーパントを拡散させて
拡散層２を形成したため、中心部よりも周辺部の拡散量
を減らすことができ、周辺部の拡散を浅くすることがで
きる。このため、拡散層２の拡散深さを中心から周辺に
向かって徐々に薄くすることができるため、従来の開口
部内から直接ＩｎＰ結晶層中に拡散させる場合よりもｐ
ｎ接合３界面の曲率半径を大きくすることができる。従
って、ｐｎ接合３界面エッジでの電気力線の集中を防止
してブレークダウンを起こり難くすることができ、素子
特性を向上させることができる。そして、特に高電界を
印加するようなアバランシェフォトダイオードの性能向
上に寄与するところが大きい。
中で熱処理することにより、ＩｎＧａＡｓ結晶層６を介
してＩｎＰ結晶層１内にＣｄ（Ｐ型）ドーパントを拡散
させて拡散層２を形成することにより、図２（ｂ）に示
すようなｐｎ接合３を得ることができる。このように、
本実施例では、ＩｎＰ結晶層１上にドーパントを拡散す
る領域において中心部が薄く周辺部が厚くなるようにＩ
ｎＧａＡｓ結晶層６を形成し、このＩｎＧａＡｓ結晶層
６を介してＩｎＰ結晶層１内にドーパントを拡散させて
拡散層２を形成したため、中心部よりも周辺部の拡散量
を減らすことができ、周辺部の拡散を浅くすることがで
きる。このため、拡散層２の拡散深さを中心から周辺に
向かって徐々に薄くすることができるため、従来の開口
部内から直接ＩｎＰ結晶層中に拡散させる場合よりもｐ
ｎ接合３界面の曲率半径を大きくすることができる。従
って、ｐｎ接合３界面エッジでの電気力線の集中を防止
してブレークダウンを起こり難くすることができ、素子
特性を向上させることができる。そして、特に高電界を
印加するようなアバランシェフォトダイオードの性能向
上に寄与するところが大きい。
【００１３】なお、上記実施例では、マスク層４の開口
部５内のＩｎＰ結晶層１上にＭＯＶＰＥ法によりＩｎＧ
ａＡｓを選択成長させることにより、ドーパントを拡散
する領域において中心部が薄く周辺部が厚くなるように
ＩｎＧａＡｓ結晶層６を形成する場合について説明した
が、本発明はこれに限定させるものではなく、例えば図
３に示すように、ＩｎＰ結晶層１上にＩｎＧａＡｓ結晶
層６を形成し、ＩｎＧａＡｓ結晶層６上に開口部５を有
するＳｉ3 Ｎ4 からるマスク層４を形成し、開口部５を
覆うようにレジストを塗布し、露光、現像によりレジス
トをパターニングしてマスク層４の開口部５幅よりも小
さい幅の開口部11を有するレジストマスク12を形成した
後、このレジストマスク12をマスクとして開口部11内の
ＩｎＰ結晶層１を部分的にエッチングして、ドーパント
を拡散する領域において中心部が薄く周辺部が厚くなる
ようにＩｎＧａＡｓ結晶層６を加工してもよい。
部５内のＩｎＰ結晶層１上にＭＯＶＰＥ法によりＩｎＧ
ａＡｓを選択成長させることにより、ドーパントを拡散
する領域において中心部が薄く周辺部が厚くなるように
ＩｎＧａＡｓ結晶層６を形成する場合について説明した
が、本発明はこれに限定させるものではなく、例えば図
３に示すように、ＩｎＰ結晶層１上にＩｎＧａＡｓ結晶
層６を形成し、ＩｎＧａＡｓ結晶層６上に開口部５を有
するＳｉ3 Ｎ4 からるマスク層４を形成し、開口部５を
覆うようにレジストを塗布し、露光、現像によりレジス
トをパターニングしてマスク層４の開口部５幅よりも小
さい幅の開口部11を有するレジストマスク12を形成した
後、このレジストマスク12をマスクとして開口部11内の
ＩｎＰ結晶層１を部分的にエッチングして、ドーパント
を拡散する領域において中心部が薄く周辺部が厚くなる
ようにＩｎＧａＡｓ結晶層６を加工してもよい。
【００１４】また、上記各実施例では、ドーパントを拡
散する領域において中心部が薄く周辺部が厚くなるよう
にＩｎＧａＡｓ結晶層６を形成することにより、ｐｎ接
合３界面の曲率半径を大きくする場合について説明した
が、本発明はこれに限定されるものではなく、図４に示
すように、ドーパントを拡散する領域において中心部が
厚く周辺部が薄くなるようにＩｎＧａＡｓ結晶層６を形
成しても従来よりもｐｎ接合界面の曲率半径を大きくす
ることができる。
散する領域において中心部が薄く周辺部が厚くなるよう
にＩｎＧａＡｓ結晶層６を形成することにより、ｐｎ接
合３界面の曲率半径を大きくする場合について説明した
が、本発明はこれに限定されるものではなく、図４に示
すように、ドーパントを拡散する領域において中心部が
厚く周辺部が薄くなるようにＩｎＧａＡｓ結晶層６を形
成しても従来よりもｐｎ接合界面の曲率半径を大きくす
ることができる。
【００１５】
【発明の効果】本発明によれば、拡散によって形成され
るｐｎ接合界面エッジでの電気力線の集中を防止してブ
レークダウンを起こり難くすることができ、素子特性を
向上させることができるという効果がある。
るｐｎ接合界面エッジでの電気力線の集中を防止してブ
レークダウンを起こり難くすることができ、素子特性を
向上させることができるという効果がある。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図３】本発明に適用できる半導体装置の製造方法を説
明する図である。
明する図である。
【図４】本発明に適用できる半導体装置の製造方法を説
明する図である。
明する図である。
【図５】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
【図６】従来例の課題を説明する図である。
１ ＩｎＰ結晶層 ２ 拡散層 ３ ｐｎ接合 ４ マスク層 ５ 開口部 ６ ＩｎＧａＡｓ結晶層 11 開口部 12 レジストマスク
Claims (2)
- 【請求項１】ＩｎＰ結晶層（１）上に膜厚の厚い部分と
薄い部分を有するＩｎＧａＡｓ結晶層（６）を形成する
工程と、 次いで、ドーパント用不純物雰囲気中で熱処理すること
により、該ＩｎＧａＡｓ結晶層（６）を介して該ＩｎＰ
結晶層（１）内にドーパントを拡散させて拡散層（２）
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】前記ＩｎＧａＡｓ結晶層（６）をドーパン
トを拡散する領域において中心部が薄く周辺部が厚くな
るように形成することを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208300A JPH0547692A (ja) | 1991-08-20 | 1991-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208300A JPH0547692A (ja) | 1991-08-20 | 1991-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547692A true JPH0547692A (ja) | 1993-02-26 |
Family
ID=16553971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208300A Withdrawn JPH0547692A (ja) | 1991-08-20 | 1991-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547692A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060855A (ja) * | 2009-09-07 | 2011-03-24 | Sumitomo Electric Ind Ltd | 受光素子及びエピタキシャルウェハ |
| JP2011155291A (ja) * | 2011-04-01 | 2011-08-11 | Sumitomo Electric Ind Ltd | 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置 |
| JP2011193024A (ja) * | 2008-02-01 | 2011-09-29 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
| JP2014064009A (ja) * | 2013-10-15 | 2014-04-10 | Sumitomo Electric Ind Ltd | 受光素子及びエピタキシャルウェハ |
| US8866199B2 (en) | 2009-09-07 | 2014-10-21 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer |
| EP3900053A4 (en) * | 2018-12-19 | 2022-09-28 | National Research Council of Canada | METHOD OF MAKING AN AVALANCHE PHOTODIODE USING SINGLE DIFFUSION |
-
1991
- 1991-08-20 JP JP3208300A patent/JPH0547692A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011193024A (ja) * | 2008-02-01 | 2011-09-29 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
| US8729527B2 (en) | 2008-02-01 | 2014-05-20 | Sumitomo Electric Industries, Ltd. | Light-receiving element, light-receiving element array, method for manufacturing light-receiving element and method for manufacturing light-receiving element array |
| JP2011060855A (ja) * | 2009-09-07 | 2011-03-24 | Sumitomo Electric Ind Ltd | 受光素子及びエピタキシャルウェハ |
| US8866199B2 (en) | 2009-09-07 | 2014-10-21 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer |
| US9159853B2 (en) | 2009-09-07 | 2015-10-13 | Sumitomo Electric Industries, Ltd. | Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer |
| JP2011155291A (ja) * | 2011-04-01 | 2011-08-11 | Sumitomo Electric Ind Ltd | 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置 |
| JP2014064009A (ja) * | 2013-10-15 | 2014-04-10 | Sumitomo Electric Ind Ltd | 受光素子及びエピタキシャルウェハ |
| EP3900053A4 (en) * | 2018-12-19 | 2022-09-28 | National Research Council of Canada | METHOD OF MAKING AN AVALANCHE PHOTODIODE USING SINGLE DIFFUSION |
| US11837681B2 (en) | 2018-12-19 | 2023-12-05 | National Research Council Of Canada | Method of fabricating an avalanche photodiode employing single diffusion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3996699B2 (ja) | 半導体光検出器 | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| US10580927B2 (en) | Process of forming light-receiving device | |
| US6593635B2 (en) | Light receiving semiconductor device with PIN structure | |
| JP2573201B2 (ja) | 半導体素子の拡散層形成方法 | |
| JPH0547692A (ja) | 半導体装置の製造方法 | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| JPH05234927A (ja) | 半導体デバイスの固相拡散による拡散領域の形成方法 | |
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| KR970009732B1 (ko) | 평면형 광검출기의 제조방법 | |
| JPS63237484A (ja) | 半導体装置 | |
| JPH07169709A (ja) | 半導体装置の製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JP3238823B2 (ja) | 受光素子 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPS61144076A (ja) | 半導体受光素子 | |
| JPS60171768A (ja) | プレ−ナ型半導体装置 | |
| JP2004228214A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
| JPS60213067A (ja) | 半導体装置の製造方法 | |
| JPS63138772A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JPS6182474A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| KR19990024496A (ko) | 스위칭 특성을 개선할 수 있는 전력 반도체장치의 제조방법 | |
| JPH11330529A (ja) | 半導体受光装置及びその製造方法 | |
| JPS59103385A (ja) | 半導体装置 | |
| JPH05299371A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |