JPS60171768A - プレ−ナ型半導体装置 - Google Patents
プレ−ナ型半導体装置Info
- Publication number
- JPS60171768A JPS60171768A JP2912884A JP2912884A JPS60171768A JP S60171768 A JPS60171768 A JP S60171768A JP 2912884 A JP2912884 A JP 2912884A JP 2912884 A JP2912884 A JP 2912884A JP S60171768 A JPS60171768 A JP S60171768A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- type
- ring regions
- diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract description 6
- 238000003486 chemical etching Methods 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- -1 thermal distortion Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野］
本発明は、ｌ’−Ｎ接合部の高い耐圧特性を得るために
形成されるガードリング拡散層を鳴するプレーナ半導体
装置に関し、特にその本来の高耐圧特性を十分維持し得
るプレーナ半導体装置に係る。
形成されるガードリング拡散層を鳴するプレーナ半導体
装置に関し、特にその本来の高耐圧特性を十分維持し得
るプレーナ半導体装置に係る。
プレーナ型半導体装置のＰ−Ｎ接合部の高耐圧特性を得
るために第１図に示すように半導体基板（１）の中心部
に形成した上記基板（１）と反対導電型の拡散領域（２
）の周縁に同心円状のこの領域（２）と同じ導電型のガ
ードリング拡散領域（３）を設けることが広く行なわれ
ている。
るために第１図に示すように半導体基板（１）の中心部
に形成した上記基板（１）と反対導電型の拡散領域（２
）の周縁に同心円状のこの領域（２）と同じ導電型のガ
ードリング拡散領域（３）を設けることが広く行なわれ
ている。
上記のガードリング拡散領域（３）を南するプレーナ半
導体装置は一般に次のような工程を経て製作される。
導体装置は一般に次のような工程を経て製作される。
すなわち、例えばＮ−導電型半導体基板（１）の−主面
に５ｉ０２ ＋ Ｓｉ３Ｎ４等の熱酸化膜を形成し、次
いで中央部のＰ型拡散領域（２）及びその周辺のＰ型ガ
ードリング拡散領域（３）を形成するためにホトレジス
トを用いて写真蝕刻法によシ窓明けを行ない、この窓部
を通してボロン等を拡散し上記の拡散領域（２）％ （
３）を同時に形成する。
に５ｉ０２ ＋ Ｓｉ３Ｎ４等の熱酸化膜を形成し、次
いで中央部のＰ型拡散領域（２）及びその周辺のＰ型ガ
ードリング拡散領域（３）を形成するためにホトレジス
トを用いて写真蝕刻法によシ窓明けを行ない、この窓部
を通してボロン等を拡散し上記の拡散領域（２）％ （
３）を同時に形成する。
次に半導体基板（１）の反対側主面からリン等を拡散し
てＮ＋層を形成した後、半導体基板（１）の表面の表面
安定化処理（パッシベーション）を行うが、このパッシ
ベーションを行うに先立ち一般に仄のような配慮を加え
ている。
てＮ＋層を形成した後、半導体基板（１）の表面の表面
安定化処理（パッシベーション）を行うが、このパッシ
ベーションを行うに先立ち一般に仄のような配慮を加え
ている。
すなわち、最初の工程で作成した熱酸化膜をそのまま残
してこの酸化膜上に鉛系ガラス、亜鉛系ガラス等の絶縁
物質（５）を付層させてパッシベーションするのではな
く、−亘、上記の酸化膜を化学エツチングにより除去し
、同時に半導体表面の一部をも除去するようにしている
。
してこの酸化膜上に鉛系ガラス、亜鉛系ガラス等の絶縁
物質（５）を付層させてパッシベーションするのではな
く、−亘、上記の酸化膜を化学エツチングにより除去し
、同時に半導体表面の一部をも除去するようにしている
。
これは長時間製作工程でマスクとして使用し、ピンホー
ル等の欠陥を生じているり能件のある熱酸化膜を用いる
よりは欠陥のない４ｒたな保護膜を形成した方が良いこ
と、及び半導体表面の一部をも除去するのは深いＰ−Ｎ
接合部を形成するために長時間選択拡散が行なわれるが
、この場合、かかる拡散中に表面汚染物、熱歪、結晶欠
陥等が生じ易すくこれらの欠陥を取シ除くためである。
ル等の欠陥を生じているり能件のある熱酸化膜を用いる
よりは欠陥のない４ｒたな保護膜を形成した方が良いこ
と、及び半導体表面の一部をも除去するのは深いＰ−Ｎ
接合部を形成するために長時間選択拡散が行なわれるが
、この場合、かかる拡散中に表面汚染物、熱歪、結晶欠
陥等が生じ易すくこれらの欠陥を取シ除くためである。
しかるに半導体表面を上記の目的のため化学エツチング
をする際に過剰なエツチングによってガードリング本来
の機能を喪失させてしまう場合がしばしばあった。
をする際に過剰なエツチングによってガードリング本来
の機能を喪失させてしまう場合がしばしばあった。
すなわち、例えば第２図に示すように半導体基板の表面
よシのエツチング深度と拡散深度ｘｊとの比が０．３以
上になると例えガードリングを有していても急激に高耐
圧特性が劣化することが明らかになっておシ、そのため
上記の比を少くとも０．３以内に制御しなければならな
いが、この精密な制御が困難でありエツチング深度の深
い過剰なエツチングによってガードリング効果を減少な
いしは喪失させてしまう欠点があった。
よシのエツチング深度と拡散深度ｘｊとの比が０．３以
上になると例えガードリングを有していても急激に高耐
圧特性が劣化することが明らかになっておシ、そのため
上記の比を少くとも０．３以内に制御しなければならな
いが、この精密な制御が困難でありエツチング深度の深
い過剰なエツチングによってガードリング効果を減少な
いしは喪失させてしまう欠点があった。
本発明は上記の挙情に基づきなされたもので、拡散工程
中に形成され半導体基板表面部の欠陥層を除去するため
に施こされる化学エツチングのエツチング深度をさほど
亡考慮することなくエツチングできかつガードリング機
能を喪失させることなく十分な信頼性の得られるブレー
ナ型半導体装１〃を提供することを目的とする。
中に形成され半導体基板表面部の欠陥層を除去するため
に施こされる化学エツチングのエツチング深度をさほど
亡考慮することなくエツチングできかつガードリング機
能を喪失させることなく十分な信頼性の得られるブレー
ナ型半導体装１〃を提供することを目的とする。
本発明は半導体基板の一主面中心部にこの半導体基板の
導電型と反対４電型の拡散領域を有し、この領域外周に
同心円状に上記拡散領域の導電型と同一の導電型のガー
ドリング拡散領域を有するブレーナ型半導体装置におい
て、前記中心部の拡散領域と前ＩｉＣガードリング拡散
領域上にまたがるように形成された第１の絶縁層と、前
記力ンードリング拡散領域の少くとも外側一部分を含む
ように形成されたエツチング掘込溝と、少なくとも、こ
の掘込溝内に第２の絶縁層とを有し、第１の絶縁層は選
択拡散時のものを後工程で除去せずにそのまま残存させ
一部おき、ガードリング拡散領域の表面の十分濃度が商
い部分がエツチングにより除去されることを防止すると
共に他のガードリング拡散領域の外側部分を必要に応じ
て十分に深くエラチングミＪ能にしガードリングによる
高耐圧特性を十分維持できるようにしたものである。
導電型と反対４電型の拡散領域を有し、この領域外周に
同心円状に上記拡散領域の導電型と同一の導電型のガー
ドリング拡散領域を有するブレーナ型半導体装置におい
て、前記中心部の拡散領域と前ＩｉＣガードリング拡散
領域上にまたがるように形成された第１の絶縁層と、前
記力ンードリング拡散領域の少くとも外側一部分を含む
ように形成されたエツチング掘込溝と、少なくとも、こ
の掘込溝内に第２の絶縁層とを有し、第１の絶縁層は選
択拡散時のものを後工程で除去せずにそのまま残存させ
一部おき、ガードリング拡散領域の表面の十分濃度が商
い部分がエツチングにより除去されることを防止すると
共に他のガードリング拡散領域の外側部分を必要に応じ
て十分に深くエラチングミＪ能にしガードリングによる
高耐圧特性を十分維持できるようにしたものである。
以下に、本発明の一実施例を図面を参照して説明する。
なお、本発明の実施例ではガードリングを有するダイオ
ードを例にして説明するが、勿論サイリスタやトランジ
スタ等の他の半導体装置も適用し得るものである。
ードを例にして説明するが、勿論サイリスタやトランジ
スタ等の他の半導体装置も適用し得るものである。
まず、比抵抗４０〜６０Ωα、板厚２４０μｍ程度のＮ
型シリコン半導体基板（１１）を用意し、この基板（１
１）の中心部にＰ型アノード領域（１２）、この領域（
１２）の周縁に一定の間隔を隔てて環状のＰ型ガードリ
ング領域（１３）を形成すべく半導体基板（１１）の−
主面全面に成長式せた第１の熱酸化膜（１４）を写真蝕
刻法を用いて所定のマスクパターンに形成する。
型シリコン半導体基板（１１）を用意し、この基板（１
１）の中心部にＰ型アノード領域（１２）、この領域（
１２）の周縁に一定の間隔を隔てて環状のＰ型ガードリ
ング領域（１３）を形成すべく半導体基板（１１）の−
主面全面に成長式せた第１の熱酸化膜（１４）を写真蝕
刻法を用いて所定のマスクパターンに形成する。
次に上記のマスクパターンを利用してボロン拡散を行な
う。この時の拡散温度は約１２５０℃、拡散時間は約３
０時間である。
う。この時の拡散温度は約１２５０℃、拡散時間は約３
０時間である。
次いで、シリコン牛導体基板（１１）の反対主面側にＮ
＋カソード領域（１５）を形成すべく熱酸化膜を除去し
た後、リン拡散を行なう。この時の拡散温度は約１２０
０℃、拡散時間は約５時間である。
＋カソード領域（１５）を形成すべく熱酸化膜を除去し
た後、リン拡散を行なう。この時の拡散温度は約１２０
０℃、拡散時間は約５時間である。
その後、半導体基板（１１）の表面をパツシベーシヨン
するために化学エツチングを施こすが、この場合、前記
アノード領域（１２）と前記ガードリング領域（１３）
との間のＮ−領域（ｌｌａ）上の熱酸化膜（１４）は除
去せずにそのまま残存させておく。すなわち、この領域
に動作中に加わる電圧は２００〜３００Ｖ程度であり、
他の領域に加わる電圧に比較して低いためこの熱酸化膜
（１４）によるパッシベーションによって十分、稍い（
Ｅｔ頼性を得ることが可能だからである。
するために化学エツチングを施こすが、この場合、前記
アノード領域（１２）と前記ガードリング領域（１３）
との間のＮ−領域（ｌｌａ）上の熱酸化膜（１４）は除
去せずにそのまま残存させておく。すなわち、この領域
に動作中に加わる電圧は２００〜３００Ｖ程度であり、
他の領域に加わる電圧に比較して低いためこの熱酸化膜
（１４）によるパッシベーションによって十分、稍い（
Ｅｔ頼性を得ることが可能だからである。
しかるに前記ガードリング領域（１３）の外側部分はよ
り高い電圧が加わるためにガラス等の十分緻密な絶縁物
質でパッシベーションする必要がある。
り高い電圧が加わるためにガラス等の十分緻密な絶縁物
質でパッシベーションする必要がある。
そこで第１の絶縁層である熱酸化膜（１４）をＰ型ガー
ドリング領域（１３）上に最外周を除いて残存させてお
き、化学エツチングにより最外周近傍に堀込溝（１６）
を形成する際に前記ガードリング領域（１３）の表面の
十分濃度が商い部分が共に除去されないようにする。
ドリング領域（１３）上に最外周を除いて残存させてお
き、化学エツチングにより最外周近傍に堀込溝（１６）
を形成する際に前記ガードリング領域（１３）の表面の
十分濃度が商い部分が共に除去されないようにする。
このようにすれはエツチング深度金深くシてもガードリ
ングによる効果には何ら悲影響を与えることがなく、製
作工程中に生じた半導体基板表面の欠陥層をエツチング
深度の深いエツチングによって十分除去することが可能
となる。
ングによる効果には何ら悲影響を与えることがなく、製
作工程中に生じた半導体基板表面の欠陥層をエツチング
深度の深いエツチングによって十分除去することが可能
となる。
上記のエツチングによる堀込溝（１６）の形成後は、こ
の溝（１６）内にガラス等の絶縁物質によシ第２の絶縁
層（１７）を形成する。なお、この第２の絶縁層は熱酸
化膜（１４）上にオーバーラツプするようにしてもよい
。
の溝（１６）内にガラス等の絶縁物質によシ第２の絶縁
層（１７）を形成する。なお、この第２の絶縁層は熱酸
化膜（１４）上にオーバーラツプするようにしてもよい
。
次に、第４図は本発明の他の実施例を示すものであり、
この実施例では中心部のＰ型アノード領域（１２）の外
側に所定の間隔を隔てて複数（図示では３段）のＰ型ガ
ードリング領域（１３ａ）、（１３ｂ）、（１３ｃ）が
設けられ、最外周のガードリング領域（１３ｃ）に前記
実施例と同様にガラス等の緻慴な絶縁物質によるパッシ
ベーションを施こすと共に化学エツチングの際には第１
の絶縁Ｉ−である熱酸化膜（１４）をＰ型ガードリング
（１３ｃ）の表・面上にその最外周を除いて残存させて
おき、前記同様にエツチングするものである。
この実施例では中心部のＰ型アノード領域（１２）の外
側に所定の間隔を隔てて複数（図示では３段）のＰ型ガ
ードリング領域（１３ａ）、（１３ｂ）、（１３ｃ）が
設けられ、最外周のガードリング領域（１３ｃ）に前記
実施例と同様にガラス等の緻慴な絶縁物質によるパッシ
ベーションを施こすと共に化学エツチングの際には第１
の絶縁Ｉ−である熱酸化膜（１４）をＰ型ガードリング
（１３ｃ）の表・面上にその最外周を除いて残存させて
おき、前記同様にエツチングするものである。
なお、第４図において、前記実施例と同一部分には同一
符号を付してその詳しい説明は省略する。
符号を付してその詳しい説明は省略する。
上記の実施例においても先の実施例と同様に熱酸化膜（
１４）の残存によシ、Ｐ型ガードリング（１３ａ）、（
１３ｂ）、 （１３ｃ）の十分濃度が高い表面部分がエ
ッチ゛ジグされるおそれがなくなシ、エツチング深度を
必要に応じて深くすることができるため半導体装置の製
作工程中に生じた半導体基板表面の欠陥層を光音に除去
でき商耐圧性を維持したイｄ頼性の茜い装置を得ること
がｉｌ能となる。
１４）の残存によシ、Ｐ型ガードリング（１３ａ）、（
１３ｂ）、 （１３ｃ）の十分濃度が高い表面部分がエ
ッチ゛ジグされるおそれがなくなシ、エツチング深度を
必要に応じて深くすることができるため半導体装置の製
作工程中に生じた半導体基板表面の欠陥層を光音に除去
でき商耐圧性を維持したイｄ頼性の茜い装置を得ること
がｉｌ能となる。
本発明は上記のようにガードリング領域の表面所定部分
に第１の絶縁層を残存させ、上り活電圧が加わる部分に
は十分緻密な絶縁物質による第２の絶縁層によって被覆
するようにしたので、パッシベーション工程時の深いエ
ツチング深度に伴うガードリング機能の喪失が防止され
高耐圧特性を維持でさ十分信頼性を確保したプレーナ型
半導体装置を得ることができる。
に第１の絶縁層を残存させ、上り活電圧が加わる部分に
は十分緻密な絶縁物質による第２の絶縁層によって被覆
するようにしたので、パッシベーション工程時の深いエ
ツチング深度に伴うガードリング機能の喪失が防止され
高耐圧特性を維持でさ十分信頼性を確保したプレーナ型
半導体装置を得ることができる。
第１図は、従来のガードリングを有するプレーナ型半導
体装置の横断面図、第２図は半導体基板表面からのエツ
チング深度と耐圧との関係を示すグラフ、第３図は本発
明の一実施例を示すガードリングを有するプレーナ型半
導体装置の横断面図、第４図は本発明の他の実施例を示
す上記同様の一部切欠横断面図である。 １１・・・半導体基板、 １２・・・ｐｍアノード頒領域 １３・・・Ｐ型ガードリング領域、 １４・・・熱酸化膜、 １５・・・Ｎ カソード領域、 １６・・・堀込溝、 １７・°°第２の絶縁層 出願人 日本インターナショナル整流器株式会社第１図 第３図 第４図
体装置の横断面図、第２図は半導体基板表面からのエツ
チング深度と耐圧との関係を示すグラフ、第３図は本発
明の一実施例を示すガードリングを有するプレーナ型半
導体装置の横断面図、第４図は本発明の他の実施例を示
す上記同様の一部切欠横断面図である。 １１・・・半導体基板、 １２・・・ｐｍアノード頒領域 １３・・・Ｐ型ガードリング領域、 １４・・・熱酸化膜、 １５・・・Ｎ カソード領域、 １６・・・堀込溝、 １７・°°第２の絶縁層 出願人 日本インターナショナル整流器株式会社第１図 第３図 第４図
Claims (1)
- 半導体基板の一主面中心部にこの基板の導電型と反対導
電型の拡散領域を有し、この領域の外側に所定の間隔を
隔てて環状に設けられた上記拡散領域の導電型と同じ導
電型のカードリング拡散領域を市するプレーナ型半導体
装置において、前記中心部の拡散領域と前記ガードリン
グ拡散領域上にまたがるように形成された第１の絶縁層
と、前記ガードリング拡散領域の少くとも外側一部分を
含むように形成されたエツチング掘込溝と、少なくとも
この掘込溝内に第２の絶縁層とを有することをｑｆ徴と
するプレーナ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2912884A JPS60171768A (ja) | 1984-02-17 | 1984-02-17 | プレ−ナ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2912884A JPS60171768A (ja) | 1984-02-17 | 1984-02-17 | プレ−ナ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60171768A true JPS60171768A (ja) | 1985-09-05 |
Family
ID=12267659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2912884A Pending JPS60171768A (ja) | 1984-02-17 | 1984-02-17 | プレ−ナ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60171768A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304824A (en) * | 1990-08-31 | 1994-04-19 | Sumitomo Electric Industries, Ltd. | Photo-sensing device |
| US5884875A (en) * | 1995-04-26 | 1999-03-23 | Nissan Motor Co., Ltd. | Structure for mounting automotive installation and mounting method thereof |
-
1984
- 1984-02-17 JP JP2912884A patent/JPS60171768A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304824A (en) * | 1990-08-31 | 1994-04-19 | Sumitomo Electric Industries, Ltd. | Photo-sensing device |
| US5884875A (en) * | 1995-04-26 | 1999-03-23 | Nissan Motor Co., Ltd. | Structure for mounting automotive installation and mounting method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| US3789503A (en) | Insulated gate type field effect device and method of making the same | |
| US4597166A (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
| JPS60171768A (ja) | プレ−ナ型半導体装置 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| EP0206136A2 (en) | Semiconductor device manufacturing method | |
| US4118257A (en) | Method for producing a semiconductor device having monolithically integrated units in a semiconductor body | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH0580833B2 (ja) | ||
| JPS59208731A (ja) | 半導体装置の製造方法 | |
| JPS63136531A (ja) | 半導体装置 | |
| JPS61251083A (ja) | 半導体装置 | |
| JPS5913322A (ja) | 半導体装置の製造方法 | |
| JPH01260832A (ja) | 半導体素子の製造方法 | |
| JPH04125975A (ja) | 半導体素子およびその製造方法 | |
| JPS5830735B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH09260717A (ja) | フォトダイオードの製造方法 | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JPS63138772A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPS592370A (ja) | 半導体装置及びその製造方法 | |
| JPS61129824A (ja) | 半導体装置の製造方法 |