JPS5913322A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5913322A JPS5913322A JP12202782A JP12202782A JPS5913322A JP S5913322 A JPS5913322 A JP S5913322A JP 12202782 A JP12202782 A JP 12202782A JP 12202782 A JP12202782 A JP 12202782A JP S5913322 A JPS5913322 A JP S5913322A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusing
- layer
- semiconductor substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダイオードやサイリスクなどの半導体装置の製
造方法に関し、特に、りンなどの異常拡散（リンスパイ
ク）を防止する工程を備えた半導体装置の製造方法に関
するものである。
造方法に関し、特に、りンなどの異常拡散（リンスパイ
ク）を防止する工程を備えた半導体装置の製造方法に関
するものである。
従来の半導体装置の製造プロセスについてサイリスクの
場合を例にとり、第１図を参照して簡単に説明する。
場合を例にとり、第１図を参照して簡単に説明する。
まず、抵抗率１５００ｍ，厚さ４５５μｍ（ｊ）Ｎ型ノ
リコン基板１０を用意する。第１図（＆）に示す様に、
この基板の一方の面を酸化膜（ＳｉＯｘ膜》１３にて被
い、１０００℃以下の低温にてＮ型不純物リンを拡散し
、極《薄い１μｍ以下のＮ＋層１１を形成する。
リコン基板１０を用意する。第１図（＆）に示す様に、
この基板の一方の面を酸化膜（ＳｉＯｘ膜》１３にて被
い、１０００℃以下の低温にてＮ型不純物リンを拡散し
、極《薄い１μｍ以下のＮ＋層１１を形成する。
続いて、第１図＜ｂ）に示すように、高温（ｊ２５Ｄ”
ｃ）ＶＣて長時間引伸し拡散をすることにより、Ｎ４層
１１の厚さを約７０μｍにまで拡大Ｊる。その後、第１
図（ｃ）に示す様に、Ｐ型不純物ガリウムを１１００〜
１２００℃にて拡散し、薄い（８μｍ）Ｐ＋層１５．１
６を基板１０の両面に形成する、 さらに、第１図（ｄ）に示す様に、Ｎ＋層１１側のＰ＋
層１６を化学エッチにて除去した後、第１図（＋１）に
示す様に、約１２５０℃の高温にてＰ＋層１５を約７５
μｍまで引伸し拡散する。以上の工程により、Ｎ＋ＮＰ
＋の接合構造が得られる。
ｃ）ＶＣて長時間引伸し拡散をすることにより、Ｎ４層
１１の厚さを約７０μｍにまで拡大Ｊる。その後、第１
図（ｃ）に示す様に、Ｐ型不純物ガリウムを１１００〜
１２００℃にて拡散し、薄い（８μｍ）Ｐ＋層１５．１
６を基板１０の両面に形成する、 さらに、第１図（ｄ）に示す様に、Ｎ＋層１１側のＰ＋
層１６を化学エッチにて除去した後、第１図（＋１）に
示す様に、約１２５０℃の高温にてＰ＋層１５を約７５
μｍまで引伸し拡散する。以上の工程により、Ｎ＋ＮＰ
＋の接合構造が得られる。
続いて、第１図Ｃ！）に示す様に、Ｐｍｌ５の側のＳｉ
０２膜１３を局部的に除去した後、第１図（ｇＪに示す
ように、１１００〜１２１ＪＯＣにて、Ｎ型不純物リン
をドープすることにより、比較的薄い（８〜１０μｓ）
Ｎ＋層１８を形成する。
０２膜１３を局部的に除去した後、第１図（ｇＪに示す
ように、１１００〜１２１ＪＯＣにて、Ｎ型不純物リン
をドープすることにより、比較的薄い（８〜１０μｓ）
Ｎ＋層１８を形成する。
さらに、第１図（ｈ）に示す様忙、約１２５０℃にて、
Ｎ”ｆｆｉｌ８を約３０μｍまで引伸し拡散する。続い
て、第１図（ｌ）に示す様に、約１２５０℃にてガリウ
ム不純物を拡散し、Ｐ＋層１９を形成する。以上の工程
によって、Ｐ Ｎ ＮＰ Ｎ構造のサイリスクが
得られる。
Ｎ”ｆｆｉｌ８を約３０μｍまで引伸し拡散する。続い
て、第１図（ｌ）に示す様に、約１２５０℃にてガリウ
ム不純物を拡散し、Ｐ＋層１９を形成する。以上の工程
によって、Ｐ Ｎ ＮＰ Ｎ構造のサイリスクが
得られる。
第２図は、第１図に示した従来のプロセス（ａ）〜（１
）の５ちの（ｂ）および（ｄ）をさらに詳細に示したも
のである。
）の５ちの（ｂ）および（ｄ）をさらに詳細に示したも
のである。
第２図（ｂ）に示す様に、酸化膜ＩＡＫピンホール等が
有ると、局部的ｒｃ．ｖｙの異常拡散層一すなわち，リ
ンのスパイクＮ＋層１２０が形成され、続いて同図（●
）に示す様に，ガリウムを拡散することκよりＰ 層１
５が形成される。
有ると、局部的ｒｃ．ｖｙの異常拡散層一すなわち，リ
ンのスパイクＮ＋層１２０が形成され、続いて同図（●
）に示す様に，ガリウムを拡散することκよりＰ 層１
５が形成される。
しかし、図示のように、リンのスパイク Ｎ＋層１２０
が高濃度で、また深く拡散していると、接合層が、局
部的にＮ”Ｎ Ｎ＋どなる。このような状態で、Ｎ型シ
リコン基板１０に定格電圧を印加すると、局部的に短絡
状態となり、定格の耐圧が得られないという欠点を生ず
る１、 また、す／のスパイクＮ＋層１２０がＰ＋層１５に比べ
て浅い場合でも、基板１０に定格電圧を印加すると、Ｐ
＋層１５に空乏層が伸びる。このために、空乏層とリン
の異常拡散部との間隔が極端に狭（なるか、あるいは両
者が接触してしまい、定格電圧より低い印加電圧で、ブ
レークオーバしてしまうという欠点がある。
が高濃度で、また深く拡散していると、接合層が、局
部的にＮ”Ｎ Ｎ＋どなる。このような状態で、Ｎ型シ
リコン基板１０に定格電圧を印加すると、局部的に短絡
状態となり、定格の耐圧が得られないという欠点を生ず
る１、 また、す／のスパイクＮ＋層１２０がＰ＋層１５に比べ
て浅い場合でも、基板１０に定格電圧を印加すると、Ｐ
＋層１５に空乏層が伸びる。このために、空乏層とリン
の異常拡散部との間隔が極端に狭（なるか、あるいは両
者が接触してしまい、定格電圧より低い印加電圧で、ブ
レークオーバしてしまうという欠点がある。
本発明の目的は、上記の従来技術の欠点を解消し、リン
などのＮ型不純物の異常拡散による悪影響を除去するこ
とのできる半導体装置の製造方法を提供することにある
。
などのＮ型不純物の異常拡散による悪影響を除去するこ
とのできる半導体装置の製造方法を提供することにある
。
本発明の特徴は、Ｎ型半導体基板の一方の表面より、リ
ンなどのＮ型不純物を拡散してＮ”ｌ−を形成する際に
、Ｎｆｆ半導体基板に生じるリンの異常拡散部を、化学
的エッチ、機械的ランプ等の手法によって削除し、その
後にガリウム不純物を拡散してＰ＋層を形成することに
より、最終接合をＮ＋Ｎ Ｐ＋またはＰ” Ｎ＋Ｎ Ｐ
＋Ｎ＋ 構造などとし、ダイオードまたはサイリスクな
どの半導体装置を製造する点九ある。
ンなどのＮ型不純物を拡散してＮ”ｌ−を形成する際に
、Ｎｆｆ半導体基板に生じるリンの異常拡散部を、化学
的エッチ、機械的ランプ等の手法によって削除し、その
後にガリウム不純物を拡散してＰ＋層を形成することに
より、最終接合をＮ＋Ｎ Ｐ＋またはＰ” Ｎ＋Ｎ Ｐ
＋Ｎ＋ 構造などとし、ダイオードまたはサイリスクな
どの半導体装置を製造する点九ある。
以下、添付図面に示す実施例について本発明を詳述する
。
。
第３図（ａ）〜（１）は本発明の一実施例によるサイリ
スタの製造過程を示すものである。
スタの製造過程を示すものである。
先づ、抵抗率１５０Ω３．厚さ５００μｍのＮ型シリコ
ン基板２０を用意する。第３図（ａ）に示す様に、その
一方の而を酸化膜（ＳｊＯｔＥｌ）２３にて被い、１０
００℃以下の低温にてＮ型不純物リンを拡散し、極く薄
い１μｍ以下のＮ＋層２１を形成する。
ン基板２０を用意する。第３図（ａ）に示す様に、その
一方の而を酸化膜（ＳｊＯｔＥｌ）２３にて被い、１０
００℃以下の低温にてＮ型不純物リンを拡散し、極く薄
い１μｍ以下のＮ＋層２１を形成する。
続いて、第３図（ｂ）に示す様に、比較的低温（約１１
００℃）にて引伸し拡散を行ない、Ｎ＋層２１の拡散深
さを８μｍまで延ばす。こへで、１２００〜１２５０
℃位の高温を使用しないのは、リンの異常拡散が生じた
場合、その拡散深さが深くなりすぎない様処することが
目的である。
００℃）にて引伸し拡散を行ない、Ｎ＋層２１の拡散深
さを８μｍまで延ばす。こへで、１２００〜１２５０
℃位の高温を使用しないのは、リンの異常拡散が生じた
場合、その拡散深さが深くなりすぎない様処することが
目的である。
つぎに、第３図（ｃ）Ｋ示すように、酸化膜（ＳＩＯ１
膜）２６を除去し、Ｎ＋層２１ の形成側とは反対の面
をＮ＋層２１の厚さの約１５〜２倍（約１２〜１５μｍ
）の深さまで、化学エッチ、機械研摩にて除去する。
膜）２６を除去し、Ｎ＋層２１ の形成側とは反対の面
をＮ＋層２１の厚さの約１５〜２倍（約１２〜１５μｍ
）の深さまで、化学エッチ、機械研摩にて除去する。
この理由は、実験により、リンのＮ＋層２１の深さ８μ
ｍＫ対して、反対側の面にリンの異常拡散−いわゆるリ
ンスパイクが検出され、その深さの最大は約１２μｍｃ
Ｎ＋層２１ の深さ８μｍの約１５倍）であることが確
認されているからである。
ｍＫ対して、反対側の面にリンの異常拡散−いわゆるリ
ンスパイクが検出され、その深さの最大は約１２μｍｃ
Ｎ＋層２１ の深さ８μｍの約１５倍）であることが確
認されているからである。
続いて、第５図（ｄ）に示すように、高温（１２５０℃
）にて長時間引伸し拡散をすることによりＮ＋層２１
の厚さを約７０μｍとする。このときのＮ＋１２１の表
面濃度は、第３図Ｃｍ）〜（ｃ）の場合の濃度より２〜
３桁低下している。
）にて長時間引伸し拡散をすることによりＮ＋層２１
の厚さを約７０μｍとする。このときのＮ＋１２１の表
面濃度は、第３図Ｃｍ）〜（ｃ）の場合の濃度より２〜
３桁低下している。
前記（ｄ）の工程で、Ｎ 層２１よりのアウトディフェ
ージせンにより、あるいは空気中に浮遊しているリンが
付着することにより、他面（図の上側面）に再びリンの
局部的異常拡散を生ずることがある。
ージせンにより、あるいは空気中に浮遊しているリンが
付着することにより、他面（図の上側面）に再びリンの
局部的異常拡散を生ずることがある。
このため、第３図（ｅ）に示すよ５に上側の酸化膜（Ｓ
ｉｎ！膜）２５を除去した後、他面のリンの局部的異常
拡散を除去する。この場合の除去層の厚さは約３０ｐｍ
で良い。
ｉｎ！膜）２５を除去した後、他面のリンの局部的異常
拡散を除去する。この場合の除去層の厚さは約３０ｐｍ
で良い。
続いて、第３図（ｆ）に示すように、ガリウムを１１０
０〜１２００℃にて拡散し、薄い８μｍのＰ＋４２６，
２７を両面に形成する・ さらＫ、第３図（ｇ）に示すよ５に、Ｎ＋層２１側のＰ
層２７を化学エッチにて除去した後、第３図（ｈ）
Ｋ示す様に、約１２５０ ℃にて、Ｐ＋層２６を約７５
μｍまで引伸し拡散する。以上の工程によって、Ｎ”Ｎ
Ｐ＋のダ１オード接合構造が・・−得られる。
０〜１２００℃にて拡散し、薄い８μｍのＰ＋４２６，
２７を両面に形成する・ さらＫ、第３図（ｇ）に示すよ５に、Ｎ＋層２１側のＰ
層２７を化学エッチにて除去した後、第３図（ｈ）
Ｋ示す様に、約１２５０ ℃にて、Ｐ＋層２６を約７５
μｍまで引伸し拡散する。以上の工程によって、Ｎ”Ｎ
Ｐ＋のダ１オード接合構造が・・−得られる。
続いて、第３図（ｉ）に示すように、Ｐ＋層側２６の一
方面（上側の面）の５ｌ（ｈ膜２８ ′４を局部的に除
去した後、第３図（ｊ）に示すように、１１００〜１２
００ ℃にてリンネ細物を選択拡散し、比較的薄い、８
〜１０μｍのＮ＋層６０を形成する。
方面（上側の面）の５ｌ（ｈ膜２８ ′４を局部的に除
去した後、第３図（ｊ）に示すように、１１００〜１２
００ ℃にてリンネ細物を選択拡散し、比較的薄い、８
〜１０μｍのＮ＋層６０を形成する。
続いて、第３図（ｋ）に示すように、約１２５０℃にて
、Ｎ＋層３０を約３０μｍまで引伸し拡散をする。ひき
続いて、第３ 因（１） Ｋ示すように、他方の面（下
側面）Ｋ、ガリウム不純物を約１２５０℃にて拡散し、
Ｐ＋層６１を形成する。
、Ｎ＋層３０を約３０μｍまで引伸し拡散をする。ひき
続いて、第３ 因（１） Ｋ示すように、他方の面（下
側面）Ｋ、ガリウム不純物を約１２５０℃にて拡散し、
Ｐ＋層６１を形成する。
以上の工程によって、Ｐ” Ｎ” Ｎ Ｐ” Ｎ＋構造
のサイリスタ素子が得られる。
のサイリスタ素子が得られる。
この様にして製作したサンプルのスパイク数、最大スパ
イク深さ、耐圧分布を、従来の製作プロセスによるサイ
リスタ素子と比較した結果を第４因、第５図、第６図に
示す。
イク深さ、耐圧分布を、従来の製作プロセスによるサイ
リスタ素子と比較した結果を第４因、第５図、第６図に
示す。
第４図はスパイク数の分布を示した図である。
この図から、スパイク数は、従来プロセスでは最大約４
．５ケ／ｃｍ” と多いのに対し、本発明のプロセス
でははｙゼロに減少していることが分かる。
．５ケ／ｃｍ” と多いのに対し、本発明のプロセス
でははｙゼロに減少していることが分かる。
また、第５図は最大スパイク深さの分布を示す図である
。この図から最大スパイク深さは、従来プロセスによる
ものでは、最大７５〜８０μｍにも達しているのに対し
、本発明のプロセスによるものではほとんどゼロである
ことがわかる。
。この図から最大スパイク深さは、従来プロセスによる
ものでは、最大７５〜８０μｍにも達しているのに対し
、本発明のプロセスによるものではほとんどゼロである
ことがわかる。
第６回は耐圧分布を示す図である。この図から、耐圧分
布は、従来のプロセスによるものでは、耐圧ゼロのもの
が３０個もあったのに対し、本発明ノフロセスによるも
のでは、全数が規格通りの耐圧を示した、 以上の結果から、本発明による耐圧の改善効果が確紹で
きた。
布は、従来のプロセスによるものでは、耐圧ゼロのもの
が３０個もあったのに対し、本発明ノフロセスによるも
のでは、全数が規格通りの耐圧を示した、 以上の結果から、本発明による耐圧の改善効果が確紹で
きた。
なお、以上では、Ｎ型不純物としてリンを取上げて説明
したへ、□リン以外のＮ型不純物−例えば、ヒ素やアン
チモンを使用した場合でも同様の効果が期待できる。
したへ、□リン以外のＮ型不純物−例えば、ヒ素やアン
チモンを使用した場合でも同様の効果が期待できる。
また、第３図では、同図（ｂ’）のように比較的低温で
Ｎ＋層２１の引伸し拡散を行なった後に、Ｎ層２２の上
面を一旦除去し、その後再び、同図（ｄ）のように高温
での引伸し拡散を行ない、つｙいてＮ層２２の上面を除
去する工程を採ったが、最初のＮ層の上面除去工程は省
略してもよい。これによっても、はｙ同様の効果を得る
ことができる。
Ｎ＋層２１の引伸し拡散を行なった後に、Ｎ層２２の上
面を一旦除去し、その後再び、同図（ｄ）のように高温
での引伸し拡散を行ない、つｙいてＮ層２２の上面を除
去する工程を採ったが、最初のＮ層の上面除去工程は省
略してもよい。これによっても、はｙ同様の効果を得る
ことができる。
また、以上では、本発明を逆阻止能力の小さいＰ” Ｎ
” ＮＰ” Ｎ層 構造のサイリスタに適用した例に付
いて述べたが、第７図のように、逆運列にダイオードを
複合したＰ” Ｎ” Ｎ Ｐ” Ｎ＋構造の逆導通サイ
リスタに適用しても、同様の効果を達成することができ
る。
” ＮＰ” Ｎ層 構造のサイリスタに適用した例に付
いて述べたが、第７図のように、逆運列にダイオードを
複合したＰ” Ｎ” Ｎ Ｐ” Ｎ＋構造の逆導通サイ
リスタに適用しても、同様の効果を達成することができ
る。
第７図において、第３図と同一の符号は、同一または同
等部分をあられしており、６２は、Ｐ＋層６１よりも深
（、Ｎ＋層２１に達するように設けら□れたＮ層層であ
る。
等部分をあられしており、６２は、Ｐ＋層６１よりも深
（、Ｎ＋層２１に達するように設けら□れたＮ層層であ
る。
第１図は従来のサイリスタの製造プロセスを示す図、第
２図は第１図の製造プロセスの一部絆細図、第３図その
１１その２は本発明のサイリスタ製造プロセスを示す図
、第４図は従来法によるものと本発明の製造法によるも
のとのスパイク数の比較を示す図、第５図は従来法によ
るものと本発明の製造法によるものとの最大スパイク深
さの比較を示す図、第６図は従来法によるものと本発明
の製造法によるものとの耐圧分布の比較を示す図、第７
図は本発明によって製造された他のサイリスタの構造を
示す断面図である。 ２０・・・Ｎ型シリコン基板、２１ ・・・Ｎ層層、２
２・・・Ｎ層、 ２６・・・Ｐ＋層、 ６０・・・Ｎ
層層、５１ ・・・Ｐ＋層、 ６２・・・Ｎ 層代理
人弁理士 平 木 道 人 牙 １ 因 牙 ２ 図 仲 ７ 図 ０−（５
２図は第１図の製造プロセスの一部絆細図、第３図その
１１その２は本発明のサイリスタ製造プロセスを示す図
、第４図は従来法によるものと本発明の製造法によるも
のとのスパイク数の比較を示す図、第５図は従来法によ
るものと本発明の製造法によるものとの最大スパイク深
さの比較を示す図、第６図は従来法によるものと本発明
の製造法によるものとの耐圧分布の比較を示す図、第７
図は本発明によって製造された他のサイリスタの構造を
示す断面図である。 ２０・・・Ｎ型シリコン基板、２１ ・・・Ｎ層層、２
２・・・Ｎ層、 ２６・・・Ｐ＋層、 ６０・・・Ｎ
層層、５１ ・・・Ｐ＋層、 ６２・・・Ｎ 層代理
人弁理士 平 木 道 人 牙 １ 因 牙 ２ 図 仲 ７ 図 ０−（５
Claims (1)
- 【特許請求の範囲】 （１１Ｎ型半導体基板の一方の面を酸化膜で被い、他方
の面ＫＮ型不純物を拡散してＮ＋領領域形成する工程と
、前記Ｎ＋領領域引伸し拡散する工程と、前記Ｎ型半導
体基板の一方の面を予定の厚さだ（す除去する工程と、
前記Ｎ型半導体基板の一方の面ＫＰ型不純物を拡散して
Ｐ＋領域を形成する工程とを含むことを特徴とする半導
体装置の製造方法。 （２）Ｎ型半導体基板の一方の面を酸化膜で被い、他方
の面にＮ型不純物を拡散してＮ＋領領域形成する工程と
、前記Ｎ＋領領域引伸し拡散する工程と、前記Ｎ型半導
体基板の一方の面を予定の厚さだけ除去する工程と、前
記Ｎ型半導体基板の一方の面ＫＰｆｆｌ不純物を拡散し
てＰ＋領域を形成する工程と、前記Ｐ＋領域の一部に、
Ｎ型不純物を拡散して、一方の面に露出する第２のＮ＋
肯域を形成する工程と、他方の面に形成された前記Ｎ＋
領領域Ｐ型不純物を拡散して、他方の面に露出する第２
のＰ″領域形成する工程とを含むことを特徴とする半導
体装置の製造方法・ （３）Ｎ型半導体基板の一方の面を酸化膜で被い、他方
の面ＫＮ型不純物を拡散してＮ 領域を形成する工程と
、前記Ｎ＋領領域比較的低温で引伸し拡散する工程と、
前記Ｎ型半導体基板の一方の面を予定の厚さだけ除去す
る工程と、前記Ｎ＋領領域比較的高温でさらに引伸し拡
散する工程と、前記Ｎ型半導体基板の一方の面を、再度
、予定の厚さだけ除去する工程と、前記Ｎｆｆ１半導体
基板の一方の面にＰ型不純物を拡散してＰ＋領域を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 （４１ｍｌ初に除去する半導体基板の厚さが、その時に
１ｉ］ 他方の而に形成されているＮ＋領領域厚さの約１５〜２
．０倍であること？：特徴とする前記特許請求の範囲第
３項記載の半導体装置の製造方法。 ＋５） Ｎ型半導体基板の一方の面を酸化膜で被い、他
方の面にＮＪｌｔ不純物を拡散してＮ＋領領域形成する
工程と、前記Ｎ＋領領域比較的低温で引伸し拡散する工
程と、前記Ｎ型半導体基板の一方の面を予定の厚さだけ
除去する工程と、Ａｉｌ記Ｎ”ｐＪｉ域を比較的高温で
さらに引伸し拡散する工程と、前記Ｎ型半導体基板の一
方の面を、再度、予定の厚さだけ除去する工程と、前記
Ｎ型半導体基板の一方の面にＰ型不純物を拡散してＰ＋
領域を形成する工程と、前記Ｐ＋領域の一部に、ＮＭ不
純物を拡散して、一方の面に露出する第２ＯＮ＋領域を
形成する工程と、他方の面に形成された前記Ｎ＋領領域
Ｐを不純物を拡散して、他方の面に露出する第２のＰ＋
領域を形成する工程とを含むことを特徴とする半導体装
置の製造方法。 （６） 最初に除去する半導体基板の厚さが、その時に
他方の面に形成されているＮ＋領領域厚さの約１．５〜
２０倍であることを特徴とする特許求の範囲第５項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12202782A JPS5913322A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12202782A JPS5913322A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5913322A true JPS5913322A (ja) | 1984-01-24 |
| JPS6354212B2 JPS6354212B2 (ja) | 1988-10-27 |
Family
ID=14825774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12202782A Granted JPS5913322A (ja) | 1982-07-15 | 1982-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913322A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145660A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6260259A (ja) * | 1985-09-05 | 1987-03-16 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | 非対称サイリスタ及びその製法 |
-
1982
- 1982-07-15 JP JP12202782A patent/JPS5913322A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145660A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6260259A (ja) * | 1985-09-05 | 1987-03-16 | オイペック・オイロペーイッシェ・ゲゼルシャフト・フュール・ライスツングスハルプライター・エムベーハー・ウント・コンパニイ・コマンディートゲゼルシャフト | 非対称サイリスタ及びその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6354212B2 (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3701696A (en) | Process for simultaneously gettering,passivating and locating a junction within a silicon crystal | |
| US3226611A (en) | Semiconductor device | |
| US3826699A (en) | Method for manufacturing a semiconductor integrated circuit isolated through dielectric material | |
| US3350775A (en) | Process of making solar cells or the like | |
| US3197681A (en) | Semiconductor devices with heavily doped region to prevent surface inversion | |
| US3579815A (en) | Process for wafer fabrication of high blocking voltage silicon elements | |
| JPH0226374B2 (ja) | ||
| JPH03165577A (ja) | 半導体デバイスとその製造方法 | |
| US3514845A (en) | Method of making integrated circuits with complementary elements | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| US3436282A (en) | Method of manufacturing semiconductor devices | |
| US4597166A (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US3514346A (en) | Semiconductive devices having asymmetrically conductive junction | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPS5913322A (ja) | 半導体装置の製造方法 | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| US3277351A (en) | Method of manufacturing semiconductor devices | |
| JPH02298073A (ja) | 半導体装置の製造方法 | |
| US3551221A (en) | Method of manufacturing a semiconductor integrated circuit | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS6394667A (ja) | 半導体集積回路 | |
| US3387192A (en) | Four layer planar semiconductor switch and method of making the same | |
| US3298082A (en) | Method of making semiconductors and diffusion thereof | |
| JPS60171768A (ja) | プレ−ナ型半導体装置 |