JPH0212920A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0212920A JPH0212920A JP16430388A JP16430388A JPH0212920A JP H0212920 A JPH0212920 A JP H0212920A JP 16430388 A JP16430388 A JP 16430388A JP 16430388 A JP16430388 A JP 16430388A JP H0212920 A JPH0212920 A JP H0212920A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gettering
- polycrystalline silicon
- substrate
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005247 gettering Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005381 potential energy Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にスクライブ
線の形成方法に関する。
線の形成方法に関する。
半導体装置を製造するに際し、重金属等の不純物や欠陥
の影響を除くためにゲッタリング技術が用いられている
。このゲッタリング技術には、半導体基板内部の酸素濃
度の制御によるイントリンシック・ゲッタリング技術と
半導体基板裏面をポリッシング等により加工して歪層を
形成し、この加工歪層を用いるエクストリンシック・ゲ
ッタリング技術があるが、両者とも集積回路及び個別半
導体の形成領域から非常に離れた、半導体基板の裏面を
ゲッタリング領域として用いている。
の影響を除くためにゲッタリング技術が用いられている
。このゲッタリング技術には、半導体基板内部の酸素濃
度の制御によるイントリンシック・ゲッタリング技術と
半導体基板裏面をポリッシング等により加工して歪層を
形成し、この加工歪層を用いるエクストリンシック・ゲ
ッタリング技術があるが、両者とも集積回路及び個別半
導体の形成領域から非常に離れた、半導体基板の裏面を
ゲッタリング領域として用いている。
上述した従来の半導体装置の製造工程におけるゲッタリ
ング方法は、半導体基板の裏面をゲッタリング領域とし
て用いている為に、半導体基板表面に形成される半導体
素子に対して、ゲッタリング効果が低くなり、リーク、
雑音特性等、結晶の不完全性に起因する電気的特性が劣
化するという欠点がある。
ング方法は、半導体基板の裏面をゲッタリング領域とし
て用いている為に、半導体基板表面に形成される半導体
素子に対して、ゲッタリング効果が低くなり、リーク、
雑音特性等、結晶の不完全性に起因する電気的特性が劣
化するという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上のスク
ライブ線領域に、ゲッタリング用の多結晶シリコン層を
形成するものである。
ライブ線領域に、ゲッタリング用の多結晶シリコン層を
形成するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
第１図において、半導体基板１上の素子領域７には、フ
ィールド酸化ｆｉ２．Ａｆｆ等からなるパッド４及びパ
ッシベーション膜３が形成されている。一方、スクライ
ブ線領域６には、半導体基板１上にゲッタリング用の多
結晶シリコン層５が形成されている。
ィールド酸化ｆｉ２．Ａｆｆ等からなるパッド４及びパ
ッシベーション膜３が形成されている。一方、スクライ
ブ線領域６には、半導体基板１上にゲッタリング用の多
結晶シリコン層５が形成されている。
この多結晶シリコン層５をスクライブ線領域に形成する
のは、バイポーラトランジスタの場合では、半導体基板
を構成するエピタキシャル層形成後で、かつ最初の不純
物導入工程前が望ましい。
のは、バイポーラトランジスタの場合では、半導体基板
を構成するエピタキシャル層形成後で、かつ最初の不純
物導入工程前が望ましい。
このように初期の工程でゲッタリング用の多結晶シリコ
ン層５を形成することにより、素子形成工程における熱
処理時に生じる重金属イオンの汚染をより有効に除去で
きる。すなわち、シリコン単結晶に比べ、より低いポテ
ンシャルエネルギーを有する多結晶シリコン層５中の粒
界に、重金属イオンをトラップすることができる。
ン層５を形成することにより、素子形成工程における熱
処理時に生じる重金属イオンの汚染をより有効に除去で
きる。すなわち、シリコン単結晶に比べ、より低いポテ
ンシャルエネルギーを有する多結晶シリコン層５中の粒
界に、重金属イオンをトラップすることができる。
第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
この第２の実施例では、多結晶シリコン層５をスクライ
ブ線領域６の半導体基板１の内部に埋め込んで形成する
ものである。このように形成することにより、半導体基
板１と多結晶シリコン層５との界面の面積が第１の実施
例に比べて大となるため、より高いゲッタリング効果が
生じ、重金属汚染をより有効に除去できる。
ブ線領域６の半導体基板１の内部に埋め込んで形成する
ものである。このように形成することにより、半導体基
板１と多結晶シリコン層５との界面の面積が第１の実施
例に比べて大となるため、より高いゲッタリング効果が
生じ、重金属汚染をより有効に除去できる。
以上説明したように本発明は、スクライブ線領域にゲッ
タリング用の多結晶シリコン層を設けることにより、多
結晶シリコンの粒界、さらに単結晶半導体と多結晶シリ
コンの界面において、キャリアの再結合中心となる重金
属イオンをゲッタリングできるため、半導体４Ａ積回路
あるいは個別半導体のリーク、雑音特性等の結晶の不完
全性に起因する電気的特性を改善することができる。
タリング用の多結晶シリコン層を設けることにより、多
結晶シリコンの粒界、さらに単結晶半導体と多結晶シリ
コンの界面において、キャリアの再結合中心となる重金
属イオンをゲッタリングできるため、半導体４Ａ積回路
あるいは個別半導体のリーク、雑音特性等の結晶の不完
全性に起因する電気的特性を改善することができる。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・パッシベーション膜、４・・・パッド、５・・・多
結晶シリコン層、６・・・スクライブ線領域、７・・・
素子領域。
明するための半導体チップの断面図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・パッシベーション膜、４・・・パッド、５・・・多
結晶シリコン層、６・・・スクライブ線領域、７・・・
素子領域。
Claims (1)
- 半導体基板上のスクライブ線領域にゲッタリング用の多
結晶シリコン層を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16430388A JPH0212920A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16430388A JPH0212920A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212920A true JPH0212920A (ja) | 1990-01-17 |
Family
ID=15790560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16430388A Pending JPH0212920A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212920A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5482869A (en) * | 1993-03-01 | 1996-01-09 | Kabushiki Kaisha Toshiba | Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation |
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| US6200384B1 (en) | 1998-07-27 | 2001-03-13 | Nippon Steel Corporation | Method for production of silicon single crystal |
| JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
-
1988
- 1988-06-30 JP JP16430388A patent/JPH0212920A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5482869A (en) * | 1993-03-01 | 1996-01-09 | Kabushiki Kaisha Toshiba | Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation |
| US6200384B1 (en) | 1998-07-27 | 2001-03-13 | Nippon Steel Corporation | Method for production of silicon single crystal |
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116038A (ja) | 半導体装置及びその製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| US5789308A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US4597166A (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
| GB2437995A (en) | Semiconductor processing | |
| JPH0212920A (ja) | 半導体装置の製造方法 | |
| JPH08293589A (ja) | 半導体基板および半導体装置 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPS63184342A (ja) | 半導体装置 | |
| JPS6120133B2 (ja) | ||
| JPH01315142A (ja) | 半導体装置の製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPS5974638A (ja) | 半導体ウエ−ハの製法 | |
| JPS59169122A (ja) | エピタキシヤル層を有する半導体装置 | |
| JPH06181215A (ja) | 半導体集積回路 | |
| JPH05136108A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1027763A (ja) | 半導体接合の製造方法 | |
| JPS5913322A (ja) | 半導体装置の製造方法 |