JP2005129559A - 半導体ウェーハの不純物除去方法及び半導体装置 - Google Patents

Abstract

【課題】 ＳＯＩウェーハ等の半導体ウェーハの不純物を効果的に除去する。
【解決手段】 ＳＯＩウェーハ１０表面の素子形成領域Ａ以外の領域に密着して、不純物除去用のポリシリコン膜５０を形成し、加熱によってこのＳＯＩウェーハ１０表面のシリコン層１３に存在する不純物をポリシリコン膜５０に吸い取らせる。その後、不純物を吸い取ったポリシリコン膜５０を、ＳＯＩウェーハ１０の表面から完全に除去し、除去した後のシリコン層１３を酸化して分離絶縁層１４を形成する。
【選択図】 図１

Description

本発明は、ＳＯＩ（Silicon on Insulator）ウェーハ、ＳＯＳ（Silicon on Sapphire)ウェーハ、或いはＳＯＱ（Silicon on Quartz)ウェーハ等の、絶縁体上に形成された半導体ウェーハの不純物除去方法、及び半導体装置に関するものである。

半導体ウェーハ上にトランジスタ等の素子を形成することによって製造した半導体装置では、その半導体ウェーハ中に微量な重金属不純物が含まれていると、その特性が劣化して所期の特性が得られなくなってしまう。即ち、半導体素子の基本構成であるｐ−ｎ接合では、順方向の電圧を加えたときに電流が流れ、逆方向の電圧を加えたときには電流が流れないことが理想である。しかしながら、ｐ−ｎ接合の近傍に重金属不純物が微量でも存在すると、逆方向の電圧を加えたときに大きなリーク（漏れ）電流が流れ、正常な動作をすることができなくなる。このため、半導体装置の製造プロセスにおいて、半導体ウェーハから有害な重金属不純物を除去することは、極めて重要な技術課題である。

このような半導体装置の基本特性を劣化させないために、半導体ウェーハに含まれる有害な重金属不純物を、例えそれが微量であっても、半導体装置の製造プロセスに投入される前またはその製造プロセス中に、その半導体ウェーハの回路形成領域から除去しなければならない。この有害不純物を除去する処理は、ゲッタリング（Gettering)処理と呼ばれる。

従来、ゲッタリング処理は、半導体ウェーハの裏面にポリシリコン膜を堆積させ、これを高温で熱処理（anneal）することによって、この半導体ウェーハ表面に存在する有害不純物をポリシリコン膜とその近傍のシリコン層に吸い取らせる方法や、半導体ウェーハの内部に酸素析出物やそれに起因する微小欠陥を発生させ、これらに有害な重金属不純物を吸い取らせるイントリンジック・ゲッタリング（Intrinsic Gettering)等が有効に使われてきた。

しかしながら、最近の半導体装置では、高集積、高速及び低消費電力を目的として、ＳＯＩ，ＳＯＳ，ＳＯＱ等の半導体ウェーハが実用化されている。例えばＳＯＩウェーハは、シリコン基板の表面に酸化膜等の絶縁層を形成し、その表面に厚さ１μｍ以下のシリコン層を形成したものである。トランジスタ等の回路素子は、最上部のごく薄いシリコン層に形成される。また、酸化膜で形成された絶縁層は、シリコン基板とシリコン層の間に埋め込まれた構造となるので、ＢＯＸ（Buried Oxide）層と呼ばれる。

ＢＯＸ層を有するＳＯＩウェーハでは、このＢＯＸ層の存在のために、表面のシリコン層に存在する有害不純物の除去が非常に困難になっている。これは、有害不純物である鉄やニッケル等は、酸化膜中での拡散速度が極めて遅いため、ＳＯＩウェーハに固有のＢＯＸ層の存在が、これらの有害な不純物の除去に大きな障害となるからである。即ち、半導体ウェーハの裏面にポリシリコン膜を堆積させたり内部に微小欠陥を発生させて、これに有害不純物を吸い取らせようとしても、ＢＯＸ層の存在に妨げられて、半導体ウェーハ表面のシリコン層中の重金属不純物はここを通過することができないからである。このように、従来のゲッタリング処理では、ＳＯＩウェーハ表面の有害不純物を効果的に除去することができないという課題があった。

本発明は、ＳＯＩウェーハ等の半導体ウェーハの不純物を効果的に除去することと、不純物が少なく性能の良い半導体装置を提供することを目的としている。

上記目的を達成すべく、本発明は、半導体ウェーハの表面に酸化膜及び窒化膜を順次形成する処理と、前記酸化膜及び窒化膜の一部を除去して前記半導体ウェーハ表面の複数の素子形成領域以外の所定領域を露出させる処理と、前記所定領域が露出された半導体ウェーハの表面に不純物除去膜を形成する処理と、加熱によって前記半導体ウェーハ表面に存在する不純物を前記不純物除去膜に吸い取らせる処理とを順次行うことによって、半導体ウェーハの不純物を除去することを特徴としている。

本発明によれば、半導体ウェーハ表面の素子形成領域以外の領域に密着して不純物除去膜を形成し、加熱によってこの半導体ウェーハ表面に存在する不純物を不純物除去膜に吸い取らせるようにしているので、従来のように半導体ウェーハの裏面にポリシリコン膜を設けたり、半導体ウェーハの内部に微小欠陥を発生させる場合に比べて、不純物をより効率的に除去することができる。例えば、ＳＯＩウェーハの表面のシリコン層に直接不純物除去膜を形成するので、このＳＯＩウェーハのＢＯＸ層に妨害されることなく、シリコン層内の不純物を効率良く除去することができる。

従って、このような方法で形成された半導体ウェーハを用いて半導体装置を作製すれば、この半導体装置内に良好なｐ−ｎ接合を形成することができ、特性の劣化を抑制することが可能になる。

なお、本発明の好ましい実施例においては、半導体ウェーハ表面の素子形成領域を囲むように不純物除去膜を形成する。更に、この純物除去膜は素子形成領域以外の分離領域や、切断領域、或いは位置合わせ用のマークや寸法測定用のマーク等と共有化することが可能である。従って、素子形成領域は、不純物除去膜を形成するために狭小化されたり、汚染されたりすることがなく、あとの半導体装置作製に対して何の影響も与えない。これにより、半導体装置の作製効率の劣化や特性劣化を生じることなく、目的とする半導体装置を低コストで作製することができる。

また、本発明の他の好ましい実施例においては、上述したようにゲッタリング処理を実施した後、不純物除去膜を除去することが望ましい。これにより、あとの半導体装置形成過程において、不純物除去膜から不純物が染み出してくるということがなくなり、再汚染による悪影響を防ぐことができる。

更に、本発明の他の好ましい実施例においては、半導体ウェーハを４００〜６００℃に加熱することによって、不純物をゲッタリングする。これにより、不純物の拡散が活発になり、この不純物をより効果的に除去することができるようになる。

この発明の前記並びにその他の目的と新規な特徴は、次の、好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１（ａ），（ｂ）は、本発明の実施例１を示す半導体ウェーハの構成図で、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＸ−Ｘ線における断面図である。なお、本例では、半導体ウェーハとしてＳＯＩウェーハについて説明する。

この半導体ウェーハは、図１（ｂ）に示すように、シリコン基板１１の表面全体に絶縁層１２が形成され、更にこの絶縁層１２の表面に、厚さ１μｍ以下の薄いシリコン層１３と分離絶縁層１４が形成されている。シリコン層１３はトランジスタ等の回路素子を形成するための素子形成領域Ａであり、分離絶縁層１４はこの素子形成領域Ａを分離するための分離領域Ｂとなっている。図１（ａ）に示すように、複数の素子形成領域Ａが分離領域Ｂで分離されて配置されている。

図２（ａ）〜（ｆ）は、図１の半導体ウェーハの製造方法を示す工程図である。以下、この図２（ａ）〜（ｆ）に従って、図１の半導体ウェーハにおける不純物除去方法を説明する。

（１） 工程１
最初に、図２（ａ）に示すように、シリコン基板１１上にＳｉＯ2 等からなる絶縁層１２を形成し、その上に薄い（例えば、１μｍ以下）のシリコン層１３を形成することにより、ＳＯＩ基板１０を準備する。次いで、シリコン層１３上に、酸化膜２０とシリコン窒化膜３０を順次形成する。これらの酸化膜２０とシリコン窒化膜３０は、素子形成領域Ａと分離領域Ｂを区分するためのマスクとして用いるものである。酸化膜２０は、熱酸化法またはＣＶＤ法を用いて、１０〜２００ｎｍ程度の厚さに形成する。また、シリコン窒化膜３０は、ＬＰ−ＣＶＤ法を用いて、３０〜２００ｎｍ程度の膜厚に成長させる。

（２） 工程２
ホトリソグラフィ技術を用いて、素子形成領域Ａのパターニングを行う。即ち、シリコン窒化膜３０上に感光性のレジスト剤を塗布し、これに素子形成領域Ａのパターンを露光した後、現像処理で分離領域Ｂとなる箇所のレジスト剤を除去し、素子形成領域Ａに対応したレジストパターン４０を形成する。

更に、形成されたレジストパターン４０をマスクとして、シリコン窒化膜３０をエッチングする。この時、シリコン窒化膜３０の下側の酸化膜２０は、エッチング・ストッパーとして用いられ、この酸化膜２０によって下側のシリコン層１３が保護される。これにより、図２（ｂ）の構造が得られる。

（３） 工程３
レジストパターン４０を除去した後、ドライエッチングまたはウエットエッチングにより、シリコン窒化膜３０の間に露出している酸化膜２０を除去する。これにより、素子形成領域Ａのシリコン層１３がシリコン窒化膜３０と酸化膜２０で保護され、分離領域Ｂのシリコン層１３が露出された図２（ｃ）の構造が得られる。

（４） 工程４
半導体ウェーハの表面全体に、不純物除去用の膜（例えば、ポリシリコン膜）５０を成膜する。ポリシリコン膜５０は、ＬＰ−ＣＶＤ法を用いて６２０℃程度の温度で成膜することができる。これにより、図２（ｄ）の構造が得られる。

（５） 工程５
表面全体にポリシリコン膜５０が形成された半導体ウェーハを拡散炉に入れ、４００〜６００℃の温度で、１〜２４時間程度の熱処理を加える。この熱処理により、シリコン層１３の内部に存在する不純物の拡散が活発になり、拡散した不純物が、このシリコン層１３の上に形成されたポリシリコン膜５０に吸い取られる。

（６） 工程６
不純物が吸収されたポリシリコン膜５０を、ドライエッチングまたはウエットエッチングによって除去する。ポリシリコン膜５０とシリコン層１３は、同じ材料でオーバーエッチングされるため、図２（ｅ）に示すように、このシリコン層１３の分離領域Ｂに対応する箇所に窪み１３ａが形成される。

（７） 工程７
素子形成領域Ａの表面はシリコン窒化膜３０で覆われているので、このシリコン窒化膜３０を耐酸化用の保護マスクとして、表面に露出した分離領域Ｂのシリコン層１３を、熱酸化法を用いて２倍程度の膜厚になるように酸化する。これにより、図２（ｆ）に示すように、分離領域Ｂのシリコン層１３が酸化されて、分離絶縁層１４に変化する。

（８） 工程８
シリコン窒化膜３０を熱燐酸で除去し、更に酸化膜２０をフッ酸で除去する。これにより、図１に示すように、素子形成領域Ａが分離領域Ｂで区分され、かつ、この素子形成領域Ａの不純物が除去された半導体ウェーハが完成する。

以上のように、この実施例１の半導体ウェーハは、ＳＯＩ基板１０表面の素子形成領域Ａをシリコン窒化膜３０で保護すると共に、分離領域Ｂに不純物除去用のポリシリコン膜５０を密着して形成し、熱処理によってシリコン層１３内の不純物をこのポリシリコン膜５０に吸い取り、その後、ポリシリコン膜５０を除去するようにしている。これにより、素子形成領域Ａのシリコン層１３にダメージを与えずに、不純物を効果的に除去することができるという利点がある。

図３（ａ），（ｂ）は、本発明の実施例２を示す半導体ウェーハの構成図で、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＹ−Ｙ線における断面図である。なお、実施例１，２に共通の要素には共通の符号が付されている。

この半導体ウェーハは、図３（ｂ）に示すように、シリコン基板１１の表面全体に絶縁層１２が形成され、更にこの絶縁層１２の表面に、シリコン層１３と分離絶縁層１４が形成されている。シリコン層１３はトランジスタ等の回路素子を形成するための素子形成領域Ａである。また、分離絶縁層１４は素子形成領域Ａを分離するための分離領域Ｂと、回路形成後にチップとして切断するためのスクライブラインとなる切断領域Ｃである。なお、分離領域Ｂには、幅の狭い分離領域Ｂｎと、幅の広い分離領域Ｂｗが混在している。また、図３（ａ）に示すように、複数の素子形成領域Ａは、分離領域Ｂｎ，Ｂｗと切断領域Ｃで分離されて配置されている。

図４（ａ）〜（ｆ）は、図３の半導体ウェーハの製造方法を示す工程図である。以下、この図４（ａ）〜（ｆ）に従って、図３の半導体ウェーハにおける不純物除去方法を説明する。

（１） 工程１
最初に、実施例１の工程１と同様の処理により、図４（ａ）に示すように、シリコン基板１１上にＳｉＯ2 等からなる絶縁層１２と、その上にシリコン層１３が形成されたＳＯＩ基板１０を準備する。次いで、素子形成領域Ａと分離領域Ｂｎ，Ｂｗ及び切断領域Ｃを区分するマスクとして用いるために、シリコン層１３上に、酸化膜２０とシリコン窒化膜３０を順次形成する。

（２） 工程２
実施例１の工程２と同様の処理により、素子形成領域Ａに対応したレジストパターン４０を形成する。形成されたレジストパターン４０をマスクとし、酸化膜２０をエッチング・ストッパーとして、シリコン窒化膜３０をエッチングする。これにより、図４（ｂ）の構造が得られる。

（３） 工程３
レジストパターン４０を除去した後、再度ホトリソグラフィ技術によって、素子形成領域Ａと幅の狭い分離領域Ｂｎを覆い、幅の広い分離領域Ｂｗや切断領域Ｃを露出させるレジストパターン４５を形成する。レジストパターン４５をマスクとして、ドライエッチングまたはウエットエッチングにより、幅の広い分離領域Ｂｗと切断領域Ｃの酸化膜２０を除去すると、図４（ｃ）の構造が得られる。

（４） 工程４
レジストパターン４５を除去した後、半導体ウェーハの表面全体に、不純物除去用のポリシリコン膜５０を成膜する。これにより、図４（ｄ）の構造が得られる。

（５） 工程５
表面全体にポリシリコン膜５０が形成された半導体ウェーハを拡散炉に入れ、４００〜６００℃の温度で、１〜２４時間程度の熱処理を加える。この熱処理により、シリコン層１３の内部に存在する不純物が、このシリコン層１３の上に形成されたポリシリコン膜５０に吸い取られる。

（６） 工程６
エッチングによってポリシリコン膜５０を除去すると、オーバーエッチングにより、図４（ｅ）に示すように、シリコン層１３の幅の広い分離領域Ｂｗと切断領域Ｃに対応する箇所に窪み１３ａが形成される。

（７） 工程７
シリコン窒化膜３０をマスクとして、表面に露出した分離領域Ｂｗ及び切断領域Ｃのシリコン層１３を、熱酸化法を用いて２倍程度の膜厚になるように酸化する。これにより、図４（ｆ）に示すように、分離領域Ｂｗや切断領域Ｃのシリコン層１３が酸化され、分離絶縁層１４に変化する。

（８） 工程８
シリコン窒化膜３０と酸化膜２０を除去することにより、図３に示すように、素子形成領域Ａが分離領域Ｂｎ，Ｂｗ及び切断領域Ｃで区分され、かつ、この素子形成領域Ａの不純物が除去された半導体ウェーハが完成する。

以上のように、この実施例２では、ＳＯＩ基板１０表面の素子形成領域Ａと幅の狭い分離領域Ｂｎを酸化膜２０で保護し、幅の広い分離領域Ｂｗと切断領域Ｃに、不純物除去用のポリシリコン膜５０を形成している。そして、熱処理によってこのポリシリコン膜５０にシリコン層１３内の不純物を吸い取り、その後、ポリシリコン膜５０を除去することによって半導体ウェーハを形成している。これにより、半導体ウェーハの素子形成領域Ａと幅の狭い分離領域Ｂｎに影響を与えずに、この素子形成領域Ａのシリコン層１３から不純物を効果的に除去することができる。従って、特に微細な集積回路に対して効果的に適用することができる。

図５は、本発明の実施例３を示す半導体ウェーハの平面図である。
この半導体ウェーハでは、分離領域Ｂや切断領域Ｃの他、素子形成領域Ａが配置されない箇所、例えば、ウェーハ周辺部Ｄや中央部で集積回路が配置されない箇所Ｅ、または位置合わせ用のマークが形成される箇所等に、不純物除去のためのポリシリコン膜５０を形成している。なお、ポリシリコン膜５０の形成方法とこのポリシリコン膜５０を用いた不純物除去処理は、実施例１，２で説明した通りである。

なお、以上説明した実施例は、あくまでも、この発明の技術内容を明らかにするためのものである。この発明は、上記実施例にのみ限定して狭義に解釈されるものではなく、この発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。その変形例としては、例えば、次のようなものがある。

（ａ） 実施例１，２では、工程６において不純物吸い出し後のポリシリコン膜５０を除去する際に、その下側のシリコン層１３の一部（窪み１３ａの部分）を残し、工程７において窪み部分のシリコン層１３ａを熱酸化して分離絶縁層１４に変化させるようにしている。この工程６，７の処理に代えて、不純物吸い出し後のポリシリコン膜５０を除去する際に、その下側のシリコン層１３も一緒に完全に除去し、絶縁層１２が露出するようにしても良い。この場合、除去されたシリコン層１３の箇所には分離絶縁層１４は形成されない。

（ｂ） 前記（ａ）のように、シリコン層１３を完全に除去した後に、酸化膜を成長させ、これを研磨することで分離絶縁層１４としても良い。

（ｃ） ＳＯＩウェーハ１０を用いた場合の半導体ウェーハにおける不純物除去方法について説明したが、サファイア基板の上にシリコン層を形成したＳＯＳウェーハ、または石英基板の上にシリコン層を形成したＳＯＱウェーハに対しても同様に適用可能である。

（ｄ） 不純物除去用の膜としてポリシリコン膜５０を用いたものを説明したが、不純物除去膜はポリシリコンに限定されない。効率良く重金属等の不純物を吸収するものであれば良い。

（ｅ） エッチングや薄膜形成の処理方法及び使用材料は、例示したものに限定されない。

本発明の活用例として、半導体製造産業に利用することができる。

本発明の実施例１を示す半導体ウェーハの構成図である。 図１の半導体ウェーハの製造方法を示す工程図である。 本発明の実施例２を示す半導体ウェーハの構成図である。 図３の半導体ウェーハの製造方法を示す工程図である。 本発明の実施例３を示す半導体ウェーハの平面図である。

符号の説明

１０ ＳＯＩ基板
１１ シリコン基板
１２ 絶縁層
１３ シリコン層
１４ 分離絶縁層
２０ 酸化膜
３０ シリコン窒化膜
４０，４５ レジスト・パターン
５０ ポリシリコン膜
Ａ 素子形成領域
Ｂ，Ｂｎ，Ｂｗ 分離領域
Ｃ 切断領域

Claims (8)

1. 半導体ウェーハの表面に酸化膜及び窒化膜を順次形成する処理と、
   前記酸化膜及び窒化膜の一部を除去して前記半導体ウェーハ表面の複数の素子形成領域以外の所定領域を露出させる処理と、
   前記所定領域が露出された半導体ウェーハの表面に不純物除去膜を形成する処理と、
   加熱によって前記半導体ウェーハ表面に存在する不純物を前記不純物除去膜に吸い取らせる処理とを、
   順次行うことを特徴とする半導体ウェーハの不純物除去方法。
2. 前記所定領域は、半導体チップ内に配置されて前記素子形成領域を分離する分離領域、または該半導体チップを切り出すための切断領域であることを特徴とする請求項１記載の半導体ウェーハの不純物除去方法。
3. 前記加熱は、４００〜６００℃の温度で１〜２４時間行うことを特徴とする請求項１記載の半導体ウェーハの不純物除去方法。
4. 前記不純物を前記不純物除去膜に吸い取らせる処理の後、該不純物除去膜を完全に除去することを特徴とする請求項１記載の半導体ウェーハの不純物除去方法。
5. 前記半導体ウェーハは、シリコン基板の上に酸化シリコンによる絶縁層を介してシリコン層を形成したＳＯＩウェーハ、サファイア基板の上にシリコン層を形成したＳＯＳウェーハ、または石英基板の上にシリコン層を形成したＳＯＱウェーハであることを特徴とする請求項１記載の半導体ウェーハの不純物除去方法。
6. 半導体ウェーハの表面に酸化膜及び窒化膜を順次形成する処理と、
   前記半導体ウェーハ表面に設けられる複数の素子形成領域、該素子形成領域を分離する幅の狭い分離領域と幅の広い分離領域及びそれ以外の幅の広い領域の内で、幅の広い分離領域とそれ以外の幅の広い領域上の前記酸化膜及び窒化膜を除去し、これらの領域を露出させる処理と、
   前記領域が露出された半導体ウェーハの表面に不純物除去膜を形成する処理と、
   加熱によって前記半導体ウェーハ表面に存在する不純物を前記不純物除去膜に吸い取らせる処理とを、
   順次行うことを特徴とする半導体ウェーハの不純物除去方法。
7. 前記幅の広い領域は、半導体チップを切り出すための切断領域、位置合わせ用のマークが形成される領域、または寸法測定用のマークが形成される領域であることを特徴とする請求項６記載の半導体ウェーハの不純物除去方法。
8. 請求項１〜７のいずれか１項に記載された方法によって不純物が除去された半導体ウェーハに素子を形成したことを特徴とする半導体装置。

Images