JP5366797B2 - 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法 - Google Patents

絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法 Download PDF

Info

Publication number
JP5366797B2
JP5366797B2 JP2009500541A JP2009500541A JP5366797B2 JP 5366797 B2 JP5366797 B2 JP 5366797B2 JP 2009500541 A JP2009500541 A JP 2009500541A JP 2009500541 A JP2009500541 A JP 2009500541A JP 5366797 B2 JP5366797 B2 JP 5366797B2
Authority
JP
Japan
Prior art keywords
semiconductor
oxidation
layer
semiconductor island
resistant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009500541A
Other languages
English (en)
Other versions
JP2009530828A5 (ja
JP2009530828A (ja
Inventor
ジー． サダカ、マリアム
ニュエン、ビチ−エン
テアン、ブン−ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009530828A publication Critical patent/JP2009530828A/ja
Publication of JP2009530828A5 publication Critical patent/JP2009530828A5/ja
Application granted granted Critical
Publication of JP5366797B2 publication Critical patent/JP5366797B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は電子デバイスおよび方法に関する。より詳細には、本発明は、絶縁層の上に厚さの異なる複数の半導体領域を含む電子デバイスと、その電子デバイスを形成する方法とに関する。
電子デバイスの性能の増大によって、電子デバイスにおいて用いられる構造は、より複雑となっている。集積回路においては、設計された性能仕様を満たすため、厚さの異なる様々な半導体領域が用いられる。
絶縁層の上に厚さの異なる複数の半導体領域を得るための１つの試みには、半導体層の部分部分を選択的に薄化させることが含まれる。選択的な薄化の前には、半導体層はほぼ一様な厚さを有し得る。１つ以上のマスクを１つ以上のエッチング操作とともに用いることで、半導体層の全部ではなく一部が薄化される。選択的な薄化の後、異なる半導体領域の最上部の表面は、主表面の上で異なる高さに位置し得る。この結果として得られる構造は、リソグラフィ操作に関する問題（例えば、焦点深度）および研磨操作に関する問題を生じることがある。
絶縁層の上に厚さの異なる複数の半導体領域を形成するための別の試みには、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法が含まれる。半導体層は、下にある絶縁層の上にほぼ一様な厚さを有する。この半導体層は、トランジスタ構造のうち、より薄いチャネル領域が所望される１つ以上の領域にて、選択的に酸素を注入される。ＳＩＭＯＸ法は、注入されている半導体層の１つ以上の部分に激しく損傷を与え、高機能トランジスタに用いられるのに充分低いレベルまでアニーリングによって結晶欠陥が低減されないので、一般に好適でない。
電子デバイスを形成する方法は、基板の上に位置する半導体層の上にパターン形成された耐酸化層を形成することと、半導体層をパターン形成して半導体島を形成することとを含む。半導体島は第１の表面と、第１の表面に対向する第２の表面とを含み、第１の表面は第２の表面と比較して基板のより近くに位置している。また、この方法は、半導体島の側面に沿って耐酸化材料を形成すること、または半導体島の側面に沿って半導体材料を選択的に堆積させることも含む。さらに、この方法は、パターン形成された耐酸化層および半導体島を酸素含有雰囲気に露出することを含み、第１の表面に沿った半導体島の第１の部分は、パターン形成された耐酸化層、半導体島および耐酸化材料を酸素含有雰囲気に露出している間に酸化される。この実施形態によって、半導体島の上面を主表面に対して上方でほぼ同じ平面に沿って、かつ、ほぼ同じ高さに保持しつつ、厚さの異なる複数の半導体島の形成を補助することが可能である。
以下に記載の実施形態の詳細に注意を向ける前に、幾つかの用語を定義して明確化する。用語「高さ（ｅｌｅｖａｔｉｏｎ）」は、基準面までの最短距離を意味するものである。一実施形態では、基準面は基板の主表面である。
用語「高ｋ（ｈｉｇｈ−ｋ）」は、誘電率に関して８．０以上を意味するものである。用語「低ｋ（ｌｏｗ−ｋ）」は、誘電率に関して８．０未満を意味するものである。
用語「横方向の寸法（ｌａｔｅｒａｌ ｄｉｍｅｎｓｉｏｎ）」は、物体を参照するとき、物体の平面図から分かる１つの寸法を表す。横方向の寸法には、長さおよび幅が含まれる。長さと幅との間では、幅は長さと同じか、または長さより短い。円の直径は幅であると考えられ、本明細書においては、円は長さを有しない。
用語「主表面（ｐｒｉｍａｒｙ ｓｕｒｆａｃｅ）」は、その表面からもしくはその表面の上に続いて１つ以上の電子部品が形成される、基板の表面またはその一部を意味するものである。
図１には、基板１００の一部の断面図を示す。基板１００は、基層１０２、絶縁層１０４および半導体層１０６を含むことが可能である。基層１０２は、支持層であって他の層に機械的な支持を提供することが可能であり、また、主表面１０３を有する。基層１０２は、シリコン、ゲルマニウム、炭素もしくはそれらの任意の組み合わせなどの半導体材料、石英、ガラスなどの絶縁材料、もしくは窒化物、単体金属、金属合金またはそれらの任意の組み合わせを含むことが可能である。基層１０２の結晶方向または構造は、半導体層１０６と同じであっても、異なってもよい。絶縁層１０４は、二酸化ケイ素、窒化物、酸窒化物、ハフニウム酸化物、ハフニウムケイ酸塩、電気絶縁性を有する任意の酸化物コンパウンドまたはそれらの任意の組み合わせなど、低ｋもしくは高ｋの誘電体であることが可能であり、約５〜約１０００ｎｍの範囲の厚さを有することが可能である。半導体層１０６は、シリコン、ゲルマニウム、炭素、ＳｉＧｅ、ＳｉＣ、Ｓｉ−Ｇｅ−Ｃもしくはそれらの任意の組み合わせなど、半導体元素またはコンパウンドアロイを含むことが可能であり、約５〜約１５０ｎｍの範囲のほぼ一様な厚さを有することが可能である。特定の実施形態では、半導体層１０６は、ほぼ単結晶である。半導体層１０６は、ｐ型のドーパントまたはｎ型のドーパントを用いてドーピングが行われてもよく、あるいはほぼドーピングが行われていなくてもよい。基板１００が１つ以上の市販元から取得されてもよく、あるいは基板１００が従来のもしくは専用の堆積または成長技術を用いて形成されてもよい。
耐酸化層１２４およびパターン形成されたマスク層１２８が、図１に示すように、基板１００の一部の上に形成される。耐酸化層１２４は、続く酸化中に、耐酸化層１２４を通じた半導体層１０６への酸素の拡散その他による移動の減少を補助する材料を含むことが可能である。耐酸化層１２４は、窒化ケイ素、窒化アルミニウム、金属窒化物またはそれらの任意の組み合わせを含むことが可能である。別の実施形態では、耐酸化層１２４は、シリコン酸窒化物、アルミニウム酸窒化物、金属酸窒化物またはそれらの任意の組み合わせなど、酸化物を含んでよい。さらに別の実施形態では、耐酸化層は、その耐酸化層を通じて下にある半導体層１０６へ移動することによる酸化をほぼ防止する、金属元素を含んでよい。例えば、耐酸化層１２４は、Ａｌ２Ｏ３、ＬａＡｌＯ３もしくはＳＯＩ基板の処理時に従来用いられる温度にて熱的にほぼ安定な別の金属絶縁コンパウンド、またはそれらの任意の組み合わせを含むことが可能である。
この特定の実施形態では、拡散、反応、または金属元素と半導体層１０６との間の望ましくない相互作用のすべての尤度を減少させるため、耐酸化層１２４を形成する前に、半導体層１０６の上に比較的薄い酸化物または窒化物の層（図示せず）が形成され得る。
耐酸化層１２４の厚さは、耐酸化層１２４に用いられる材料および続く酸化処理条件に応じて異なってよい。耐酸化層１２４は、約１０〜約１０，０００ｎｍの範囲の厚さを有することが可能である。特定の実施形態では、耐酸化層１２４は窒化物または酸窒化物を含むことが可能であり、約３０〜５００ｎｍの範囲の厚さを有することが可能である。耐酸化層１２４は、従来のもしくは専用の堆積または成長技術を用いて形成されることが可能である。
マスク層１２８は耐酸化層１２４の上に形成され、従来のまたは専用のリソグラフィ技術を用いてパターン形成される。マスク層１２８は、放射線造影可能な有機レジスト材料を含んでよい。マスク層１２８のうち残る部分は、一般に、半導体層１０６から半導体島が形成される領域に相当する。
図２では、パターン形成された耐酸化層１２４および半導体島２０２，２０４，２０６，２０８を形成するように、耐酸化層１２４および半導体層１０６の露出された部分が除去される。この除去は、１つ以上の従来のまたは専用のエッチング技術を用いて実行されてよい。絶縁層１０４は、一実施形態ではエッチング停止層として作用することが可能である。マスク層１２８（図２には示さず）は、従来のまたは専用の技術を用いて除去されることが可能である。
図３には、方法のこの時点におけるワークピースの平面図を示す。基層１０２と半導体島２０２，２０４，２０６，２０８との寸法および位置関係についての理解を向上させるため、図３には、耐酸化層１２４および絶縁層１０４を示していない。半導体島２０２，２０４，２０６，２０８は、同じ形状を有しても異なる形状を有してもよく、同じ寸法を有しても異なる寸法を有してもよく、またはそれらの任意の組み合わせであってもよい。
半導体島２０２，２０４，２０６は、それぞれ対応する幅３０２，３０４，３０６を有する。幅３０２，３０４，３０６は、酸化種が半導体島２０２，２０４，２０６またはそれらの任意の組み合わせのほぼ全部の下に拡散その他によって移動することを可能とするのに充分なだけ狭くてよい。幅３０２，３０４，３０６の各々は、約１マイクロメートル以下であってよく、特定の実施形態においては、約０．５マイクロメートル未満であってよく、さらに特定の実施形態では約０．２マイクロメートル未満であってよい。半導体島２０８は、半導体島２０２，２０４，２０６より有意に大きく、半導体島２０８の幅は約１．１マイクロメートルより大きくてよい。したがって、半導体島２０８の一部のみ（全部でなく）が、続く酸化中に酸化され得る。
図４に示すように、耐酸化材料は、基板の上に半導体島２０２，２０４，２０６，２０８の側面に沿って形成され、半導体島２０２，２０４，２０６，２０８の側面に隣接した耐酸化スペーサ４２４を形成するようにエッチングされる。耐酸化スペーサ４２４は、上述において耐酸化層１２４に関して記載した材料のうちの１つ以上を含んでもよい。耐酸化層１２４および耐酸化スペーサ４２４は、同じ組成を有してもよく、異なる組成を有してもよい。耐酸化スペーサ４２４の厚さは、耐酸化層１２４に関して記載した通りであってよいが、半導体島２０２，２０４，２０６，２０８またはそれらの任意の組み合わせの厚さより大きくはない。耐酸化層１２４および耐酸化スペーサ４２４は、同じ厚さを有してもよく、異なる厚さを有してもよい。耐酸化スペーサ４２４は、従来のまたは専用の堆積およびエッチング処理を用いて形成されてよい。
パターン形成された耐酸化層１２４、半導体島２０２，２０４，２０６，２０８および耐酸化スペーサ４２４を含むワークピースは、図５に示すように、半導体島２０２，２０４，２０６，２０８の一部を酸化して、それぞれ酸化物部分５２２，５２４，５２６，５２８を形成するように、酸素含有雰囲気に露出される。酸化物部分５２２，５２４，５２６，５２８の各々の厚さは、約１ｎｍである。特定の実施形態では、酸化物部分５２２，５２４，５２６，５２８の各々は、約１０〜約５００ｎｍの範囲の厚さを有し得る。別の実施形態では、酸化物部分５２２，５２４，５２６の各々は、その上の半導体島２０２，２０４または２０６の残る部分の厚さの最小約１％の厚さを有することが可能である。特定の実施形態では、酸化物部分５２２，５２４，５２６の各々は、その上の半導体島２０２，２０４または２０６の残る部分の厚さの約２０％〜約３００％の厚さを有することが可能である。
酸素含有雰囲気は、酸素、蒸気、オゾン、１つ以上の他の適切な酸化種またはそれらの任意の組み合わせを含むことが可能である。一実施形態では、酸化は約８００℃以上の温度で実行されることが可能である。特定の実施形態では、酸化は約９００℃〜約１２００℃の範囲で実行されてよい。
酸化中、酸素含有雰囲気の酸化種は、絶縁層１０４の一部を通じて拡散その他によって移動し、半導体島２０２，２０４，２０６，２０８のそれぞれの底面５０２，５０４，５０６，５０８を酸化させることができる。耐酸化層１２４および耐酸素耐性を有するスペーサ４２４の存在によって、酸素含有雰囲気の酸化種が半導体島２０２，２０４，２０６，２０８のそれぞれの上面５１２，５１４，５１６，５１８に達することはほぼ防止される。したがって、半導体島２０２，２０４，２０６，２０８は、それらの上面５１２，５１４，５１６，５１８に有意に影響を与えることなく薄化されることが可能であり、したがって、上面５１２，５１４，５１６，５１８を基層１０２の主表面１０３に対して上方にほぼ同じ高さのまま残すことができる。
半導体島２０４，２０６のそれぞれの幅３０４，３０６は半導体島２０８と比較して比較的小さいので、半導体島２０４，２０６の底面５０４，５０６のほぼ全部に沿って酸化物部分５２４，５２６を形成することが可能となる。半導体島２０８の横方向の寸法が比較的大きいので、半導体島２０８の底面５０８の全部に沿ってではなく一部のみに沿って酸化物部分５２８を形成することが可能となる。
耐酸化層６２４が、図６に示すように、基板の上に形成され、パターン形成されることが可能である。図６における耐酸化層６２４の残りの部分によって、続く酸化中、半導体島２０６，２０８がさらに有意に酸化されることからの保護が補助される。耐酸化層６２４は、上述において耐酸化層１２４に関して記載した材料のうちの１つ以上を含んでもよい。耐酸化層１２４，６２４は、同じ組成を有してもよく、異なる組成を有してもよい。耐酸化層６２４は、耐酸化層１２４に関して記載した厚さを有してもよい。耐酸化層１２４，６２４は、同じ厚さを有してもよく、異なる厚さを有してもよい。耐酸化層６２４は、従来のまたは専用の堆積およびエッチング処理を用いて形成されてよい。
ワークピースは、図７に示すように、半導体島２０２，２０４の一部を酸化して、それぞれ酸化物部分７２２，７２４を形成するように、酸素含有雰囲気に露出される。耐酸化層６２４の存在によって、半導体島２０６，２０８がさらに酸化されることからの充分な保護が補助される。酸化物部分７２２，７２４は、元々形成された酸化物部分５２６，５２８や酸化物部分５２２，５２４（図５）よりも厚い。酸化物部分７２２，７２４の各々の厚さは約２ｎｍ以上である。特定の実施形態では、酸化物部分７２２，７２４の各々は、約１０〜約５００ｎｍの範囲の厚さを有し得る。別の実施形態では、酸化物部分７２２，７２４の各々は、その上の半導体島２０２または２０４の残る部分の厚さの最小約１％の厚さを有することが可能である。特定の実施形態では、酸化物部分７２２，７２４の各々は、その上の半導体島２０２または２０４の残る部分の厚さの約２０％〜約３００％の厚さを有することが可能である。酸素含有雰囲気は、酸素、蒸気、オゾン、１つ以上の他の適切な酸化種またはそれらの任意の組み合わせを含むことが可能である。一実施形態では、酸化は約８００℃以上の温度で実行されることが可能である。特定の実施形態では、酸化は約９００℃〜約１２００℃の範囲で実行されてよい。
耐酸化層１２４，６２４および耐酸化スペーサ４２４は、図８に示すように、半導体島２０２，２０４，２０６，２０８を露出するように、従来のエッチング技術を用いて除去される。半導体島２０２，２０４，２０６，２０８のそれぞれの上面５１２，５１４，５１６，５１８は、ほぼ同じ平面（図８には破線８０２として示す）に沿ってほぼ位置し、基層１０２の主表面１０３にほぼ平行である。このように、厚さの異なる半導体島が形成されるので、複数の半導体島の上面が著しく異なる高さに位置する場合に続くリソグラフィ操作および研磨操作によって発生し得る問題を、ほぼ防止することが可能である。
図８に示した実施形態では、半導体島２０２，２０４の各々は半導体島２０６，２０８の各々より薄く、半導体島２０６は、半導体島２０８（図８の右手部分）のサイドウォールから離間した位置において、半導体島２０８よりも薄い。電子部品（例えば、トランジスタ）の性能は、その対応する半導体島の厚みを調整することによって、調整可能である。したがって、同じ集積回路上の異なる半導体島に、部分空乏型および完全空乏型のトランジスタが形成されることが可能である。また、厚みは、トランジスタの飽和電流、キャパシタもしくは（ゲート誘電体を通じた）トランジスタの静電容量、抵抗器もしくは（チャネル領域を通じた）トランジスタの抵抗、１つ以上の他の適切な電気的なパラメータまたはそれらの任意の組み合わせに影響を与える場合がある。
フィールド分離領域９２２は、図９に示すように、半導体島２０２，２０４，２０６，２０８の間で形成されることが可能である。一実施形態では、フィールド分離領域９２２は、従来のまたは専用の堆積および研磨操作によって形成される。半導体島２０２，２０４，２０６，２０８がほぼ同じ平面に位置するので、研磨の不均一性は低下し得る。図示していないが、１つ以上の半導体島の導電型を変化させるため、１つ以上の半導体島のドーパント濃度を変化させるため、またはそれらの任意の組み合わせのために、１つ以上のドーピング作業が実行されてよい。
処理は、電子デバイス１０００のトランジスタ構造１０２４，１０２６，１０２８の形成へ続く。トランジスタ構造１０２４，１０２６，１０２８またはそれらの任意の組み合わせは、トランジスタ、キャパシタ、抵抗器などとして構成されることが可能である。トランジスタ構造１０２４，１０２６，１０２８、またはそれらの任意の組み合わせは、ｐ−チャネルトランジスタ、ｎ−チャネルトランジスタ、エンハンストモードトランジスタ、空乏モードトランジスタ、完全空乏トランジスタ、部分空乏トランジスタまたはそれらの任意の組み合わせであることが可能である。
トランジスタ構造１０２４，１０２６，１０２８は、従来のもしくは専用の材料を用いる成長、堆積、エッチング、ドーピングまたはそれらの任意の組み合わせを含む、従来のまたは専用の技術を用いて形成されることが可能である。トランジスタ構造１０２４は、ゲート誘電体層１０２４２、ゲート電極１０２４４およびソース／ドレイン（Ｓ／Ｄ）領域１０２４８を含むことが可能であり、トランジスタ構造１０２６は、ゲート誘電体層１０２６２、ゲート電極１０２６４およびＳ／Ｄ領域１０２６８を含むことが可能であり、トランジスタ構造１０２８は、ゲート誘電体層１０２８２、ゲート電極１０２８４およびＳ／Ｄ領域１０２８８を含むことが可能である。サイドウォールスペーサ１０２４６，１０２６６，１０２８６は、それぞれ隣接したゲート電極１０２４４，１０２６４，１０２８４を形成した後、かつ、それぞれ隣接したＳ／Ｄ１０２４８，１０２６８，１０２８８を形成する前に形成されてよい。図１０に示す実施形態では、Ｓ／Ｄ領域１０２４８は酸化物部分７２４に接しているが、Ｓ／Ｄ領域１０２６８および１０２８８は、それぞれ下にある酸化物部分５２６および５２８から離間して配置されている。
図示していないが、ほぼ完成した電子デバイスを形成するために、追加の処理が実行されてもよい。絶縁層、相互接続レベル、パッシベーション層、ダイ被覆層またはそれらの任意の組み合わせが、従来のもしくは専用の堆積、エッチング、研磨またはそれらの操作の任意の組み合わせを用いて形成されてよい。
別の実施形態では（図示せず）、トランジスタ構造１０２４，１０２６，１０２８またはそれらの任意の組み合わせが、フィン型のトランジスタ構造として形成されてもよい。図９のフィールド分離領域９２２を形成した後、トランジスタ構造のゲート誘電体層、ゲート電極およびＳ／Ｄ領域を形成する前にフィンを形成するために、従来のもしくは専用の技術を用いて、半導体島２０４，２０６，２０８またはそれらの任意の組み合わせがエッチングされることが可能である。このように、全てプレーナ型のトランジスタ構造、全てフィン型のトランジスタ構造またはプレーナ型トランジスタおよびフィン型トランジスタの組み合わせが形成されることが可能である。
さらに別の実施形態では、図１１に示すように、耐酸化スペーサ４２４は、半導体層１０６から選択的に成長される層によって置換されることが可能である。半導体層１０６をパターン形成するとき、露出した絶縁層１０４の一部をエッチングして続く酸化に対して半導体島２０２，２０４，２０６，２０８をより良好に露出させるように、同じエッチングまたは異なるエッチングが実行されることが可能である。絶縁層１０４のエッチングは従来のまたは専用の技術を用いて実行されることが可能である。
半導体部分１２０２，１２０４，１２０６，１２０８は、従来のまたは専用の技術を用いて、半導体島２０２，２０４，２０６，２０８から選択的に成長されるか、他の場合には選択的に堆積されることが可能である。一実施形態では、半導体部分１２０２，１２０４，１２０６，１２０８の厚さは、半導体島２０２，２０４，２０６，２０８の底面に沿って続いて形成される酸化物部分の厚さの約３０％〜約６０％の範囲であることが可能である。別の実施形態では、半導体部分１２０２，１２０４，１２０６，１２０８の厚さは、約５〜約３００ｎｍの範囲であることが可能である。半導体部分１２０２，１２０４，１２０６，１２０８は、半導体層１０６に関して記載した材料のうちの１つ以上を含むことが可能である。１２０２，１２０４，１２０６，１２０８は、半導体層１０６と比較して、同じ組成を有してもよく、異なる組成を有してもよい。
ワークピースは、図１３に示すように、半導体島２０２，２０４，２０６，２０８の一部を酸化して、それぞれ酸化物部分１３２２，１３２４，１３２６，１３２８を形成するように、酸素含有雰囲気に露出される。酸化物部分１３２２，１３２４，１３２６，１３２８が形成され、図５の酸化物部分５２２，５２４，５２６，５２８に関して記載した厚さを有することが可能である。酸化中、半導体部分１２０２，１２０４，１２０６，１２０８も、それぞれ酸化物部分１３０２，１３０４，１３０６，１３０８を形成するように酸化される。一実施形態では、半導体部分１２０２，１２０４，１２０６，１２０８のほぼ全てが酸化され（図１３）、別の実施形態では、半導体部分１２０２，１２０４，１２０６，１２０８の一部だけ（全部でなく）が酸化される。処理は、フィールド分離領域の形成（図９）に続くことが可能である。フィールド分離領域９２２を形成する前に、酸化物部分１３０２，１３０４，１３０６，１３０８の一部または全部が除去されてもよく、酸化物部分１３０２，１３０４，１３０６，１３０８が全く除去されなくてもよい。特定の実施形態では、半導体の元素は、半導体部分１２０２，１２０４，１２０６，１２０８またはそれらの任意の組み合わせから、対応する半導体島２０２，２０４，２０６，２０８またはそれらの任意の組み合わせへ移動することが可能である。特定の一実施形態では、半導体島２０２，２０４，２０６，２０８はシリコン島であり、半導体部分１２０２，１２０４，１２０６，１２０８はシリコンゲルマニウム部分である。酸化中、半導体島２０２，２０４，２０６，２０８内のゲルマニウム濃度を増大させるように、半導体部分１２０２，１２０４，１２０６，１２０８のゲルマニウムは、半導体島２０２，２０４，２０６，２０８へ拡散その他によって移動することが可能である。
さらなる実施形態（図示せず）では、耐酸化スペーサおよび半導体部分の組み合わせが用いられてよい。特定の実施形態では、耐酸化スペーサはｎ−チャネルトランジスタの形成において用いられる半導体島に隣接して形成されてよく、シリコンゲルマニウム部分は、ｐ−チャネルトランジスタの形成において用いられる半導体島に隣接して形成されてよい。
本明細書に記載の実施形態のうちの１つ以上では、様々な電子部品が厚さの異なる複数の半導体島を用いて設計されることが可能となることによって、リソグラフィ、研磨または他の処理検討事項による複雑さの可能性は減少されている。電子デバイスの設計者は、特に、セミコンダクタ・オン・インシュレータ基板が用いられるときには、電子部品を設計する際に、より大きな柔軟性を有することが可能である。
多くの異なる態様および実施形態が可能である。それらの態様および実施形態のうちの一部を以下に記載する。本明細書を読んだ後、当業者には、それらの態様および実施形態が単なる例に過ぎず、それによって本発明の範囲が限定されないことが認められる。
第１の態様では、電子デバイスを形成する方法は、基板の上に位置する半導体層の上にパターン形成された耐酸化層を形成することと、半導体層をパターン形成して第１の半導体島を形成することとを含む。第１の半導体島は、第１の表面と、第１の表面に対向する第２の表面とを含み、第１の表面は第２の表面と比較して基板のより近くに位置している。また、この方法は、第１の半導体島の側面に沿って耐酸化材料を形成することと、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出することとを含む。第１の表面に沿った第１の半導体島の第１の部分は、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出している間に酸化され得る。
第１の態様の一実施形態では、この方法は、さらに、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出した後で、パターン形成された耐酸化層を除去することを含むことが可能である。特定の実施形態では、この方法は、さらに、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出した後で、耐酸化材料を除去することを含むことが可能である。別の実施形態では、パターン形成された耐酸化層および耐酸化材料は窒化物を含む。第１の態様のさらに別の実施形態では、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出することは、約８００℃以上の温度で実行されることが可能である。
さらなる実施形態では、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出することは、第１の半導体島の第１の部分が第１の表面のほぼ全部に沿って位置するように実行されることが可能である。特定の実施形態では、半導体層をパターン形成することは、第１の半導体島の横方向の寸法が約１マイクロメートル以下であるように実行される。さらなる特定の実施形態では、半導体層をパターン形成することによって第２の半導体島も形成され、第２の半導体島は第３の表面と、第３の表面に対向する第４の表面とを含み、第３の表面は第４の表面と比較して基板のより近くに位置している。パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出することは、第３の表面に沿って位置する第２の半導体島の第２の部分が酸化され、第２の半導体島の第２の部分が第３の表面の全部ではなく一部に沿って位置するように実行されることが可能である。
第１の態様のさらなる特定の実施形態では、半導体層をパターン形成することは、第２の半導体島の横方向の寸法が約１マイクロメートル以上であるように実行される。別のさらなる特定の実施形態では、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出した後、第１の半導体島の第２の表面および第２の半導体島の第４の表面はほぼ同じ高さに位置する。
第２の態様では、電子デバイスを形成する方法は、基板の上に位置する半導体層の上にパターン形成された耐酸化層を形成することと、半導体層をパターン形成して第１の半導体島を形成することとを含む。第１の半導体島は、第１の表面と、第１の表面に対向する第２の表面とを含み、第１の表面は第２の表面と比較して基板のより近くに位置している。また、この方法は、第１の半導体島の側面に沿って半導体材料を選択的に堆積させることと、パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出することとを含むことが可能である。第１の表面に沿った第１の半導体島の第１の部分は、パターン形成された耐酸化層、第１の半導体島および耐酸化材料を酸素含有雰囲気に露出している間に酸化され得る。
第２の態様の一実施形態では、選択的に堆積させることは、第１の半導体島の側面にてシリコン層をエピタキシャル成長させることを含むことが可能である。別の実施形態では、選択的に堆積させることは、第１の半導体島の側面にてシリコンゲルマニウム層をエピタキシャル成長させることを含むことが可能である。特定の実施形態では、パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出している間に、シリコンゲルマニウム層のゲルマニウムは第１の半導体島へ移動することが可能である。さらに別の実施形態では、パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出することは、約８００℃以上の温度で実行される。
第２の態様のさらなる実施形態では、パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出することは、第１の半導体島の第１の部分が第１の表面のほぼ全部に沿って位置するように実行されることが可能である。特定の実施形態では、半導体層をパターン形成することは、第１の半導体島の横方向の寸法が約１マイクロメートル以下であるように実行されることが可能である。さらなる特定の実施形態では、パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出している間に、第１の半導体島の第２の表面は実質的に酸化されなくてよい。
第２の態様の別のさらなる特定の実施形態では、半導体層をパターン形成することによって第２の半導体島も形成されることが可能であり、第２の半導体島は第３の表面と、第３の表面に対向する第４の表面とを含み、第３の表面は第４の表面と比較して基板のより近くに位置している。パターン形成された耐酸化層、第１の半導体島および半導体材料を酸素含有雰囲気に露出することは、第３の表面に沿って位置する第２の半導体島の第２の部分が酸化され、第２の半導体島の第２の部分が第３の表面の全部ではなく一部に沿って位置するように実行されることが可能である。さらなる特定の実施形態では、半導体層をパターン形成することは、第２の半導体島の横方向の寸法が約１マイクロメートル以上であるように実行される。
基板の上に耐酸化層およびマスク層を形成した後の基板の一部の断面図。 基板の上に耐酸化層をパターン形成した後の図１の基板の断面図。 半導体層をパターン形成して半導体島を形成した後の図２の基板の平面図。 半導体島に隣接した耐酸化スペーサを形成した後の図３の基板の断面図。 半導体島の一部を熱的に酸化させた後の図４の基板の断面図。 基板の一部の上に耐酸化層を形成した後の図５の基板の断面図。 半導体島のうち耐酸化層によって覆われていない部分を熱的に酸化させた後の図６の基板の断面図。 耐酸化スペーサおよび耐酸化層を除去した後の図７の基板の断面図。 半導体島の間にフィールド分離領域を形成した後の図８の基板の断面図。 半導体島を用いてトランジスタ構造を形成した後の図９の基板の断面図。 代替の実施形態による選択的堆積法を用いる場合の基板の一部の断面図。 代替の実施形態による選択的堆積法を用いる場合の基板の一部の断面図。 代替の実施形態による選択的堆積法を用いる場合の基板の一部の断面図。

Claims (5)

  1. 電子デバイスの形成方法であって、
    パターン形成された第１の耐酸化層を半導体層の上に形成する工程であって、前記半導体層は、基板の上に位置する絶縁体の上に位置する工程と、
    半導体層をパターン形成して第１の半導体島および第２の半導体島を形成する工程であって、前記第１の半導体島は第１の表面と、第１の表面に対向する第２の表面とを含み、第１の表面は第２の表面と比較して基板のより近くに位置し、前記第２の半導体島は第３の表面と、第３の表面に対向する第４の表面とを含み、第３の表面は第４の表面と比較して基板のより近くに位置する工程と、
    第１の半導体島および第２の半導体島の側面に沿って耐酸化材料をそれぞれ形成する工程と、
    第１の耐酸化層、第１の半導体島、第２の半導体島、および耐酸化材料を酸素含有雰囲気に露出する第１露出工程であって、これらの酸素含有雰囲気への露出の間に、第１の表面に沿った第１の半導体島の第１の部分が酸化されるとともに、第３の表面に沿った第２の半導体島の第２の部分が酸化される工程と、
    パターン形成された第２の耐酸化層を前記第２の半導体島の上および側面に沿って形成する工程であって、前記第２の耐酸化層は前記第１の半導体島の上および側面には形成されない工程と、
    第１の耐酸化層、第２の耐酸化層、第１の半導体島、第２の半導体島、および耐酸化材料を酸素含有雰囲気に露出する第２露出工程であって、これらの酸素含有雰囲気への露出の間に、前記第１の表面に沿った第１の半導体島の第１の部分がさらに酸化されて酸化部分の厚さが拡大する一方、前記第３の表面に沿った第２の半導体島の第２の部分における有意な酸化は生じない工程と
    を含み、前記第１の半導体島の前記第２の表面と、前記第２の半導体島の前記第４の表面とは、略同一平面に沿って位置する方法。
  2. 前記第２露出工程の後で、前記第１の耐酸化層および前記第２の耐酸化層を除去する工程を含む請求項１に記載の方法。
  3. 前記第２露出工程の後で、前記耐酸化材料を除去する工程を含む請求項２に記載の方法。
  4. 前記第１の耐酸化層、前記第２の耐酸化層および前記耐酸化材料は窒化物を含む請求項３に記載の方法。
  5. 前記第１露出工程および前記第２露出工程は、８００℃以上の温度で実行される請求項４に記載の方法。
JP2009500541A 2006-03-15 2007-02-22 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法 Expired - Fee Related JP5366797B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/375,893 2006-03-15
US11/375,893 US7419866B2 (en) 2006-03-15 2006-03-15 Process of forming an electronic device including a semiconductor island over an insulating layer
PCT/US2007/062534 WO2007130728A2 (en) 2006-03-15 2007-02-22 Electronic device including semiconductor islands of different thicknesses over an insulating layer and a process of forming the same

Publications (3)

Publication Number Publication Date
JP2009530828A JP2009530828A (ja) 2009-08-27
JP2009530828A5 JP2009530828A5 (ja) 2010-03-11
JP5366797B2 true JP5366797B2 (ja) 2013-12-11

Family

ID=38518462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009500541A Expired - Fee Related JP5366797B2 (ja) 2006-03-15 2007-02-22 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法

Country Status (5)

Country Link
US (1) US7419866B2 (ja)
JP (1) JP5366797B2 (ja)
KR (1) KR20080102388A (ja)
TW (1) TWI390736B (ja)
WO (1) WO2007130728A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456055B2 (en) 2006-03-15 2008-11-25 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor fins
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US10366884B1 (en) * 2018-11-08 2019-07-30 Stratio Methods for forming a germanium island using selective epitaxial growth and a sacrificial filling layer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
KR100218299B1 (ko) * 1996-02-05 1999-09-01 구본준 트랜지스터 제조방법
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
JP2003332580A (ja) * 2002-05-09 2003-11-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
EP1519421A1 (en) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum Vzw Multiple gate semiconductor device and method for forming same
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
US7075150B2 (en) * 2003-12-02 2006-07-11 International Business Machines Corporation Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique
JP2005340768A (ja) * 2004-04-26 2005-12-08 Asahi Glass Co Ltd 多値不揮発性半導体記憶素子およびその製造方法
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
US7211474B2 (en) * 2005-01-18 2007-05-01 International Business Machines Corporation SOI device with body contact self-aligned to gate
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations

Also Published As

Publication number Publication date
WO2007130728A3 (en) 2008-11-06
US20070218707A1 (en) 2007-09-20
KR20080102388A (ko) 2008-11-25
JP2009530828A (ja) 2009-08-27
WO2007130728A2 (en) 2007-11-15
TW200742088A (en) 2007-11-01
US7419866B2 (en) 2008-09-02
TWI390736B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5009611B2 (ja) Ｆｉｎｆｅｔデバイス中の構造を形成する方法
JP2016502756A (ja) 半導体構造および半導体構造を形成する方法
JP2001298194A (ja) 電界効果型トランジスタ及びその製造方法
CN104282540B (zh) 晶体管及其形成方法
JP2007142153A (ja) 半導体装置およびその製造方法
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
JP5366797B2 (ja) 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法
KR20090037055A (ko) 반도체 소자의 제조 방법
KR20080026517A (ko) 반도체장치 및 그 제조방법
US7316979B2 (en) Method and apparatus for providing an integrated active region on silicon-on-insulator devices
JP2010098157A (ja) 半導体装置の製造方法
US7745274B2 (en) Gate self aligned low noise JFET
CN109887845B (zh) 半导体器件及其形成方法
JP2006245194A (ja) 半導体装置
JP4101130B2 (ja) 半導体装置の製造方法
JP3277434B2 (ja) トランジスタの製造方法
KR100596802B1 (ko) 반도체 소자의 제조방법
US20080248640A1 (en) Method for reducing polysilicon gate defects in semiconductor devices
JP2007157739A (ja) Ｃｍｏｓ半導体素子とその製造方法
KR101780124B1 (ko) 더미 게이트 구조체를 갖는 반도체 디바이스
JP4867134B2 (ja) 半導体装置の製造方法
TWI600164B (zh) 微電子結構及其形成方法（一）
US20080042198A1 (en) Demos structure
KR100823451B1 (ko) 반도체 소자 및 이의 제조 방법
KR20150031122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5366797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees